JPH0227819A - 回線切替装置における切替トリガ検出回路 - Google Patents
回線切替装置における切替トリガ検出回路Info
- Publication number
- JPH0227819A JPH0227819A JP63177121A JP17712188A JPH0227819A JP H0227819 A JPH0227819 A JP H0227819A JP 63177121 A JP63177121 A JP 63177121A JP 17712188 A JP17712188 A JP 17712188A JP H0227819 A JPH0227819 A JP H0227819A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- switching trigger
- information
- line
- recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 claims abstract description 29
- 238000001514 detection method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 8
- 101100207366 Curvularia clavata TR02 gene Proteins 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
概 要
障害が発生した回線から送出される切替トリガを検出す
る回線切替装置における切替トリガ検出回路に関し、 切替トリガの判定を高速で行い所定の切替処理時間内で
回線切替を行うことを目的とし、回線の障害発生又は障
害復旧時にその回線から送出される回線切替トリガを検
出する回線切替装置における切替トリガ検出回路におい
て、切替トリガ情報を格納する記憶手段と、該記憶手段
への切替トリガ情報の書き込み位置を選択する選択手段
と、障害発生の有無を判定する発生判定手段と、障害復
旧の有無を判定する復旧判定手段とを設け、選択手段に
より同一切替トリガ情報を記憶手段へ複数回順次書き込
んで、発生判定手段、復旧判定手段によりその書き込ん
だ複数の切替トリガ情報から障害発生、障害復旧の有無
の判定を行うように構成する。
る回線切替装置における切替トリガ検出回路に関し、 切替トリガの判定を高速で行い所定の切替処理時間内で
回線切替を行うことを目的とし、回線の障害発生又は障
害復旧時にその回線から送出される回線切替トリガを検
出する回線切替装置における切替トリガ検出回路におい
て、切替トリガ情報を格納する記憶手段と、該記憶手段
への切替トリガ情報の書き込み位置を選択する選択手段
と、障害発生の有無を判定する発生判定手段と、障害復
旧の有無を判定する復旧判定手段とを設け、選択手段に
より同一切替トリガ情報を記憶手段へ複数回順次書き込
んで、発生判定手段、復旧判定手段によりその書き込ん
だ複数の切替トリガ情報から障害発生、障害復旧の有無
の判定を行うように構成する。
えることが要望されている。
産業上の利用分野
本発明は障害が発生した回線から送出される切替トリガ
を検出する回線切替装置における切替トリガ検出回路に
関する。
を検出する回線切替装置における切替トリガ検出回路に
関する。
多重化されたデータ通信等においては、複数の現用口ｍ
ｌ（通常使用する回線）Ｎに対して、例えば、予備回線
１本が設けられて奢り、現用回線に回線障害が発生した
ときは、予備回線に切り替えて通信を行うようにしてい
る。このようなＮｉ１回線切替装置での現用回線は、デ
ータ量の増加と共に多チャンネル化が益々進められてき
ており、回線障害の発生、復旧に伴う切替トリガ（切替
要求信号）の情報量も増加してきている。
ｌ（通常使用する回線）Ｎに対して、例えば、予備回線
１本が設けられて奢り、現用回線に回線障害が発生した
ときは、予備回線に切り替えて通信を行うようにしてい
る。このようなＮｉ１回線切替装置での現用回線は、デ
ータ量の増加と共に多チャンネル化が益々進められてき
ており、回線障害の発生、復旧に伴う切替トリガ（切替
要求信号）の情報量も増加してきている。
この切替トリガの検出に際しては、ノイズ等の影響で発
生した瞬間的なパルスにより回線が切り替わらないよう
に、ある一定のガード時間を設けている。このような中
で、所定の回線切替処理時間を超過しないようにして、
確実に回線を切り替従来の技術 第５図は従来の回線切替装置における切替トリガ検出回
路のブロック図を示している。
生した瞬間的なパルスにより回線が切り替わらないよう
に、ある一定のガード時間を設けている。このような中
で、所定の回線切替処理時間を超過しないようにして、
確実に回線を切り替従来の技術 第５図は従来の回線切替装置における切替トリガ検出回
路のブロック図を示している。
複数の回線のシステム１ （ＳＹＳＩ）〜システムｎ
（ＳＹＳｎ）の切替トリガは、中央処理装置（ＣＰＵ
）３４により読み取られ、その読み取り時には、同一切
替トリガを複数回読むようにしてガード時間を設けてい
る。このようにして読み取られた切替トリガは、ＣＰＵ
３４内のトリガレジスタ３５へ格納される。格納された
トリガデータは、トリガ判定部３６でソフトウェア処理
により、発生、復旧の何れであるかのトリガ判定が行わ
れる。さらに複数回収集したトリガデータ（ガードデー
タ）は、切替判定部３７で切替を行うか否かの判定（ガ
ード判定）、が行われて、回線の切替えが行われる。
（ＳＹＳｎ）の切替トリガは、中央処理装置（ＣＰＵ
）３４により読み取られ、その読み取り時には、同一切
替トリガを複数回読むようにしてガード時間を設けてい
る。このようにして読み取られた切替トリガは、ＣＰＵ
３４内のトリガレジスタ３５へ格納される。格納された
トリガデータは、トリガ判定部３６でソフトウェア処理
により、発生、復旧の何れであるかのトリガ判定が行わ
れる。さらに複数回収集したトリガデータ（ガードデー
タ）は、切替判定部３７で切替を行うか否かの判定（ガ
ード判定）、が行われて、回線の切替えが行われる。
例えば、同一切替トリガをＣＰＵ３４で４回読むように
して、ガードデータがｒｌｌｌｌ」 （４回共１のデー
タ）となったときは、障害発生と見なし、ｒｏ Ｏ００
Ｊとなったときは、障害復旧と見なす。また読み取った
ガードデータが「１０１０」のようになったときは、ノ
イズ等の影響によるものと見なす。
して、ガードデータがｒｌｌｌｌ」 （４回共１のデー
タ）となったときは、障害発生と見なし、ｒｏ Ｏ００
Ｊとなったときは、障害復旧と見なす。また読み取った
ガードデータが「１０１０」のようになったときは、ノ
イズ等の影響によるものと見なす。
発明が解決しようとする課題
しかし、上述したような従来の回線切替装置における切
替トリガ検出回路では、切替判定をソフトウェア処理に
て行っており、切替トリガの量が増大すると、ＣＰＵで
の処理負荷が増大することになり、切替判定時間も増大
し、所定の切替処理時間内に回線切替が出来ない場合が
あるという問題があった。
替トリガ検出回路では、切替判定をソフトウェア処理に
て行っており、切替トリガの量が増大すると、ＣＰＵで
の処理負荷が増大することになり、切替判定時間も増大
し、所定の切替処理時間内に回線切替が出来ない場合が
あるという問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、切替トリガの判定を高速で行い
所定の切替処理時間内で回線切替を行うことのできる回
線切替装置におけるトリガ検出回路を提供することであ
る。
の目的とするところは、切替トリガの判定を高速で行い
所定の切替処理時間内で回線切替を行うことのできる回
線切替装置におけるトリガ検出回路を提供することであ
る。
課題を解決するための手段
第１図は本発明の原理ブロック図である。
回線の障害発生又は障害復旧時にその回線から送出され
る回線切替トリガを検出する回線切替装置における切替
トリガ検出回路において、切替トリガ情報を格納する記
憶手段１０と、その記憶手段１０への切替トリガ情報の
書き込み位置を選択する選択手段１１と、障害発生の有
無を判定する発生判定手段１２と、障害復旧の有無を判
定する復旧判定手段１３とを設ける。
る回線切替トリガを検出する回線切替装置における切替
トリガ検出回路において、切替トリガ情報を格納する記
憶手段１０と、その記憶手段１０への切替トリガ情報の
書き込み位置を選択する選択手段１１と、障害発生の有
無を判定する発生判定手段１２と、障害復旧の有無を判
定する復旧判定手段１３とを設ける。
そして、選択手段１１により同一切替トリガ情報を記憶
手段１０へ複数回順次書き込んで、発生判定手段１２、
復旧判定手段１３によりその書き込んだ複数の切替トリ
ガ情報から障害発生、障害復旧の有無の判定を行うよう
にする。
手段１０へ複数回順次書き込んで、発生判定手段１２、
復旧判定手段１３によりその書き込んだ複数の切替トリ
ガ情報から障害発生、障害復旧の有無の判定を行うよう
にする。
作 用
本発明によれば、切替トリガ情報の収集回数に応じて切
替トリガ情報の記憶手段１０への書き込み位置を選択手
段１１により変化させて、順次書き込んでいるため、こ
の選択手段１１で切替トリガ情報を収集している時間が
ガード時間となっている。そして、例えば、複数回順次
書き込んだ同一切替トリガ情報が全て障害発生の情報で
あったときは、発生判定手段１２により障害発生と判定
され、全て障害復旧の情報であったときは、復旧判定手
段１３により障害復旧と判定される。
替トリガ情報の記憶手段１０への書き込み位置を選択手
段１１により変化させて、順次書き込んでいるため、こ
の選択手段１１で切替トリガ情報を収集している時間が
ガード時間となっている。そして、例えば、複数回順次
書き込んだ同一切替トリガ情報が全て障害発生の情報で
あったときは、発生判定手段１２により障害発生と判定
され、全て障害復旧の情報であったときは、復旧判定手
段１３により障害復旧と判定される。
また、ソフトウェア処理での演算等を行わずにハードウ
ェア処理により障害発生、復旧の判定を行っており、切
替トリガの量が増加しても高速で切替判定ができる。
ェア処理により障害発生、復旧の判定を行っており、切
替トリガの量が増加しても高速で切替判定ができる。
実 施 例
以下本発明を図面に示す実施例に基づいて詳細に説明す
る。
る。
第２図は本発明による回線切替装置における切替トリガ
検出回路の一実施例回路図を示している。
検出回路の一実施例回路図を示している。
２１〜２５はセレクタ（ＳＥＬ） 、２６はシステムセ
レクトカウンタ、２７はガード回数カウンタ、２８はラ
ッチ回路、２９は共有メモリ、３０は共有メモリアクセ
スパルス発生回路、３１は発生判定回路、３２は復旧判
定回路、３３はＯＲ回路である。セレクタ２１は、ＳＹ
Ｓ １〜５ＹＳｎの内から１つのシステムを選択してお
り、システムセレクトカウンタ２６により制御されてい
る。
レクトカウンタ、２７はガード回数カウンタ、２８はラ
ッチ回路、２９は共有メモリ、３０は共有メモリアクセ
スパルス発生回路、３１は発生判定回路、３２は復旧判
定回路、３３はＯＲ回路である。セレクタ２１は、ＳＹ
Ｓ １〜５ＹＳｎの内から１つのシステムを選択してお
り、システムセレクトカウンタ２６により制御されてい
る。
セレクタ２２〜２４はトリガデータの共有メモリ２９内
への書き込みビット位置を選択してふり、ガード回数カ
ウンタ２７により制御されている。
への書き込みビット位置を選択してふり、ガード回数カ
ウンタ２７により制御されている。
セレクタ２５は、セレクタ２２〜２４により収集された
トリガデータの結果が、発生判定回路３１、復旧判定回
路３２で障害発生、復旧のいずれかが判定されたとき、
ラッチ回路２８へ発生、又は復旧の信号を送出する。共
有メモリアクセスパルス発生回路３０は、共有メモリ２
９での書き込み、読み出しタイミングを制御している。
トリガデータの結果が、発生判定回路３１、復旧判定回
路３２で障害発生、復旧のいずれかが判定されたとき、
ラッチ回路２８へ発生、又は復旧の信号を送出する。共
有メモリアクセスパルス発生回路３０は、共有メモリ２
９での書き込み、読み出しタイミングを制御している。
共有メモリ２９は、収集されたトリガデータを格納して
ふり、その内部ビット割り当て状態図を第３図に示す。
ふり、その内部ビット割り当て状態図を第３図に示す。
多種類の切替トリガ（ＳＷ ＴＲＧ）を各システムに
ついてそれぞれＤＬ−１回収集する場合のビット割り当
て状態である。ＤＬ ビットには、各システムにおける
Ｄ０〜ＤＬ−１ビットの全てのトリガデータが発生又は
復旧のトリガデータであったとき、その結果が格納され
る。例えば、Ｄ０〜ＤＬ−１のトリガデータが全て１で
あったときは障害１発生と見なし、ＤＬ ビットに１を
格納して、全てＯであったときは障害復旧とみなし、Ｄ
Ｌ ビットにＯを格納する。
ついてそれぞれＤＬ−１回収集する場合のビット割り当
て状態である。ＤＬ ビットには、各システムにおける
Ｄ０〜ＤＬ−１ビットの全てのトリガデータが発生又は
復旧のトリガデータであったとき、その結果が格納され
る。例えば、Ｄ０〜ＤＬ−１のトリガデータが全て１で
あったときは障害１発生と見なし、ＤＬ ビットに１を
格納して、全てＯであったときは障害復旧とみなし、Ｄ
Ｌ ビットにＯを格納する。
第４図は第２図実施例によるタイムチャートを示してお
り、以下に第４図のタイムチャートを参照して第２図実
施例の動作について説明する。
り、以下に第４図のタイムチャートを参照して第２図実
施例の動作について説明する。
ＣＭピットは、ＳＷ ＴＲＧの種類を指示しており、
斜線部は回線から取り込んだトリガデータが直接書き込
まれるタイミングを示している。
斜線部は回線から取り込んだトリガデータが直接書き込
まれるタイミングを示している。
共有メモリ２９が読み出しくＲ）タイミング時、セレク
タ２１によりＳＹＳ １が選択され、ガード回数カウン
タが１回目を示しているとき、５Ｙ８１に発生した切替
トリガは、セレクタ２２により取りこまれ、ラッチ回路
２８のＤｏ に入力される。
タ２１によりＳＹＳ １が選択され、ガード回数カウン
タが１回目を示しているとき、５Ｙ８１に発生した切替
トリガは、セレクタ２２により取りこまれ、ラッチ回路
２８のＤｏ に入力される。
このとき、セレクタ２３〜２４は、共有メモリ２９側か
らの読み出しデータを取り込み、ラッチ回路２８に入力
されるＤＩ ％ＤＬ−１のデータは、１つ前の書き込み
（Ｒ）タイミングで共有メモリ２９に書き込まれたトリ
ガデータとなる。
らの読み出しデータを取り込み、ラッチ回路２８に入力
されるＤＩ ％ＤＬ−１のデータは、１つ前の書き込み
（Ｒ）タイミングで共有メモリ２９に書き込まれたトリ
ガデータとなる。
発生判定回路３１と復旧判定回路３２は、共有メモリ２
９から読み出されたＤｏ 〜ＤＬ−１のトリガデータの
パターンを取り込み、そのパターンから発生、復旧の判
定を行う。発生判定回路３１により発生と判定されたと
きは、その出力信号（ハイレベル）が直接セレクタ２５
に送出されると同時に、ＯＲ回路３３を介してセレクタ
２５へ送出される。これにより、セレクタ２５は、障害
発生有りの信号をラッチ回路２８へ送出する。また、復
旧判定回路３２により復旧と判定されたときは、その出
力信号がＯＲ回路３３のみに送出されて、ＯＲ回路３３
からセレクタ２５へ信号（ハイレベル）が送出されるた
め、セレクタ２５は、障害復旧有りの信号をラッチ回路
２８へ送出する。発生、復旧の何れも判定されないとき
は、１つ前のタイミングで書き込んだＤＬ のデータが
セレクタ２５を介して、ラッチ回路２８へ送出される。
９から読み出されたＤｏ 〜ＤＬ−１のトリガデータの
パターンを取り込み、そのパターンから発生、復旧の判
定を行う。発生判定回路３１により発生と判定されたと
きは、その出力信号（ハイレベル）が直接セレクタ２５
に送出されると同時に、ＯＲ回路３３を介してセレクタ
２５へ送出される。これにより、セレクタ２５は、障害
発生有りの信号をラッチ回路２８へ送出する。また、復
旧判定回路３２により復旧と判定されたときは、その出
力信号がＯＲ回路３３のみに送出されて、ＯＲ回路３３
からセレクタ２５へ信号（ハイレベル）が送出されるた
め、セレクタ２５は、障害復旧有りの信号をラッチ回路
２８へ送出する。発生、復旧の何れも判定されないとき
は、１つ前のタイミングで書き込んだＤＬ のデータが
セレクタ２５を介して、ラッチ回路２８へ送出される。
そして、ラッチ回路２８においてＤｏ”＝ＤＬ までの
切替トリガのデータが揃った時点で、そのデータをラッ
チする。ラッチしたデータは、共有メモリ２９の書き込
みタイミングにおいて、共有メモリ２９内へ書き込まれ
る。
切替トリガのデータが揃った時点で、そのデータをラッ
チする。ラッチしたデータは、共有メモリ２９の書き込
みタイミングにおいて、共有メモリ２９内へ書き込まれ
る。
セレクタ２１により５ＹＳ２．３、・・・・・・ｎと順
次選択して、ＳＹＳ １のときと同様に書き込み、読み
出しを行うことにより、ＳＷ ＴＲＧＩについての１
回目のデータ収集が終了する。このような収集サイクル
で、ＳＷ ＴＲ０２〜Ｋまで繰り返し行うことにより
、全てのトリガについての１回目のトリガ収集が終了す
る。さらに、これをＬ−１回行うことにより、共有メモ
リ２９のＤＬ ビットには、障害発生、復旧のガード後
のトリガデータが格納される。
次選択して、ＳＹＳ １のときと同様に書き込み、読み
出しを行うことにより、ＳＷ ＴＲＧＩについての１
回目のデータ収集が終了する。このような収集サイクル
で、ＳＷ ＴＲ０２〜Ｋまで繰り返し行うことにより
、全てのトリガについての１回目のトリガ収集が終了す
る。さらに、これをＬ−１回行うことにより、共有メモ
リ２９のＤＬ ビットには、障害発生、復旧のガード後
のトリガデータが格納される。
発明の効果
本発明の回線切替装置におけるトリガ検出回路は以上詳
述したように構成したので、切替トリガの判定をハード
ウェアで行い、またそのガード時間もハードウェアの動
作で決定されて、切替トリガの量が増加しても高速で切
替判定が行われるため、回線切替所定時間内で切替が可
能となるという効果を奏する。
述したように構成したので、切替トリガの判定をハード
ウェアで行い、またそのガード時間もハードウェアの動
作で決定されて、切替トリガの量が増加しても高速で切
替判定が行われるため、回線切替所定時間内で切替が可
能となるという効果を奏する。
第１図は本発明の原理ブロック図、
第２図は本発明による回線切替装置における切替トリガ
検出回路の一実施例回路図、 第３図は共有メモリのビット割り当て状態図、第４図は
第２図実施例によるタイムチャート、第５図は従来の回
線切替装置における切替トリガ検出回路のブロック図を
示している。 ０・・・記憶手段、 １１・・・選択手段、２・・
・発生判定手段、 １３・・・復旧判定手段、１〜２５
・・・セレクタ、 ６・・・システムセレクトカウンタ、 ７・・・ガード回数カウンタ、 ８・・・ラッチ回路、 ２９・・・共有メモリ、０
・・・共有メモリアクセスパルス発生回路、ｌ・・・発
生判定回路、 ３２・・・復旧判定回路、３・・・ＯＲ
回路、 ３４・・・ＣＰＵ。 ５・・・トリガレジスタ、３６・・・トリガ判定部、７
・・・切替判定部。
検出回路の一実施例回路図、 第３図は共有メモリのビット割り当て状態図、第４図は
第２図実施例によるタイムチャート、第５図は従来の回
線切替装置における切替トリガ検出回路のブロック図を
示している。 ０・・・記憶手段、 １１・・・選択手段、２・・
・発生判定手段、 １３・・・復旧判定手段、１〜２５
・・・セレクタ、 ６・・・システムセレクトカウンタ、 ７・・・ガード回数カウンタ、 ８・・・ラッチ回路、 ２９・・・共有メモリ、０
・・・共有メモリアクセスパルス発生回路、ｌ・・・発
生判定回路、 ３２・・・復旧判定回路、３・・・ＯＲ
回路、 ３４・・・ＣＰＵ。 ５・・・トリガレジスタ、３６・・・トリガ判定部、７
・・・切替判定部。
Claims (1)
- 【特許請求の範囲】 回線の障害発生又は障害復旧時にその回線から送出され
る回線切替トリガを検出する回線切替装置における切替
トリガ検出回路において、 切替トリガ情報を格納する記憶手段（１０）と、該記憶
手段（１０）への切替トリガ情報の書き込み位置を選択
する選択手段（１１）と、 障害発生の有無を判定する発生判定手段（１２）と、障
害復旧の有無を判定する復旧判定手段（１３）とを設け
、 選択手段（１１）により同一切替トリガ情報を記憶手段
（１０）へ複数回順次書き込んで、発生判定手段（１２
）、復旧判定手段（１３）によりその書き込んだ複数の
切替トリガ情報から障害発生、障害復旧の有無の判定を
行うことを特徴とする回線切替装置における切替トリガ
検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177121A JPH0227819A (ja) | 1988-07-18 | 1988-07-18 | 回線切替装置における切替トリガ検出回路 |
| US07/381,322 US5097467A (en) | 1988-07-18 | 1989-07-18 | Switching trigger detection circuit in line switching apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63177121A JPH0227819A (ja) | 1988-07-18 | 1988-07-18 | 回線切替装置における切替トリガ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227819A true JPH0227819A (ja) | 1990-01-30 |
Family
ID=16025532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63177121A Pending JPH0227819A (ja) | 1988-07-18 | 1988-07-18 | 回線切替装置における切替トリガ検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5097467A (ja) |
| JP (1) | JPH0227819A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3268460B2 (ja) * | 1991-07-30 | 2002-03-25 | 株式会社日立製作所 | 伝送路切替制御方法およびその装置 |
| EP0577888A1 (en) * | 1992-05-29 | 1994-01-12 | Nec Corporation | Switch for redundant signal transmission system |
| GB2372606B (en) * | 1999-11-22 | 2004-06-02 | Seagate Technology Llc | Peer to peer interconnect diagnostics |
| US6766482B1 (en) | 2001-10-31 | 2004-07-20 | Extreme Networks | Ethernet automatic protection switching |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3882456A (en) * | 1972-01-26 | 1975-05-06 | Nippon Electric Co | Fault-detecting system for a multi-channel relay system |
| US4117317A (en) * | 1976-08-09 | 1978-09-26 | Dynage, Incorporated | Programmable controller with hardwired backup connecting terminals and related control system using programmable controller and hardwired backup |
| JPS5394841A (en) * | 1977-01-31 | 1978-08-19 | Hitachi Ltd | Switching system for circuit corresponding part of communication control un it |
| FR2473820A1 (fr) * | 1980-01-11 | 1981-07-17 | Telecommunications Sa | Procede et systeme d'initialisation de la securisation d'une ligne d'une artere de transmission numerique |
| JPS57185731A (en) * | 1981-05-11 | 1982-11-16 | Fujitsu Ltd | Line switching circuit |
| JPS58161433A (ja) * | 1982-03-17 | 1983-09-26 | Nec Corp | 障害度比較による回線切替方法 |
| JPS6077546A (ja) * | 1983-10-05 | 1985-05-02 | Fujitsu Ltd | ディジタル無線回線の監視方式 |
| CA1247206A (en) * | 1983-11-11 | 1988-12-20 | Satoshi Ikeuchi | Protection switching system for carrier transmission line |
| JPS6162238A (ja) * | 1984-09-03 | 1986-03-31 | Nec Corp | 切替信号発生回路 |
| JPS6245276A (ja) * | 1985-08-22 | 1987-02-27 | Nec Corp | フアクシミリ装置 |
| US4782462A (en) * | 1985-12-30 | 1988-11-01 | Signetics Corporation | Raster scan video controller with programmable prioritized sharing of display memory between update and display processes and programmable memory access termination |
| JPS62274946A (ja) * | 1986-05-23 | 1987-11-28 | Fujitsu Ltd | 無瞬断切替回路 |
| JPS6377235A (ja) * | 1986-09-20 | 1988-04-07 | Fujitsu Ltd | デイジタル通信システムの切替方式 |
| JPH0279542A (ja) * | 1988-09-14 | 1990-03-20 | Fujitsu Ltd | 副信号伝送方式 |
-
1988
- 1988-07-18 JP JP63177121A patent/JPH0227819A/ja active Pending
-
1989
- 1989-07-18 US US07/381,322 patent/US5097467A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5097467A (en) | 1992-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019971A (en) | High availability cache organization | |
| CN1195271C (zh) | 在多线程并行处理器中防止线程丢失的现场保护 | |
| US5206948A (en) | Bus monitor with means for selectively capturing trigger conditions | |
| JPH10320298A (ja) | メモリ障害時におけるグループ入れ替え方式 | |
| CA2113863A1 (en) | Method and apparatus for detecting retention faults in memories | |
| US5666513A (en) | Automatic reconfiguration of multiple-way cache system allowing uninterrupted continuing processor operation | |
| JPH0227819A (ja) | 回線切替装置における切替トリガ検出回路 | |
| US5142673A (en) | Bus monitor with dual port memory for storing selectable trigger patterns | |
| JP3222083B2 (ja) | 共有メモリ制御装置 | |
| AU604101B2 (en) | High availability cache organization | |
| CA1061440A (en) | Call processing restoration arrangement for telephone switching system | |
| JPH07321795A (ja) | バッファアドレス管理方法 | |
| JPS59207098A (ja) | 情報処理装置 | |
| JPS60701B2 (ja) | デ−タ処理装置 | |
| JPH06324957A (ja) | バス監視装置 | |
| EP0434081B1 (en) | Monitor apparatus for selectively detecting signal conditions at points in an operating system | |
| JP2690589B2 (ja) | メモリスイッチ監視方式 | |
| JPH0395653A (ja) | データ記憶装置のアドレス誤り検出方法 | |
| SU1509921A1 (ru) | Адаптивна система обработки данных | |
| SU1034208A1 (ru) | Резервированное запоминающее устройство | |
| SU943843A1 (ru) | Запоминающее устройство с самоконтролем | |
| JPH0563808A (ja) | トラヒツク収集制御方式 | |
| JPS59139199A (ja) | 記憶保護方式 | |
| JPH0564244A (ja) | 時間スイツチメモリ監視方式 | |
| JPH04156641A (ja) | レジスタアクセス装置 |