SU1201829A1 - Устройство дл управлени энергопитанием микропроцессорной системы - Google Patents

Устройство дл управлени энергопитанием микропроцессорной системы Download PDF

Info

Publication number
SU1201829A1
SU1201829A1 SU833669560A SU3669560A SU1201829A1 SU 1201829 A1 SU1201829 A1 SU 1201829A1 SU 833669560 A SU833669560 A SU 833669560A SU 3669560 A SU3669560 A SU 3669560A SU 1201829 A1 SU1201829 A1 SU 1201829A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
address
inputs
counter
Prior art date
Application number
SU833669560A
Other languages
English (en)
Inventor
Борис Георгиевич Никифоров
Original Assignee
Научно-исследовательский институт прикладной геодезии
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-исследовательский институт прикладной геодезии filed Critical Научно-исследовательский институт прикладной геодезии
Priority to SU833669560A priority Critical patent/SU1201829A1/ru
Application granted granted Critical
Publication of SU1201829A1 publication Critical patent/SU1201829A1/ru

Links

Landscapes

  • Power Sources (AREA)

Abstract

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ЭНЕРГОПИТАНИЕМ МИКРОПРОЦЕССОРНОЙ СИСТЕМЫ, содержащее ключ, силовой вход и выход которого  вл ютс  соответственно входом и выходом питани  устройства, и блок управлени , выход которого подключен к управл ющему входу ключа и к выходу блокировки питани  устройства, а адресный, синхронизирующий и информационный входы - соотственно , к входным шинам адреса и синхронизации вывода данных и шине данных устройства , отличающеес  тем, что, с целью расширени  области применени  устройства , в него введены регистр адреса программы , дешифратор, первый и второй элементы И, формирователь импульса и группа магистральных выходных усилителей, причем информационный вход регистра адреса программы соединен с шиной данных устройства , выход - с информационными входами магистральных выходных усилителей группы, выходы которых соединены с шиной данных устройства, вход формировател  импульса подключен к входу питани  устройства , вход дешифратора подключен к входной шине адреса устройства, а выход соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с входными шинами синхронизации ввода и вывода данных устройства, выход первого элемента И подключен к управл ющим входам магистральных выходных усилителей группы , выход второго элемента И подключен к синхронизируюпхему входу регистра адреса программы, вход сброса которого соеi динен с выходом формировател  импульсов. (Л 2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит счетчик, генератор, триггер, элемент И и дешифратор адреса, вход которого  вл етс  адресным входом блока, а выход соединен с первым входом элемента И, соединенного выходом с устапивочпым входом триггера и управл ющим входом счетчика, выход и инфорto мационный вход которого  вл ютс  соответственно выходом и информационным входом блока, выход триггера подключен к СХ) входу генератора, выходом соединенного со ю счетным входом счетчика, выход которого подключен к входу сброса триггера. со

Description

Изобретение относитс  к вычислительой технике, в частности к микропроцессорым системам сбора данных с батарейным лектропитанием.
Цель изобретени  - расширение обласи применени  устройства за счет обеспечени  возможности выполнени  программы с точки, -заданной микропроцессором до воего отключени  от источника питани .
На фиг. 1 представлена блок-схема предагаемого устройства; на фиг. 2 - структурка  схема микропроцессорной системы, питанием которой управл ет устройство; на фиг. 3 -блок-схема алгоритма работы микропроцессорной системы.
Устройство содержит (фиг. ) ключ 1, вход 2 и выход 3 питани  устройства, блок 4 управлени , выход 5 блокировки питани  устройства , шину 6 данных ШД микропроцессорной системы, адресную шину ША 7 и шину 8 синхронизации вывода микропроцессорной системы. Блок 4 управлени  содержит счетчик 9, генератор 10, триггер 11, дешифратор адреса 12, элемент И 13, элемент ИЛИ 14, кнопку 15 сигнала «Сброс. Устройство содержит также вход 16 сигнала системного сброса устройства, регистр 17 адреса программы, формирователь 18 импульса , состо щий из резистора 19 и конденсатора 20, магистральные выходные усилители 21 группы, дешифратор 22, первый 23 и второй 24 элементы И, шину 25 синхронизации ввода микропроцессорной системы. Устройство подключено к микропроцессорной системе (МП) 26, котора  включает (фиг. 2) микропроцессор (МП) 27, представл ющий собой совокупность арифметикологического устройства и микропрограммного блока управлени , посто нное запоминающее устройство (ПЗУ) 28, предназначенное дл  хранени  выполн емых МП системой программ, оперативное запоминающее устройство (ОЗУ) 29, служащее дл  хранени  и накоплени  измен ющихс  данных, интерфейс 30 ввода-вывода (ИВВ) (один и; i несколько), служащий дл  св зи МП системы с внешними устройствами (датчиками , пультом управлени , исполнительными устройствами и т. п.) ОЗУ 29, ПЗУ 28 и ИВВ 30 соедин ютс  с МП 27 с помощью системы общих шин адресной щины (ША), служащей дл  обращени  к определенной  чейке пам ти запоминающих устройств или интерфейсу ИВВ 30, двунаправленной ШД, предназначенной дл  пересылки информации между МП 27, пам тью и ИВВ 30, и щины синхронизации и управлени  (ШУ), обеспечивающей необходимое направление и синхронизацию пересылки данных.
Кроме того, в состав МП системы 26 входит тактовый генератор 31 и узел 32 сброса, вырабатывающа  импульс сброса МП 27 при подаче на него питани . Сигнал системного сброса служит дл  приведени 
в исходное состо ние МП системы и подключенных к- ней внешних устройств.
Сигнал системного сброса формируетс , например, с пульта оператора, автоматически при включении питани  и т. п.
При отключении питани  от МП 27 шина управлени  в МП системе 26 служит дл  предупреждени  ложного срабатывани  внешних устройств, в том числе и предлагаемого устройства, блокируетс  узлом 33 блокировки, содержащем, например, два элемента И 34 и 35.
Устройство работает следующим образом .
В исходном состо нии вс  МП система 26 и устройство обесточены. При включении систе.мы напр жение питани  от источника поступает на щипу 2, а значит и на ПЗУ 28, ОЗУ 29, ИВВ 30 и генератор 31, а также на выводы питани  всех элементов предлагаемого устройства. Одновременно средствами системы по входу 16 вырабатываетс  сигнал системного сброса, перевод щий счетчик 9 в нулевое состо ние, что приводит к включению ключа 1 и выдаче напр жени  питани  по выходу 3 на вход МП 27 и узла 32 и установке ИВВ 30 в исходное состо ние.
При подаче питани  на выходе узла 32 формируетс  импульс, устанавливающий МП 27 в исходное состо ние. Кроме того, выдача питани  на вход 2 запускает формирователь 8, на выходе которого формируетс  импульс, обнул ющий содержимое регистра 17. Длительность импульса формировател  18 должна быть достаточной, чтобы исключить запись в регистр 17 случайных комбинаций по информационному входу во врем  переходных процессов на щинах ШД, ША и ШУ. По окончании сигнала системный сброс МП 27 приступает к выполнению программы, хран щейс  в ПЗУ 28. Под управлением команд, выбираемых из ПЗУ 28, МП 27 формирует на щинах сигналы, под воздействием которых реализуетс  алгоритм работы МП системы 26, приведенный на фиг. 3.
На шине (ША) выставл етс  адрес регистра 17. При этом на выходе дешифратора 22 по вл етс  потенциал логической единицы, поступающий на первые входы элементов И 23 и 24. На щине управлени  (ШУ) формируетс  сигнал «Ввод, который поступает на один из входов элемента И 34. Так как на втором входе этой схемы присутствует потенциал логической единицы с выхода счетчика 9, на его выходе формируетс  сигнал, поступающий через элемент И 23 на управл ющие входы усилителей 21. В результате усилители 21 открываютс  и подключают выходы регистра 17 к шине 7. Содержимое регистра 17 поступает в МП 27 и фиксируетс  в одном из его внут ренних регистров. После этого сигнал «Ввод снимаетс , что приводит к сн тию потенциала с управл ющих входов усилителей 21 и отключению выходов регистра 17 от шины 7. Далее МП 27 производит анализ считанного с регистра 17 кода. Так как из регистра считан О, то МП 27 осуществл ет переход к выполнению первого фрагмента основной программы - программы, реализующей .основную функцию данной МП системы (например, сбор данных с датчиков , их обработку и выдачу управл ющих сигналов на внещние устройства). По окончании выполнени  первого фрагмента основной программы производитс  запись информации о состо нии МП 27 и содержимого его внутренних регистров в ОЗУ 29 (например, в область стека). Этим обеспечиваетс  возможность восстановлени  информации, необходимой МП 27 дл  продолжени  программы после перерыва в его работе при отключении от него питани . Далее вновь выставл етс  адрес регистра 17 на щине 6, формируетс  код на щинах 7, определ ющий следующий фрагмент основной программы и вырабатываетс  сигнал «Вывод, который поступа  через - - .-..,,--, .,- элементы И 35 и 34 на синхровход регистра 17, производит запись в него кода с щины 7. Затем сигнал «Вывод снимаетс , на щине 6 выставл етс  адрес счетчика 9, что приводит к по влению на выходе дешифратора 12 логической единицы, подготавливающей к работе элемент И 13. На щине 7 формируетс  код выдержки времени и выдаетс  сигнал «Вывод, по которому производитс  запись кода с щины 7 в счетчик 9 и вклю- чение триггера И. Достоверность записи кода в счетчик 9 обеспечиваетс  за счет того, что непосредственно перед записью все триггеры счетчика наход тс  в состо нии «О. В результате записи кода в счет . чик 9 потенциал логической единицы с его нулевого выхода снимаетс , что приводит к запиранию ключа 1, сн тию напр жени  питани  с МП 27 и блокировке элементов И 34 и 35 узла 33, что предохран ет регистр 17, ИВВ 30 и ОЗУ 29 от записи в них случайных комбинаций ШД с системы при отключенном питании МП 27. С этого момента МП 27, отключенный от источника питани , электроэнергию не потребл ет, а МП система находитс  в состо нии ожидани , сохран   всю информацию , необходимую дл  последующего выполнени  работ по заданной программе, Система находитс  в этом состо нии в течение времени, определ емого работой блока 4 управлени , заключающийс  в следующем. Включение триггера 11 сигналом с выхода элемента И 13, как было описано выще , приводит к запуску генератора 10. Импульсы с выхода генератора 10 поступают на счетный вход счетчика 9 и переключают его до тех пор, пока он вновь не установитс  в состо ние с высоким логическим потенццалом на выходе «О. Количеством импульсов , офор.мированных генератором 10 до этого момента, и определ етс  выдержка времени. Потенциал логической единицы с выхода счетчика 9 производит включение ключа 1, что приводит к выдаче питани  на МП 27 и запуску узла 32 сброса и подготавливает элементы И 34 и 35. С этого момент МП 27 повтор ет работу по описанному алгоритму, однако теперь уже из регистра 17 считываетс  не нулевой занесенный в него код адреса очередного фрагмента основной программы, что приводит к выполнению этого фрагмента и записи в регистр 17 нового кода, определ ющего следующий фрагмент программы . Момент окончани  перерыва в работе МП 27 может определ тьс  только работой счетчика 9. но и нажатием кнопки вручную оператором. При этом счетчик 9 принудительно устанавливаетс  в нулевое состо ние независимо от числа поступивших на его вход импульсов с выхода генератора 10.

Claims (2)

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ЭНЕРГОПИТАНИЕМ МИКРОПРОЦЕССОРНОЙ СИСТЕМЫ, содержащее ключ, силовой вход и выход которого являются соответственно входом и выходом питания устройства, и блок управления, выход которого подключен к управляющему входу ключа и к выходу блокировки питания устройства, а адресный, синхронизирующий и информационный входы — соотственно, к входным шинам адреса и синхронизации вывода данных и шине данных устройства, отличающееся тем, что, с целью расширения области применения устройства, в него введены регистр адреса программы, дешифратор, первый и второй элементы И, формирователь импульса и группа магистральных выходных усилителей, причем информационный вход регистра адреса программы соединен с шиной данных уст- ройства, выход — с информационными входами магистральных выходных усилителей группы, выходы которых соединены с шиной данных устройства, вход формирователя импульса подключен к входу питания устройства, вход дешифратора подключен к входной шине адреса устройства, а выход соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с входными шинами синхронизации ввода и вывода данных устройства, выход первого элемента И подключен к управляющим входам магистральных выходных усилителей группы, выход второго элемента И подключен к синхронизирующему входу регистра адреса программы, вход сброса которого сое- g динен с выходом формирователя импульсов.
~ 2. Устройство по π. 1, отличающееся тем, что блок управления содержит счетчик, генератор, триггер, элемент И и дешифратор адреса, вход которого является адресным входом блока, а выход соединен с первым входом элемента И, соединенного выходом с установочным входом триггера и управляющим входом счетчика, выход и информационный вход которого являются соответственно выходом и информационным входом блока, выход триггера подключен к входу генератора, выходом соединенного со счетным входом счетчика, выход которого подключен к входу сброса триггера.
>
SU833669560A 1983-11-30 1983-11-30 Устройство дл управлени энергопитанием микропроцессорной системы SU1201829A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833669560A SU1201829A1 (ru) 1983-11-30 1983-11-30 Устройство дл управлени энергопитанием микропроцессорной системы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833669560A SU1201829A1 (ru) 1983-11-30 1983-11-30 Устройство дл управлени энергопитанием микропроцессорной системы

Publications (1)

Publication Number Publication Date
SU1201829A1 true SU1201829A1 (ru) 1985-12-30

Family

ID=21091768

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833669560A SU1201829A1 (ru) 1983-11-30 1983-11-30 Устройство дл управлени энергопитанием микропроцессорной системы

Country Status (1)

Country Link
SU (1) SU1201829A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US № 4279020, кл. G 06 F 1/00, опублик. 1980. Патент US № 4203153, кл. G 06 F 3/00, опублик. 1979. *

Similar Documents

Publication Publication Date Title
US4749991A (en) Turn off protection circuit
SU1201829A1 (ru) Устройство дл управлени энергопитанием микропроцессорной системы
SU1709317A1 (ru) Устройство дл управлени электропитанием и формировани сигнала блокировки
JPS5588148A (en) Test system of input-output control system
SU1674140A2 (ru) Устройство дл контрол интерфейса ввода-вывода
SU1372330A1 (ru) Устройство дл св зи микропроцессора с внешними устройствами
SU1571571A1 (ru) Устройство дл ввода информации
SU1488781A2 (ru) Устройство для ввода информации
SU1471197A1 (ru) Устройство дл контрол двухмашинной системы
SU1495988A1 (ru) Импульсный ключ с запоминанием сигнала управлени
SU1661773A1 (ru) Устройство дл контрол системы электропитани
SU736178A1 (ru) Устройство дл сохранени информации в пам ти при отключении питани
SU1383299A1 (ru) Устройство дл ввода информации в ЧПУ станка
SU1474778A1 (ru) Устройство дл регистрации срабатываний автоматики двукратного повторного включени
SU565294A1 (ru) Устройство дл синхронизации входных сигналов многоканальной дискретной системы
SU1661770A1 (ru) Генератор тестов
SU1182660A1 (ru) Импульсный ключ с запоминанием сигнала управлени
JPH01205312A (ja) バス変換装置
SU1275455A2 (ru) Устройство дл управлени выводом данных в старт-стопном режиме
JPS6359167B2 (ru)
SU1156053A1 (ru) Устройство дл ввода информации от двухпозиционных датчиков
SU1532899A1 (ru) Система дл программного управлени электроавтоматикой
JPH0520767B2 (ru)
SU1762298A1 (ru) Программное временное устройство
JPH0445066Y2 (ru)