SU1709317A1 - Устройство дл управлени электропитанием и формировани сигнала блокировки - Google Patents

Устройство дл управлени электропитанием и формировани сигнала блокировки Download PDF

Info

Publication number
SU1709317A1
SU1709317A1 SU894721757A SU4721757A SU1709317A1 SU 1709317 A1 SU1709317 A1 SU 1709317A1 SU 894721757 A SU894721757 A SU 894721757A SU 4721757 A SU4721757 A SU 4721757A SU 1709317 A1 SU1709317 A1 SU 1709317A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
group
input
output
information
Prior art date
Application number
SU894721757A
Other languages
English (en)
Inventor
Александр Сергеевич Кафидов
Татьяна Степановна Малачевская
Михаил Иванович Тараров
Зоя Дмитриевна Алексеева
Виталий Аркадьевич Гурьев
Original Assignee
Научно-производственное объединение "Агат"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-производственное объединение "Агат" filed Critical Научно-производственное объединение "Агат"
Priority to SU894721757A priority Critical patent/SU1709317A1/ru
Application granted granted Critical
Publication of SU1709317A1 publication Critical patent/SU1709317A1/ru

Links

Landscapes

  • Power Sources (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в резервированных вычислительных системах и стендах физического моделировани  дл  управлени  электропитанием и выработки сигналов логической блокировки устройств обработки информации на врем  прохождени  переходных процессов включени  и отключени  электропитани . На чертеже обозначены выключатели 1i - l2v регистр 2, элементы ИЛИ 3, 4, источник 5 питани  группы, дешифратор 6, элемент И 7, триггер 8 включени , триггер 9 отключени , блок 10 буферной пам ти, счетчик 11 пам ти, схема 12 сравнени , блок 13 контрол , формирователи 14, 15 импульсов, генератор 16 импульсов, формирователь интервалов времени 17, элементы ИЛИ 18, 19, элементы И 20, 21, шина 22 "логического нул , группа 23 адресных входов, группа 24 информационных входов блокировки, выход 26 окончани  цикла. 1 ил.с/) С

Description

Устройство относитс  к вычислительной технике и может быть использовано в резервированных вычислительных системах и стендах физического моделировани  дл  управлени  электропитанием и выработки сигналов логической блокировки устройства обработки информации на врем  прохождени  переходных процессов включени  и отключени  электропитани .
Цель изобретени  - повышение надежности и расширение функциональных возможностей .
На чертеже дана схема предлагаемого устройства.
Устройство содержит выключатели 1i и 12 И регистр 2, первый элемент ИЛИ 3, второй элемент ИЛИ 4, источник 5 питани  группы, дешифратор 6, первый элемент И 7,
триггер 8 включени , триггер 9 отключени , блок 10 буферной пам ти, счетчик 11 адреса , схема 12 сравнени , предназначенна  дл  определени  факта выполнени  команды (карты включени ) на включение источников питани , блок 13 контрол , предназначенный дл  запуска формирователей импульсов по команде и по включению (отключению) источников питани , первый формирователь 14 импульсов, второй формирователь 15 импульсов, генератор 16 импульсов, формирователь 17 интервалов времени, предназначенный дл  контрол  выполнени  одиночного цикла включени  (отключени ) источника питани , третий элемент ИЛИ 18, четвертый элемент ИЛИ 19, второй элемент И 20, третий элемент И 21, шину 22 логического нул , группу 23 адресных входов, группу 24 информационных входов, выход 25 блокировки,вход 26 окончани  цикла, D-входы триггеров 8, 9 подсоединены к + источника питани  через сопротивление 1 кОм (на чертеже не показано). Информационные выходы триггера 2  вл ютс  группой запускающих входов устройства, а информационные входы блока 13 контрол   вл ютс  группой регистрирующих входов устройства.
Информаци  в блоке 10 имеет следующую структуру: N разр дов - поле двоичного кода номера источника питани ; 2 разр да - признаки установки в исходное состо ние триггеров 8 и 9, 2 разр да - признаки автоматического включени  и отключени , 1 разр д - признак завершени  включени  (кодируетс  логическими единицами ).
В исходном состо нии узлы и элементы устройства запитаны от дежурного источника питани . Регистр 2, триггеры и счетчики наход тс  в исходном состо нии, на пр мом выходе блока 13 присутствует сигнал единичного уровн  (цепь установки в исходное состо ние на блок-схеме не показана ).
С управл ющей ЦВМ введена в  чейки блока 10 карта включени  источников питани , котора  содержит последовательность кодоа номеров включаемых источников питани . Ввод информации на входах 24 обеспечиваетс  предварительной записью в счетчик 11 по входам 23 адреса нужной  чейки.
Устройство обеспечивает включение (отключение) источника питани  как по ручному вводу команды оператора, так и в полностью автоматическом режиме.
Рассмотрим работу устройства при включении источников питани  по команде оператора.
В этом случае карта включени , введенна  в блок 10, содержит последовательность кодов включенных источников питани , а в  чейке, следующей за  чейкой с кодом последнего включаемого источника , содержитс  признак установки триггера 8 в исходное состо ние, признак окончани  включени .
Счетчик адреса 11 обеспечивает считывание  чейки с кодом первого заданного по пор дку включени  источника питани . На выходе блока 10 присутствует двоичный код номера источника питани , а на выходе дешифратора 6 - соответствующий позиционный код.
При нажатии кнопки 1i устанавливаетс  в единичное состо ние триггер 8, с выхода которого сигнал поступает через
элемент ИЛИ 3 на вход блока 13, что вызывает по вление сигнала единичного уровн  на инверсном выходе блока 13, нулевого на пр мом выходе того же блока. Соответственно, запускаетс  формирователь 15 и вырабатывает сигнал, синхронизированный с тактовой частотой генератора 16, который поступает через элемент ИЛИ 18 на вход элемента ИЛИ 19 и на информационный вход формировател  17 интервалов времени. С выхода элемента ИЛИ 19 сигнал поступает через элемент И 20 на S-входы регистра 2 и на вход пр мого счета счетчика 11.
Так как на С-входе i-го разр да регистра присутствует сигнал единичного уровн , то по по влении сигнала на S-входе этого разр да этот триггер включаетс .
Счетчик 11 по заднему фронту того же сигнала мен ет состо ние, формиру  на выходе после переключени  код адреса следующей  чейки, котора  содержит код номера следующего включаемого источника 5.
В то же врем  сигнал с i-ro разр да регистра 2 включает источник 51, который, в свою очередь, после окончани  переходного процесса включени  формирует на выходе сигнал. Этот сигнал поступает на один из входов узла 13 и вызывает изменение фазы сигналов на его выходах. В данном случае на пр мом выходе блока 13 по вл ютс  сигнал единичного уровн , запускаетс  формирователь 14, формиру  на выходе сигнал, который через элемент ИЛИ 18 перезапускает формирователь 17 интервалов времени и через элементы ИЛИ 19, 20, дописывает в регистр 2j разр д, а также мен ет состо ние счетчика 11. Включаетс  источник 5j и так далее.
После записи кода последнего включаемого источника и признака адреса в регистр 2 и очередной корректировки адреса в счетчике 11 выбираетс   чейка блока 10, котора  содержит признак сброса триггера 8. Очередным тактовым сигналом признак записываетс  в регистр 2 и сбрасывает триггер 8. Признак адреса, записанный в регистр 2, поступает на вход элемента И 7, опрашива  сигнал на выходе схемы 12.
После включени  последнего заданного источника питани  цикл включени  питани  заканчиваетс . Код на входах источника питани  должен соответствовать коду на выходах . На выходе схемы 12 в случае равенства этих кодов по вл етс  сигнал единичного уровн  и соответственно такой же сигнал на выходе 25.
Рассмотрим далее отключение питани  по команде оператора. При нажатии кнопки 12 выключател  1 включаетс  триггер 9. Сигнал единичного уровн  через элемент ИЛИ 4 передаетс  на вход блока 13, что вызывает запуск одного из формирователей 14, 15. С выхода формировател  сигнал через элемент ИЛИ 3 запускает формирователь 17 и через элемент И 21 поступает на R-входы разр да регистра 2 и на реверсивный вход счетчика 11, вызыва  импульс. Так как на С-входе разр да признака опроса регистра 2 присутствует сигнал, то по сигналу на R-входе происходит отключение этого разр да и снимаетс  сигнал с выхода 25. Затем переполн етс  счетчик формировател  17, на выходе которого формируетс  сигнал , который поступает через элементы ИЛИ 19, И 21 на вход счетчика 11 и в регистр 2. Устанавливаетс  в нулевое состо ние триггер регистра 2, управл ющий выключением источника, включенного последним. Источник выключаетс , воздейству  на блок 13, запускаетс  формирователь, а с его выхода сигнал через элемент ИЛИ 18 запускает формирователь 17 и через элементы ИЛИ 19, И 21 отключает следующий триггер регистра и измен ет состо ние счетчика 11. Отключаетс  следующий источник питани  и так далее.
После записи кода последнего отключаемого источника в регистр 2 и изменени  кода в счетчике 11 из узла 10 выбираетс   чейка с признаком сброса триггера 9. При следующем тактовом сигнале генератора 16 триггер 9 отключаетс . На этом цикл отключени  заканчиваетс .
Рассмотрим работу устройства по автоматическому включению и отключению питани . В этом случае дл  включени  источников питани  в каждой  чейке с кодом включаемого источника записываетс  признак включени  (отключени ). Признак включени  через узел 10 и элемент ИЛИ 3 поступает в цепь включени  устройства. Включение производитс  аналогично описанному выше. Признак отключени  через блок 10 и элемент ИЛИ 4 поступает в цепь отключение.
Таким образом, устройство обеспечивает гибкое управление источниками питани , автоматическую коррекцию количества включенных источников питани , включение и отключение источников питани  в заданной последовательности. В случае отказа на цепи включени  какого-либо из включаемых источников переполн ютс  формирователь 17, который формирует сигнал , поступающий через элемент ИЛИ 19 в цепь синхронизации счетчика и на вход регистра 2, что вызывает продолжение цикла включени . В этом случае цикл включени 
доходит до конца, на выходе 26 по вл етс  сигнал, а на выходе 25 сигнал отсутствует. Таким образом, система запитываема  этими источниками питани , может функционировать с той же работоспособностью, использу  часть имеющихс  ресурсов.

Claims (1)

  1. Формула изобретени  Устройство дл  управлени  электропитанием и формировани  сигнала блокировки , содержащее первый выключатель, регистр, первый элемент ИЛИ, дешифратор, отличающеес  тем, что, с целью повышени  надежности и расширени  функциональных возможностей за счет программировани  последовательности включени -выключени  и количества управл емых источников электропитани , в него введены второй, третий, четвертый эл.ементы ИЛИ, первый, второй, третий элементы И, второй выключатель, триггер включени , триггер отключени , счетчик адреса , схема сравнени , блок контрол , первый и второй формирователи импульсов,
    генератор импульсов, формирователь интервалов времени, блок буферной пам ти, группа информационных выходов которого св зана с группой информационных входов дешифратора, группа выходов которого соединена с группой информационных входов регистра, информационный вход которого соединен с первым информационным выходом блока буферной пам ти, второй и третий информационные выходы
    которого св заны с входами сброса соответственно триггеров включени  и отключени , выходы которых соединены с первыми входами соответственно первого и второго элементов ИЛИ, вторые входы которых
    подключены соответственно к четвертому и п тому информационным выходам блока буферной пам ти, тактовый вход которого св зан с выходом генератора импульсов и тактовыми входами формировател  интервалов времени, первого и второго формирователей импульсов, причем выход формировател  интервалов времени подключен к первому входу четвертого элемента ИЛИ, второй вход которого соединен с
    информационным входом формировател  интервалов времени и выходом третьего элемента ИЛИ, первый и второй входы которого св заны с выходами соответственно первого и второго формирователей импульсов , информационные входы которых соединены соответственно с пр мым и инверсным выходами узла контрол , первый вход управлени  режимом которого св зан с выходом первого элемента ИЛИ и
    первым входом второго элемента И, второй
    вход которого соединен с выходом четвертого элемента ИЛИ и первым входом третьего элемента И, выход которого св зан с реверсивным счетным входом счетчика адреса и входом сброса регистра, установочный вход которого соединен с выходом второго элемента И и пр мым счетным входом счетчика адреса, группа информационных входов которого  вл етс  группой адресных входов устройства, а группа выходов св зана с адресным входом блока буферной пам ти, группа информационных входов которого  вл етс  группой информационных входов устройства, причем информационный выход регистра  вл етс  выходом окончани  цикла устройства и соединен с первым входом элемента И, второй
    вход которого св зан с выходом схемы сравнени , перва  группа входов которой соединена с группой информационных выходов регистра и  вл етс  группой запускающих выходов устройства, а втора  группа входов схемы сравнени   вл етс  группой регистрирующих входов устройства и соединена с группой информационных входов блока контрол , второй вход управлени  режимом которого св зан с выходом второго элемента ИЛИ, выход первого элемента И  вл етс  блокирующим выходом устройства, входы первого и второго выключателей соединены с общей шиной устройства, а их выходы св заны с тактовыми входами триггеров включени  и выключени , 0-входы которых подключены к шине питани  устройства.
SU894721757A 1989-07-24 1989-07-24 Устройство дл управлени электропитанием и формировани сигнала блокировки SU1709317A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894721757A SU1709317A1 (ru) 1989-07-24 1989-07-24 Устройство дл управлени электропитанием и формировани сигнала блокировки

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894721757A SU1709317A1 (ru) 1989-07-24 1989-07-24 Устройство дл управлени электропитанием и формировани сигнала блокировки

Publications (1)

Publication Number Publication Date
SU1709317A1 true SU1709317A1 (ru) 1992-01-30

Family

ID=21462261

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894721757A SU1709317A1 (ru) 1989-07-24 1989-07-24 Устройство дл управлени электропитанием и формировани сигнала блокировки

Country Status (1)

Country Link
SU (1) SU1709317A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 964644,кл. G 06 F11/22,1982.Авторское свидетельство СССР №1119017, кл. G 06 F 11/22, 1987.^ *

Similar Documents

Publication Publication Date Title
JPH0351002B2 (ru)
US4538272A (en) Prioritized clock selection circuit
US5305277A (en) Data processing apparatus having address decoder supporting wide range of operational frequencies
US4749991A (en) Turn off protection circuit
SU1709317A1 (ru) Устройство дл управлени электропитанием и формировани сигнала блокировки
CA1106976A (en) Synchronous control apparatus in multi-circuit system
SU1200292A1 (ru) Резервированное вычислительное устройство
SU1425675A2 (ru) Имитатор канала
SU1201829A1 (ru) Устройство дл управлени энергопитанием микропроцессорной системы
SU1571571A1 (ru) Устройство дл ввода информации
RU2020553C1 (ru) Устройство для ввода информации
RU1797122C (ru) Устройство дл перезапуска и контрол электропитани микроЭВМ
KR950004460Y1 (ko) 전자장비에서의 부분적 리셋트 회로
SU1471197A1 (ru) Устройство дл контрол двухмашинной системы
SU1695317A1 (ru) Резервируема вычислительна система
SU1642472A1 (ru) Устройство дл контрол выполнени последовательности действий оператора
SU1562919A1 (ru) Устройство дл имитации сбоев и неисправностей цифровой вычислительной машины
SU1434443A1 (ru) Устройство пр мого доступа к пам ти
SU1290285A1 (ru) Устройство дл управлени энергопотреблением микропроцессорной системы
SU1087962A1 (ru) Устройство контрол параметров
SU1633418A1 (ru) Устройство управлени доступом к пам ти дл обмена массивами данных в многопроцессорной системе
SU1372330A1 (ru) Устройство дл св зи микропроцессора с внешними устройствами
JPS639691B2 (ru)
SU746504A1 (ru) Устройство дл определени экстремальных чисел
SU781814A1 (ru) Устройство управлени