JPS59117345A - デ−タ通信システムにおける障害防止装置 - Google Patents
デ−タ通信システムにおける障害防止装置Info
- Publication number
- JPS59117345A JPS59117345A JP57226127A JP22612782A JPS59117345A JP S59117345 A JPS59117345 A JP S59117345A JP 57226127 A JP57226127 A JP 57226127A JP 22612782 A JP22612782 A JP 22612782A JP S59117345 A JPS59117345 A JP S59117345A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- terminal
- reset
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は共通信号伝送路において時分割多重方式による
データ通信を行なうデータ通信システムにおいて、多重
化装置の信頼性を高めるのに好適な障害防止装置に関す
る。
データ通信を行なうデータ通信システムにおいて、多重
化装置の信頼性を高めるのに好適な障害防止装置に関す
る。
第１図によシ、時分割多重化装置をまず説明する。時分
割多重化装置１００は複数個の端末１２１゜１２２・・
・・・・１２４からのデータを端末制御部１１１゜１１
２、・・・・・・１１４で受信し、多重化／分配部１０
３で多重化して信号線１０２に送出し、又信号線１０１
で受信した信号を多重化／分配部１０３で分配して端末
ｆｌｉｌＪ御部１１１．・・・、１１４を通じて端末１
２１．・・・１２４に送出する。ここで信号線ｔｏｘ、
１０２上のデータの内、第２図に示す様に、例えば、端
末１２１のデータはＴ１１゜Ｔ２１．・・・、端末１２
２のデータはＴ １２ 、 Ｔ２２・・・のタイムスロ
ットに割り当てられる。ＴｌｌからＴ２１の周期で繰り
返される時間単位をフレームと呼ぶ。多重化／分配部１
０３が各端末のデータを定められたタイムスロットで送
受信する為のタイミング信号’ｌ’ｉ（ｉは端末査号を
示す）は、タイムスロット毎のタイミング伯゛号ＴＳＬ
Ｔと、フレームの区切シを示すタイミング信号ＴＦＲＭ
から、カウンタ回路とデコーダを用いて作成できる。信
号ＴＳＬＴと信号ＴＦ’ＲＭＯ例を第２図に示す。これ
らタイミング信号は、多重化装置１００内部で直接作成
されるか、あるいは信号線１０１から受信した信号から
分離した、クロック信号からやはり多重化装置１００内
部で作成することができる。
割多重化装置１００は複数個の端末１２１゜１２２・・
・・・・１２４からのデータを端末制御部１１１゜１１
２、・・・・・・１１４で受信し、多重化／分配部１０
３で多重化して信号線１０２に送出し、又信号線１０１
で受信した信号を多重化／分配部１０３で分配して端末
ｆｌｉｌＪ御部１１１．・・・、１１４を通じて端末１
２１．・・・１２４に送出する。ここで信号線ｔｏｘ、
１０２上のデータの内、第２図に示す様に、例えば、端
末１２１のデータはＴ１１゜Ｔ２１．・・・、端末１２
２のデータはＴ １２ 、 Ｔ２２・・・のタイムスロ
ットに割り当てられる。ＴｌｌからＴ２１の周期で繰り
返される時間単位をフレームと呼ぶ。多重化／分配部１
０３が各端末のデータを定められたタイムスロットで送
受信する為のタイミング信号’ｌ’ｉ（ｉは端末査号を
示す）は、タイムスロット毎のタイミング伯゛号ＴＳＬ
Ｔと、フレームの区切シを示すタイミング信号ＴＦＲＭ
から、カウンタ回路とデコーダを用いて作成できる。信
号ＴＳＬＴと信号ＴＦ’ＲＭＯ例を第２図に示す。これ
らタイミング信号は、多重化装置１００内部で直接作成
されるか、あるいは信号線１０１から受信した信号から
分離した、クロック信号からやはり多重化装置１００内
部で作成することができる。
第３図にタイミング信号Ｔ１を作成する回路の一例を示
す。信号ＴＦＩ（、Ｍによりカウンタ３０１（以下タイ
ムスロットカウンタと呼ぶ）をリセットし、信号ＴＳＬ
Ｔによりカウントさせ、カウンタの出力をデコーダ３０
２によりデコードして信号Ｔｌを得る。
す。信号ＴＦＩ（、Ｍによりカウンタ３０１（以下タイ
ムスロットカウンタと呼ぶ）をリセットし、信号ＴＳＬ
Ｔによりカウントさせ、カウンタの出力をデコーダ３０
２によりデコードして信号Ｔｌを得る。
上述してきたカウンタを使用したタイムスロット信号Ｔ
Ｉ作成回路を用いた多重化装置において、以下に示す問
題点があった。すなわち、カウンタが故障して、出力線
がオン又はオフに固定した場合、信号Ｔｉが１フレ一ム
期間中に１回もオンにならないか、あるいは２回以上オ
ンになり、前者の場合は端末と信号線のデータの送受が
行なわれず、後者の場合は他の端末が使用しているタイ
ムスロットに対しても端末がデータの送受を行なってし
１うため、そのタイムスロットを割り当てられている端
末の通信を妨害する。
Ｉ作成回路を用いた多重化装置において、以下に示す問
題点があった。すなわち、カウンタが故障して、出力線
がオン又はオフに固定した場合、信号Ｔｉが１フレ一ム
期間中に１回もオンにならないか、あるいは２回以上オ
ンになり、前者の場合は端末と信号線のデータの送受が
行なわれず、後者の場合は他の端末が使用しているタイ
ムスロットに対しても端末がデータの送受を行なってし
１うため、そのタイムスロットを割り当てられている端
末の通信を妨害する。
又、カウンタ内部で信号ＴＦＲＭによるリセットが行な
われない場合には、カウンタ自体の周期と１フレーム中
のタイムスロット数とは一般に一致しない為、各端末へ
の信号ＴＩが１フレ一ム周期でオンにならず、多重化装
置に接続されている全端末の通信が不可能になると同時
に、共通信号路に接続されている他の多重化装置に接続
されている他の端末の通信を妨害する。
われない場合には、カウンタ自体の周期と１フレーム中
のタイムスロット数とは一般に一致しない為、各端末へ
の信号ＴＩが１フレ一ム周期でオンにならず、多重化装
置に接続されている全端末の通信が不可能になると同時
に、共通信号路に接続されている他の多重化装置に接続
されている他の端末の通信を妨害する。
本発明の目的は、多重化装置において、タイムスロット
を計数するカウンタの故障による他の端末間通信への妨
害を防ぐ障害防止装置を提供することにある。
を計数するカウンタの故障による他の端末間通信への妨
害を防ぐ障害防止装置を提供することにある。
本発明では、リセット信号によりカウンタがリセットさ
れない故障の場合は、カウンタは自身の周期によりリセ
ットされ、リセット信号とは無関係になることに着目し
、リセット信号がオフの時にカウンタがリセット状態で
あることを検出する回路と、リセット信号がオンの時に
カウンタの出力がリセット状態であることを検出する回
路を設けることにより、カウンタ出力の異常に起因する
他の端末間通信への妨害を防止することに特徴がある。
れない故障の場合は、カウンタは自身の周期によりリセ
ットされ、リセット信号とは無関係になることに着目し
、リセット信号がオフの時にカウンタがリセット状態で
あることを検出する回路と、リセット信号がオンの時に
カウンタの出力がリセット状態であることを検出する回
路を設けることにより、カウンタ出力の異常に起因する
他の端末間通信への妨害を防止することに特徴がある。
第４図により、本発明の一災施例を説明する。
本図は、第３図の回路にデコーダ４０１、アンドゲート
４０２，４０３、オアゲート４０４、フリップフロップ
４０５、アンドゲート４１１．・・・４１Ｎを付加した
ものである。
４０２，４０３、オアゲート４０４、フリップフロップ
４０５、アンドゲート４１１．・・・４１Ｎを付加した
ものである。
第４図において、デコーダ４０１はタイムスロットカウ
ンタ３０１の出力をデコードし、タイムスロットカウン
タがリセット状態を出力するとカウンタリセット信号Ｃ
ＮＴＲＥＳＥＴをオンにする。
ンタ３０１の出力をデコードし、タイムスロットカウン
タがリセット状態を出力するとカウンタリセット信号Ｃ
ＮＴＲＥＳＥＴをオンにする。
アンドゲート４０２はカウンタへのリセット信号で必る
信号ＴＦ’ＲＭがオンで、かつカウンタリセット信号Ｃ
ＮＴＲＥＳＥＴがオフの場合、−例としてカウンタの出
力線のいずれかがリセット状態とは逆の状態に固定して
しまった故障の場合には出力がオンとなジオアゲート４
０４を通してフリップフロップ４０５をセットする。
信号ＴＦ’ＲＭがオンで、かつカウンタリセット信号Ｃ
ＮＴＲＥＳＥＴがオフの場合、−例としてカウンタの出
力線のいずれかがリセット状態とは逆の状態に固定して
しまった故障の場合には出力がオンとなジオアゲート４
０４を通してフリップフロップ４０５をセットする。
一方、アンドゲート４０３は信号ＴＦＲＭがオフかつ信
号ＣＮＴＲＥＳＥＴがオンの場合、−例として信号ＴＦ
ＲＭがオフに固定した故障でカウンタがオーバーフロー
・リセットした場合、これを検出して出力がオンになり
、オアゲート４０４を通してフリップフロップ４０５を
セットする。
号ＣＮＴＲＥＳＥＴがオンの場合、−例として信号ＴＦ
ＲＭがオフに固定した故障でカウンタがオーバーフロー
・リセットした場合、これを検出して出力がオンになり
、オアゲート４０４を通してフリップフロップ４０５を
セットする。
フリップフロップ４０５の出力は、カウンタの異常を示
し、オン状態でデコーダ３０２がら出方サレるタイムス
ロット信号Ｔｌ、・・・ＴＮを、オンにして、端末と信
号路とのデータの送受を禁止する。
し、オン状態でデコーダ３０２がら出方サレるタイムス
ロット信号Ｔｌ、・・・ＴＮを、オンにして、端末と信
号路とのデータの送受を禁止する。
本実施例によればカウンタの動作異常を、異常状態にな
った後最長１フレーム期間又はカウンタ自身の周期時間
後に検出及び障害対策が可能となり、他端末の通信への
妨害の一因を短時間で排除・特定することが可能どなる
。
った後最長１フレーム期間又はカウンタ自身の周期時間
後に検出及び障害対策が可能となり、他端末の通信への
妨害の一因を短時間で排除・特定することが可能どなる
。
以上述べたように本発明によれば、量率な回路の付加に
よシ、タイムスロットカウンタの異常ヲ、異常が発生し
てから最大１フレ一ム周期又はタイムスロットカウンタ
自身の周期時間内に検出可能であシ、障害の原因追求及
び障害要因の排除が可能となり通信システムの信頼性向
上の効果がある。
よシ、タイムスロットカウンタの異常ヲ、異常が発生し
てから最大１フレ一ム周期又はタイムスロットカウンタ
自身の周期時間内に検出可能であシ、障害の原因追求及
び障害要因の排除が可能となり通信システムの信頼性向
上の効果がある。
第１図は多重化装置の構成図、第２図は時分割多重化し
た信号線上のテークと各タイミング信号の関係を示すタ
イミングチャート、第３図はタイムスロット信号作成回
路の構成図、第４図は本発明による障害防止回路を付加
したタイムスロット信号作成回路の一例の構成図である
。 １００・・・時分割多重化装置、３０１・・・タイムス
ロットカウンタ、４０５・・・カウンタ異常検出フリッ
プフロッグ。 代理人弁理士薄 １）利 幸 ｖＪｔ 図 ％ｚ 図 ％Ｊ図
た信号線上のテークと各タイミング信号の関係を示すタ
イミングチャート、第３図はタイムスロット信号作成回
路の構成図、第４図は本発明による障害防止回路を付加
したタイムスロット信号作成回路の一例の構成図である
。 １００・・・時分割多重化装置、３０１・・・タイムス
ロットカウンタ、４０５・・・カウンタ異常検出フリッ
プフロッグ。 代理人弁理士薄 １）利 幸 ｖＪｔ 図 ％ｚ 図 ％Ｊ図
Claims (1)
- 共通の信号伝送路に複数の端末制御装置を有する少なく
とも１つの多重化装置を接続し、各端末間で時分割多重
方式によりデータの通信を行なうデータ通信システムに
おいて、上記多重化装置内でタイムスロットを計数する
カウンタのリセット時の値と、計数時のオーバフローを
監視することにより、カウンタの故障を検出する手段と
、故障を検出した場合に各端末の送受信を禁止する手段
とを備えたことを特徴とする障害防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226127A JPS59117345A (ja) | 1982-12-24 | 1982-12-24 | デ−タ通信システムにおける障害防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226127A JPS59117345A (ja) | 1982-12-24 | 1982-12-24 | デ−タ通信システムにおける障害防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59117345A true JPS59117345A (ja) | 1984-07-06 |
Family
ID=16840259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57226127A Pending JPS59117345A (ja) | 1982-12-24 | 1982-12-24 | デ−タ通信システムにおける障害防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014014118A (ja) * | 2013-08-23 | 2014-01-23 | Kawai Musical Instr Mfg Co Ltd | 信号送受信装置 |
-
1982
- 1982-12-24 JP JP57226127A patent/JPS59117345A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014014118A (ja) * | 2013-08-23 | 2014-01-23 | Kawai Musical Instr Mfg Co Ltd | 信号送受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700344A (en) | Processor overrun circuit | |
| US6405328B1 (en) | Method for resetting processor, and watchdog | |
| US5062072A (en) | Input management circuit particularly for a programmable automation | |
| KR100208292B1 (ko) | Ipc의 이중화 버스 클럭 감시 회로 | |
| JPS59117345A (ja) | デ−タ通信システムにおける障害防止装置 | |
| US6130619A (en) | Monitoring circuit for a communication device | |
| US5661736A (en) | Multiple use timer and method for pulse width generation, echo failure detection, and receive pulse width measurement | |
| US5355500A (en) | Multiprocessor system for conducting initial processing for shared circuit | |
| JP3154538B2 (ja) | データ入出力装置 | |
| JPS63108828A (ja) | デイジタル回線の監視方法 | |
| JPS5882349A (ja) | コンピユ−タシステムのハ−ド異常対策装置 | |
| JPS6246020B2 (ja) | ||
| KR100214015B1 (ko) | 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법 | |
| SU966914A1 (ru) | Двоичный счетчик с контролем ошибок | |
| SU955072A1 (ru) | Устройство дл проверки функционировани логических схем | |
| JPS5954354A (ja) | 信号伝送方法 | |
| KR880000647B1 (ko) | 상태변화 데이터 수집장치 | |
| JPS6394394A (ja) | マスタ−スレ−ブ方式の自動販売機の制御装置 | |
| SU1183982A1 (ru) | Устройство для моделирования систем человек-машина | |
| SU883911A1 (ru) | Устройство дл контрол микропрограммного автомата | |
| JPS6314542B2 (ja) | ||
| JPH0371829B2 (ja) | ||
| JPS59117344A (ja) | デ−タ通信システムにおける障害防止装置 | |
| RU2042192C1 (ru) | Устройство для формирования сигналов прерывания при отладке программ | |
| SU960826A1 (ru) | Устройство дл контрол цифровых блоков |