JPH0546733B2 - - Google Patents

Info

Publication number
JPH0546733B2
JPH0546733B2 JP59052494A JP5249484A JPH0546733B2 JP H0546733 B2 JPH0546733 B2 JP H0546733B2 JP 59052494 A JP59052494 A JP 59052494A JP 5249484 A JP5249484 A JP 5249484A JP H0546733 B2 JPH0546733 B2 JP H0546733B2
Authority
JP
Japan
Prior art keywords
signal
transmitter
receiver
transmission
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59052494A
Other languages
English (en)
Other versions
JPS60196027A (ja
Inventor
Akira Ooyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsubakimoto Chain Co
Original Assignee
Tsubakimoto Chain Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsubakimoto Chain Co filed Critical Tsubakimoto Chain Co
Priority to JP5249484A priority Critical patent/JPS60196027A/ja
Publication of JPS60196027A publication Critical patent/JPS60196027A/ja
Publication of JPH0546733B2 publication Critical patent/JPH0546733B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/14Monitoring arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割の多重信号伝送方式に関し、更
に詳述すればきわめて信頼性の高い信号伝送方式
を提案するものである。
〔従来技術〕
時分割多重伝送方式は少ない信号伝送線にて多
数の送、受信器間の信号伝送が可能であるので、
多用される傾向にあるが、多数の信号が輻湊して
伝送されるので、その信頼度を高めることは極め
て重要である。発生の可能性がある異常現象とし
ては (1) 伝送線での伝送遅れ及び減衰による誤受信 (2) 伝送線に侵入するノイズによる誤受信 (3) 伝送線の断線及び短絡による伝送不能 (4) 送、受信器の異常による誤受信、伝送不能 (5) 送、受信器の電源断による伝送不能 等が挙げられる。
これらの異常現象を検知して誤信号の伝送を防
止するための一手段としてサムチエツクが行われ
る。これは伝送線にのせられた信号のサムを計数
し、その合計を表すコード、即ちチエツクサムコ
ードを所定期間に発する装置を接続しておき、こ
れが発するチエツクサムコードと、伝送線に連な
る送受信器夫々が求めたサムとを比較させ、これ
ら一致した場合には正しく信号伝送が行われたと
するものである。ところが従来のサムチエツクに
おいてはチエツクサムコードを発する装置の近く
に接続されている送、受信器についてみると、異
常の有無に拘わらず上記装置が発するチエツクサ
ムコードと、送、受信器のサムとが一致する蓋然
性が高く、サムチエツクの効用が薄いという難点
があつた。
〔目的〕
本発明はこのような難点を解消すべくなされた
ものであり、チエツクサムコードを伝送線の相隔
たつた2位置、例えば両端側から発せしめて各
送、受信器には両方向から送られて来たコード
夫々につきサムチエツクを行うこととして信頼性
を高めた時分割多重伝送方式を提供することを目
的とする。
〔構成〕
本発明に係る時分割多重伝送方式は、送、受信
器が接続された伝送線の両端等、相隔たつた少な
くとも2位置にチエツクサムコードを発する装置
を設けておき、伝送信号の所定期間に各装置から
チエツクサムコードを発せしめ、伝送線に連な
る、送、受信器においてこれらのチエツクサムコ
ードを用いたチエツクを行わしめて送信器におい
てはこのチエツクが合格し、また自らに異常がな
い場合に伝送信号の所定期間に伝送線へ応答信号
を発する。一方受信器においては、このチエツク
が合格し、また信号送受相手の送信器からの応答
信号を受信した場合には伝送線に連なる出力回路
をイネーブルし、またサムチエツクが不合格であ
る等により出力回路をイネーブルし得ない場合は
信号送受相手の送信器からの応答信号と特定の関
係にある応答信号を発することとする。
〔実施例〕
以下本発明をその実施例を示す図面に基づいて
詳述する。
まず装置全体の構成について説明する。第1図
はパーテイライン方式の時分割多重伝送装置の全
体構成を略示しており、2本の伝送線101,1
02の両端にはチエツクサムコード発生器P1
P2が接続されており、これらの間に1台のマス
ター器Mと多数のスレーブ器S1,S2,S3…とが接
続されている。マスター器Mは後に説明する基準
信号(リセツトパルス)を出力するものである。
スレーブ器S1,S2,S3…は送信器、受信器、又は
送受信両用器である。チエツクサムコード発生器
(以下コード発生器という)P1,P2及びマスター
器Mは夫々チエツクサムコードを発し或いは基準
信号を発するだけのものでもよいが、送信器、受
信器又は送受両用器を兼ねるものとしてもよい。
本実施例ではこれらコード発生器、マスター器及
びスレーブ器はいずれも同様のハードウエア構成
を有し、夫々に所定の設定をすることによつて各
器としての割付けを行つている。
なおコード発生器P1,P2の位置は伝送線10
1,102の両端に限らず、両端に近い位置であ
つてもよく、また両端又はこれに近い位置を含む
3以上の位置に設けてもよい。また伝送線10
1,102が環状に接続されている場合は、コー
ド発生器は相互に最遠離隔する位置等を選択して
配設すればよい。
更に本発明はパーテイライン方式に限らず渡り
線方式にも適用できる。
次に伝送信号のフオーマツトについて第2図に
基づき説明する。信号はマスター器Mが周期的に
出力する基準信号にて規定されるフレームを1つ
の単位とし、例えばこれ8つで1サイクルとして
いる。第2図の下側に示すように1フレームは更
に細かに規定されており、基準信号間に329ビツ
トのシリアルデータを伝送し得るようにしてあ
り、第1〜8のビツトはフレームの番号を表すフ
レームコードのために用いる。フレームコードは
マスター器Mより出力される。
第9〜264の256ビツトは8ビツトを単位とする
伝送すべき本来の信号となつており、8ビツトを
1ページと称する。つまり第9〜16ビツトは第1
ページに相当し、1フレームに32ページが用意さ
れていることになる。サムチエツクには以上の第
1〜264ビツトの信号が用いられる。上記32ペー
ジは連続する2ページを単位として夫々各送、受
信器に割付けられる。
第261〜272ビツトはコード発生器P1がチエツ
クサムコードを出力する期間、第273〜280ビツト
はコード発生器P2がチエツクサムコードを出力
する期間として限定されている。
残りの第281〜328の48ビツトは各送、受信器か
らの応答信号のための領域であり、送信器の応答
信号、受信器の応答信号をのせる領域に分かれて
いる。各ビツトは各送、受信器に割付けられてお
り、ある送信器がサムチエツク等に異常を発見し
ない場合等にはこの送信器に割付けられているビ
ツトに例えば“1”をのせ、異常を発見した場合
にはこれを出さない。受信器がサムチエツク等に
異常を発見せずしかも送受信相手の応答信号を受
信した場合には出力回路をイネーブルとするが、
異常を発見した場合には送信器側からの応答信号
との対応をくずす。即ち送信器が“1”を出力し
ている場合は応答信号を発せず、逆に送信器から
の出力がない場合には受信器から応答信号“1”
を出す。
そして1つの送信器からの同一信号を受信する
受信器が複数存在し、異常を検知した受信器が有
るにも拘わらず異常を検知しない受信器があつた
ために、前述した応答信号の対応をくずすことが
できなかつた場合は、異常を検知した受信器が所
定期間に異常を示す信号“1”を出す。第329ビ
ツトがこれに相当し、以下この信号を重複受信器
の異常信号という。
次に送信器及び受信器の構成につき説明する。
第3図は送信器の構成を示すブロツク図であつ
て、送信すべき信号は、入力端子台11から入力
回路12、アイソレーシヨン回路13を経てコン
トロール回路10に入力される一方、入力端子台
11からパリテイ回路14へ入力されて、ここで
パリテイビツトが付与されその結果はアイソレー
シヨン回路15を介してコントロール回路10へ
入力される。
16は設定回路であり、所定の接続状態とする
ことにより、マイクロプロセツサからなるコント
ロール回路10に制御動作情報を与える。そのま
ず第1はマスター器/スレーブ器の識別情報であ
り、送信器S1等、通常の送信を行わせるだけのも
のはスレーブ器側を選択する。またマスター器M
とする場合はマスター器側を選択する。なお送信
器であるか、受信器であるか、又は送受信両用器
であるかの設定はこの設定回路によつて行われる
のではなく、コントロール回路10に接続される
周辺回路によつて定まることになる。
第2はチエツクサムコード発生器P1又はP2
機能を付与するか否かの識別情報であり、いずれ
か一方の選択が可能である。チエツクサムコード
発生器P1又はP2とし、更にマスター器又はスレ
ーブ器(送信器、受信器若しくは送受信両用器)
と兼務させることも可能である。
第3はこの送信器からのデータをのせるべきフ
レーム及びページの設定情報である。
コントロール回路10は入力端子台11から入
力された信号を送信回路17、伝送線端子台18
を介して伝送線101,102に送る。そして伝
送線101,102にのつている信号を受信回路
19を介して取り込む。受信回路19は受信信号
を基準信号弁別回路20にも与える。この弁別回
路20は伝送内容の信号よりも時間幅の長い基準
信号を弁別検出し、検出したタイミングにてコン
トロール回路10に割込をかける。コントロール
回路10はこれにより後述するようにして所要の
信号処理を実行する。21はクロツク発生器であ
り、コントロール回路10にクロツクパルスを与
える。22は異常出力表示器であつて、コントロ
ール回路10が異常を検出した場合に発する信号
を、アイソレーシヨン回路24、出力回路23を
介して受け、それを表示する。
次に第4図に基づき受信器について説明する。
伝送線101,102を伝わる信号は伝送線端子
台38を介して受信回路39を経てコントロール
回路30に取り込まれる。また受信信号は基準信
号弁別回路40にも与えられ、これによつて基準
信号を検知してコントロール回路30に割込をか
けるようになしてある。受信回路39からコント
ロール回路30に入力された信号はアイソレーシ
ヨン回路33、出力回路32を経て出力端子台3
1に出力されるが、出力回路32の出力はパリテ
イ回路34にも与えられ、ここでパリテイビツト
が付与され、この結果はアイソレーシヨン回路3
5を介してコントロール回路30にあたえられ
る。
コントロール回路30はサムチエツクの結果、
或いはパリテイチエツクの結果に応じて応答信号
を出力し、この応答信号は送信回路37、伝送線
端子台38を介して伝送線101,102へ送出
される。
またこれらに異常があつた場合はコントロール
回路30はアイソレーシヨン回路44、出力回路
43を介して異常出力表示器42へ、これを動作
させるべく所定の信号を発する。
その他設定回路36及びクロツク発生回路41
は夫々設定回路16及びクロツク発生回路21と
同様であるので説明を省略する。
次に送信器のコントロール回路10の制御内容
を第5図のフローチヤートに基づいて説明する。
いずれのコントロール回路10,30とも同様で
あるが、まずイニシヤル処理をする。これは設定
回路16,36等に設定された内容を読込み、チ
エツクサムコード発生器であるか否か、マスター
器であるかスレーブ器であるかの別、フレーム、
ページの値等を記憶する。次に送信器であるか否
かの判断をし、受信器であると判断された場合は
第6図に示す受信器の処理のルーチンに入る。
送信器であると判断された場合はマスター器で
あるか否かの判断をしてマスター器である場合は
基準信号を発し()、スレーブ器である場合は
基準信号の受信を待つ()。
次いでコントロール回路10のレジスタ又は
RAMに用意してあるサム用エリアの内容をクリ
アし、ここに第1〜264ビツトの信号を取込み得
るようにする。
次にマスター器である場合はフレームコード記
憶レジスタの内容を+1してこれを送信する
()。これに対してスレーブ器はフレームコード
の入力を待つ()。そしてフレームが該当した
場合はページが該当したタイミングで入力端子台
11から入力された信号を送信する()。また
フレーム、ページが該当しない間は伝送線10
1,102を介して送られて来る信号を受信する
()。
次にサムの演算を行う()が、,のステ
ツプから明らかな如く、送信器において自ら送信
した信号は受信しないので前記サム用エリアは他
器から送信された信号のサムとなつているので、
このステツプで自ら送信した信号を受信信号に加
えたサムとする。
第264ビツトまでの受信を終えると、チエツク
サムコード発生器P1であるか否かの判別をし、
コード発生器P1である場合はチエツクサムコー
ドを出力する()。コード発生器P1が受信器で
あつたり、コード発生専用器である場合はサム用
エリアの内容をそのまま出力し、また送信器、送
受信両用器である場合は上述のようにして自ら送
信した信号も加えて送信する。
コード発生器P1でなかつた場合はコード発生
器P1が発したチエツクサムコードを受信する
()。
次にチエツクサムコード発生器P2についても
同様の処理を行う。そして前述のようにして得た
サムと、コード発生器P1,P2から受信したチエ
ツクサムコードとを比較し、その合否を判定す
る。比較結果が一致しない場合には受信器応答信
号を受信するステツプへ移る。サムチエツクの
結果が合格した場合は、パリテイ回路14経由の
入力と送信信号との比較によりパリテイチエツク
を行い、パリテイチエツクの結果が不合格であつ
た場合はステツプへ移る。そしてこれら両チエ
ツクに合格した場合は、該当フレーム、ページに
て送信器応答信号を出力する()。それ以外の
タイイミングでは他の送信器の応答信号の受信を
待ち、次に受信器応答信号、更には重複受信器の
異常信号を受信する。
以上の如き制御に係る送信器の機能を要約する
と、入力端子台から入力された信号を送信するこ
とは勿論、伝送線101,102にのつた信号の
サムチエツクを、他から受信した信号と自ら出力
した信号とのサムと、2つのコード発生器P1
P2が夫々計数して発したサムとを比較すること
で行い、さらにパリテイチエツクにより自己診断
を行う。そしてこれらのチエツク結果に異常が無
かつた場合は所定タイミングで応答信号を発し、
異常があつた場合には応答信号を発しない。な
お、フレームコードが一致しない場合には応答信
号を発しない。
次に受信器のコントロール回路30の制御内容
を第6図のフローチヤートに基づいて説明する。
まずマスター器であるか否かを判断し、マスター
器である場合は基準信号を発し()、スレーブ
器である場合は基準信号の受信を待つ()。次
いでコントロール回路30のレジスタ又はRAM
に用意してあるサム用エリアの内容をクリアし、
ここに第1〜264ビツトの信号を取込み得るよう
にする。ここまでは送信器の場合と同様である。
受信器では更に受信データを記憶するためのエリ
アをクリアする。
そしてマスター器である場合はフレームコード
記憶レジスタの内容を+1してこれを送信し
()、スレーブ器である場合はフレームコードの
入力を待つ()。そして伝送線101,102
の信号を受信し()、サム用エリアに入力し、
またフレームが該当した場合はページが該当した
タイミングでそのときの信号をその受信器へ送信
された信号として記憶する()。
次にサムの演算を行う()が、受信器の場合
はサム用エリアの合計を算出するのみでよい。そ
して送信器における場合と同様の処理にてチエツ
クサムコード発生器P1,P2から出力されるチエ
ツクサムコードの受信を行い、(又はそのコード
を出力し)、次に信号送受相手からの送信器応答
信号を受信する()。この受信はフレーム、ペ
ージが一致したタイミングに行われる。
そしてサムチエツクを行いこれが不合格である
場合は後述するステツプへ移る。次いでパリテ
イチエツクを行うが受信器の場合は出力回路32
を経た信号が正しいものであるか否かのチエツ
ク、換言すれば受信信号自体が正しく、またこの
受信信号が正しく出力されたことのチエツクを行
うことになる。パリテイチエツクが不合格の場合
はステツプへ移る。
このようにして両チエツクを経ていずれも合格
すると、受信器応答信号の期間でのフレーム、ペ
ージの該当タイミングを待ち、一致したタイミン
グで受信器応答信号を発する()。
一方いずれかのチエツクにて不合格となつた場
合は、受信器応答信号のフレーム、ページの該当
タイミングを待ち()、送信器応答信号が“0”
の場合(信号送受相手の送信器側での異常ありの
場合)は、受信器応答信号を“1”として送信す
る()。
これに対して送信器応答信号が“1”の場合
(信号送受相手の送信器側での異常なの場合)は、
他の受信器で同一フレーム、ページの設定された
ものの受信器応答信号をみて()、これが“1”
である場合(当該受信器において異常があつたに
も拘わらず、他の同一フレーム、ページの受信器
が正常であるとして“1”を出している場合)
は、当該受信器の異常を報じるべく、重複受信器
の異常信号出力タイミングで“1”を出力する
()。
これに対して他の同一フレーム、ページの受信
器の応答信号が“0”であつた場合は、当該受信
器での異常を改めて報じるまでもないので重複受
信器の異常信号を受信して()処理を終える。
一方、ステツプにて受信器応答信号を送信し
た場合、つまり受信が正常に行われた場合であつ
て送信器応答信号が“1”でなかつた場合は、送
信器異常により受信データが誤つている可能性が
あるので、重複受信器の異常信号を受信して
()処理を終え出力回路をイネーブルにしない。
これに対して送信器応答信号が“1”であつ
て、送受信とも正常であつた場合において、重複
受信器の異常信号を受信しなかつたときは出力回
路32をイネーブルとして受信信号を出力し、異
常信号を受信したときには出力回路をイネーブル
することなく処理を終える。
以上の如き制御に係る受信器の機能を要約する
と、伝送線101,102から受信した信号を出
力することは勿論、受信した信号のサムと、2つ
のコード発生器P1,P2が夫々計数して発したサ
ムとを比較することでサムチエツクを行い、更に
パリテイチエツクにより自己診断を行う。そして
サムチエツクが合格し、送受相手の送信器からの
応答信号を受信した場合に出力回路をイネーブル
とし、それ以外の場合はそれまでの出力状態を維
持する。そして受信器自体が異常であるか又は出
力状態がイネーブルでない場合は応答信号の対応
をくずす。つまり送信器応答信号が“1”(“0”)
である場合は“0”(“1”)とするのである。
なお、特には詳述しないがマスター器は送信器
の応答信号と受信器の応答信号とが一対一で対応
しているか否かをチエツクし、対応していないと
きは一定時間後に異常出力を発する。
またチエツクサムコード発生器は3以上設けて
もよい。
〔効果〕
以上の如き本発明による場合は、チエツクサム
コード発生器が2つ以上設けられており、夫々が
発するコードによつて複数回のサムチエツクを行
うのでその分信頼性が高まる。そしてコード発生
器を相異なる位置に設けるので、一つのコード発
生器の近傍に設けられた送、受信器もより遠方の
他方のコード発生器からのチエツクサムコードに
よるチエツクが可能となり、信頼性を向上する上
で好ましい。
この種の伝送方式にあつては伝送線での伝送遅
れ、減衰による誤受信を生じ易い。而して前述の
実施例の如く伝送線の両端にコード発生器を設け
ておく場合は、これらコード発生器が最もその影
響を受け易い状態にある。従つてこのようなコー
ド発生器から発せられた複数のチエツクサムコー
ドによりサムチエツクされた信号の信頼度は極め
て高く、伝送遅れ、減衰による誤受信は確実に検
出できる。
更に伝送線に侵入したノイズについてみると、
本発明方式ではそれを有効に検出できる。即ち、
本発明方式の送信器においてはそれ自身が発した
速信信号と、それ以外の受信信号とのサムをと
り、これをコード発生器からのチエツクサムコー
ドと比較することとしている。従つてノイズが侵
入したタイミングにて送信信号を発していた送信
器においてはそのサムと、ノイズが重畳された信
号を含んで計数したコード発生器のチエツクサム
コードとは不一致となる。
そしてノイズがいずれかの送、受信器にのみ侵
入した場合にもその送、受信器にてサムチエツク
の結果が不合格となり、異常が検知できる。
更に送、受信器のページ設定を誤つた場合にも
送、受信器間での応答信号の対応がとれないこと
となり、その誤設定を検知することができる等、
本発明は優れた効果を奏する。
【図面の簡単な説明】
第1図は本発明に係る伝送方式の実施状態を示
す全体構成図、第2図は伝送信号のフオーマツト
図、第3図、第4図は送信器、受信器のブロツク
図、第5図、第6図は夫々送信器、受信器のコン
トロール回路の制御内容を示すフローチヤートで
ある。 P1,P2…チエツクサムコード発生器、M…マ
スター器、S1,S2,S3…スレーブ器、10,30
…コントロール回路、12…入力回路、32…出
力回路、14,34…パリテイ回路。

Claims (1)

  1. 【特許請求の範囲】 1 送、受信器が接続された伝送線の相隔たつた
    少なくとも2位置にチエツクサムコードを発する
    装置を設けておき、伝送信号の所定期間に各装置
    からチエツクサムコードを発せしめ、伝送線に連
    なる送信器において各装置からの2つのチエツク
    サムコードと、それ自身の送信信号及び他から受
    信した信号のサムとの一致を調べ、これが一致
    し、またそれ自身に異常がない場合に、伝送信号
    の所定期間に伝送線へ応答信号を発することを特
    徴とする時分割多重伝送方式。 2 送、受信器が接続された伝送線の相隔たつた
    少なくとも2位置にチエツクサムコードを発する
    装置を設けておき、伝送信号の所定期間に各装置
    からチエツクサムコードを発せしめ、伝送線に連
    なる送信器において各装置からの2つのチエツク
    サムコードと、それ自身の送信信号及び他から受
    信した信号のサムとの一致を調べ、これが一致
    し、またそれ自身に異常がない場合に、伝送信号
    の所定期間に伝送線へ応答信号を発する一方、受
    信器において前記2つのチエツクサムコードと受
    信信号とのサムとの一致を調べ、これが一致し、
    信号送受相手の送信器からの応答信号を受信した
    場合に伝送線に連なる出力回路をイネーブルし、
    また該出力回路をイネーブルし得ない場合は前記
    信号送受相手の送信器からの応答信号と特定の関
    係にある応答信号を発することを特徴とする時分
    割多重伝送方式。
JP5249484A 1984-03-19 1984-03-19 時分割多重伝送方式 Granted JPS60196027A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5249484A JPS60196027A (ja) 1984-03-19 1984-03-19 時分割多重伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5249484A JPS60196027A (ja) 1984-03-19 1984-03-19 時分割多重伝送方式

Publications (2)

Publication Number Publication Date
JPS60196027A JPS60196027A (ja) 1985-10-04
JPH0546733B2 true JPH0546733B2 (ja) 1993-07-14

Family

ID=12916264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5249484A Granted JPS60196027A (ja) 1984-03-19 1984-03-19 時分割多重伝送方式

Country Status (1)

Country Link
JP (1) JPS60196027A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553939A (en) * 1978-10-18 1980-04-19 Toshiba Corp Data transmission device
JPS55153055A (en) * 1979-05-18 1980-11-28 Toshiba Corp Data checking method of double-system controller
JPS56169297A (en) * 1980-05-31 1981-12-25 Matsushita Electric Works Ltd Memory backup device
JPS56169298A (en) * 1980-05-31 1981-12-25 Matsushita Electric Works Ltd Memory backup system
JPS5737797A (en) * 1980-08-15 1982-03-02 Kyosan Electric Mfg Co Ltd Checking method for storage contents of rom using redundant code system
JPS5761355A (en) * 1980-09-30 1982-04-13 Matsushita Electric Works Ltd Data transmission circuit having checksum

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE417760B (sv) * 1979-05-15 1981-04-06 Ellemtel Utvecklings Ab Sett att vid dataoverforing mellan en sendande dator och en mottagande dator overvaka fel och anordning for genomforande av settet

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553939A (en) * 1978-10-18 1980-04-19 Toshiba Corp Data transmission device
JPS55153055A (en) * 1979-05-18 1980-11-28 Toshiba Corp Data checking method of double-system controller
JPS56169297A (en) * 1980-05-31 1981-12-25 Matsushita Electric Works Ltd Memory backup device
JPS56169298A (en) * 1980-05-31 1981-12-25 Matsushita Electric Works Ltd Memory backup system
JPS5737797A (en) * 1980-08-15 1982-03-02 Kyosan Electric Mfg Co Ltd Checking method for storage contents of rom using redundant code system
JPS5761355A (en) * 1980-09-30 1982-04-13 Matsushita Electric Works Ltd Data transmission circuit having checksum

Also Published As

Publication number Publication date
JPS60196027A (ja) 1985-10-04

Similar Documents

Publication Publication Date Title
US4009469A (en) Loop communications system with method and apparatus for switch to secondary loop
JPS602813B2 (ja) コンピュ−タ間通信方法及びそのシステム
JP2700843B2 (ja) 多重通信制御装置
JP2948837B2 (ja) 通信リンク・インターフェースの初期化および同期方法および通信リンクの受信機
US4347609A (en) Method and system for transmission of serial data
JPS58201494A (ja) 集中監視システムにおける緊急アクセス方式
JPH0546733B2 (ja)
JPS61103297A (ja) 電子複写機制御装置
JPS6147455B2 (ja)
JPS61142827A (ja) 時分割多重伝送方式及びその装置
JPS6362427A (ja) デ−タ通信における誤り検出方式
JPS615645A (ja) デ−タ伝送方法
JPH09233107A (ja) 通信システム
JPH04267631A (ja) パリティビット付加方式
JPH0591122A (ja) 同報通信システム
JPH05303537A (ja) 同報通信回路
JPH04278742A (ja) 受信データの誤り検出方法
JP2000106566A (ja) 通信制御装置
JPS5945304B2 (ja) 二線式通信装置における回線障害検出方式
JPH0683186B2 (ja) デ−タ通信方式
JPH06224876A (ja) 通信経路監視回路
JPS62137946A (ja) デ−タ伝送方式
JPH01278138A (ja) フレーム同期方式
JPS592461A (ja) 擬似同期防止方式
JPS63308425A (ja) 伝送回路