JPS63308425A - 伝送回路 - Google Patents

伝送回路

Info

Publication number
JPS63308425A
JPS63308425A JP62143096A JP14309687A JPS63308425A JP S63308425 A JPS63308425 A JP S63308425A JP 62143096 A JP62143096 A JP 62143096A JP 14309687 A JP14309687 A JP 14309687A JP S63308425 A JPS63308425 A JP S63308425A
Authority
JP
Japan
Prior art keywords
error
information
interface device
detected
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62143096A
Other languages
English (en)
Inventor
Kenji Nagata
賢治 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62143096A priority Critical patent/JPS63308425A/ja
Publication of JPS63308425A publication Critical patent/JPS63308425A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、冗長ビットを用い、誤り検出を行なっている
伝送回路に関するものである。
〔従来の技術〕
従来は、送信側で誤りを検出した場合、該誤りを受信側
へ伝えるために専用線を設け、転送する方法が取られて
いた。しかし、信号線の数が限られているシステムでは
実現が困難となる欠点がある。そこで、この欠点を改善
すべく、従来は、特開昭59−226536号公報に記
載されている様に、送信側で冗長ビットを意識的に変え
ることにより、送信側で誤りを検出したことを受信側に
転送するようにしている。
〔発明が解決しようとする問題点〕
上記従来技術は、受信側で冗長ビットにより受信情報に
誤りがあることを検出しても、この誤りが、送信側で誤
りを検出したことにより意識的に冗長ビットが変更され
たものであるのが、それとも伝送中の雑音等により生じ
たものなのかが識別できないという問題がある。特に、
この問題は、1つの装置に多数の装置が接続された伝送
システムで重大となる。
本発明の目的は、伝送中の雑音等による誤り発生と、送
信側で誤りと検出したときに意識的にビット操作された
誤り検出とを識別できる伝送回路を提供することにある
〔問題点を解決するための手段〕
上記目的は、受信側が誤りを含んだ情報を受信したとき
には送信側から情報再送の動作を行ない、このとき、受
信側の誤り検出が送信側における誤り検出による冗長ビ
ットの意識的操作に起因する場合はエラー情報を再送す
ることで、達成される。
〔作用〕
情報送出時、送信側で情報の誤り検出を行ない、誤りを
検出した場合は、意識的に受信側で誤りを検出するよう
に冗長ビットを変えることにより、誤った情報が受信側
へ伝送されたことを通知するが、この再送時に、送信側
でエラー情報を送ることによって、受信側では、送信側
装置で誤りが発生したことを識別できる。従って、信号
線を追加する必要もなく、かつ、必要な情報が受信側へ
伝えられる。
〔実施例〕
以下、本発明の一実施例を図面を参照して説明する。
第1図は、本発明の一実施例に係る伝送システム構成図
である。端末(T)1と端末インタフェース装置(TI
)2とは端末接続ケーブル11で接続され、端末インタ
フェース装置2とモジー−ルインタフェース装置(MI
)7とは装置間制御線12で接続されている。
端末インタフェース装置2ば、端末接続ケーブル11に
接続される端末インタフェース回路(TIC)3と、装
置間制御線12に接続される端末インタフェース装置コ
ントローラ(TC)dと、端末インタフェース装置メモ
リコントローラ(TCMC)4と、端末インタフェース
装置メモリ(TCM)5とを備えて成る。
モジエールインタフェース装置7は、装置間制御線12
に接続されるモジエールインタフェース装置コントロー
ラ(MIC)8と、該コントローラ8と後位装置とに接
続されるモジエールインタフェース装置メモリコントロ
ーラ(MIMC)9と、モジュールインタフェース装置
メモリ(MIM)10とを備えて成る。
端末インタフェース装置2は、端末1とモジュールイン
タフェース装置7及びその後位装置との、 3 。
間の制御情報を中継伝送すると共に、モジュールインタ
フェース装置7との間で自装置2の制御に関する情報の
送受信を行なう。そして、これらの情報を送受するとき
は、パリテイビ・ントやCRCビット等の冗長ビットを
使用し、通信が正常に行なわれたかどうかを確認する。
冗長と・ントは、通信時に雑音その他の理由により、送
信された情報が正しく受信されたか否かを検出するため
に付加されるものである。
次に、第2図のフローチャートに従って、本発明の一実
施例に係る誤り転送方式を説明する。
端末インタフェース装置2のメモリコントローラ4は、
端末1からモジュールインタフェース装置7に送られる
制御情報を受信すると、該情報を1バイト単位に水平パ
リティチェックし・その結果を受信情報と共にメモリ5
内に格納する。
この受信情報をモジュールインタフェース装置7に送信
するときは、メモリ5から受信情報を読み出して再び1
バイト単位に水平パリテイチヱ゛ンクを行ない、最終の
受信情報を読み出して水平ノく4 ・ リティチェックをしたとき受信時に行なった水平パリテ
ィチェックの結果をメモリ5から読みだし、受信時のパ
リティチェック結果と送信時のパリティチェック結果と
を照合する。
照合結果が一致した場合は、メモリ5から読み出した受
信情報をモジー−ルインタフェース装置7に送出する。
このモジュールインタフェース装置7は、情報を受信し
てその水平パリティチェックをした結果、受信情報に誤
りが無いと判断したときは、端末インタフェース装置2
に応答信号を返送するようになっている。
メモリ5内に固定障害があったりソフトエラーが生じて
いる場合には、端末インタフェース装置2の受信情報は
、メモリ5に格納することでビットが反転してエラーを
生じることになる。この場合は、前記照合結果が不一致
となり、送信側での誤り発生が検出される。照合結果が
不一致になったことをコントローラ6がメモリコントロ
ーラ4を通して検出すると、この送信側での誤り発生を
受信側に知らせるべく、コントローラ6は、最終情報を
送出する時のパリティピットあるいは最終情報送出後に
送出するCRCビットを反転してモジュールインタフェ
ース装置7に送出する。
モジュールインタフェース装置7は、受信情報の水平パ
リティチェックを行ない、受信情報に誤りが生じている
と判断した場合、受信情報全体を廃棄し、前記応答信号
は返送しない。この段階では、誤り発生が送信側で生じ
たものか伝送中に生じたものかは受信側では分からない
端末インタフェース装置2は、前記応答信号があるか否
かを監視しており、所定時間内に応答信号が無い場合に
は、情報再送手順に入る。前記照合結果が一致している
にもかかわらずこの情報再送手順に入るときは、送信側
では誤りを生じていないので、メモリ5に格納されてい
る前回モジスールインタフェース装置Z&′c送出した
のと同じ情報をモジュールインタフェース装置7に再送
するようにする。しかし、前記照合結果が不一致の場合
における情報再送手順では、送信側で誤りが発生してい
るので、送信側でのメモリエラー検出を7 ・ 示すエラー情報をメモリ5から読み出してこれをモジー
−ルインタフェース装置7iC送出する。これにより、
受信側は送信側でメモリエラーが発生したことを検知す
る。
上述した実施例は、端末装置1からモジュールインタフ
ェース装置7への情報転送時の誤り転送方式であるが、
モジュールインタフェース装置7から端末装置1への情
報転送時も同様である。また、この場合、送信側でのメ
モリエラー検出を示すエラー情報を端末装置1ではなく
モジュールインタフェース装置7に送出するようにして
もよい。
〔発明の効果〕
本発明によれば、送信側で誤りを検出した時に専用の信
号線等を用いずに、送信側で検出した誤りを受信側へ伝
えることが出来、−1:た、再送手段と再送時にエラー
情報を送る手段を与えることにより、誤りが送信側で発
生したことも識別できるので、前述した従来技術の問題
点を経済的に解決することができる効果がある。
【図面の簡単な説明】
8 ・ 第1図は本発明の一実施例に係る伝送システム構成図、
第2図は第1図に示す伝送回路(端末インタフェース装
置)で実行される誤り転送フローチャートである。 1・・・端末装置、2・・・端末インタフェース装置、
3・・・端末インタフェース回路、4・・・端末インタ
フェース装置メモリコントローラ、5・・・端末インタ
フェース装置メモリ% 6・・・端末インタフェース装
置コントローラ、7・・・モジュールインタフェース装
置、8・・・モジュールインタフェース装置コントロー
ラ、9・・・モジュールインタフェース装置メモリコン
トローラ、10・・・モジュールインタフェース装置メ
モリ、11・・・端末接続ケーブル、12・・・装置間
制御線。 +′i ワ 第 1 図 1−・・婢り装置 z−立品釆インク7−−スヤしi【 3・ 1而りづンフフ丁七スL]了・デ卜4・ 塙釆4
ンf71−−ス’IJLI七リコントローラ5−J)届
未4ンフ7L−ス@直/モ°ジb゛ mA4ンクフγ−
ス、tJ:コンFローラ7 モシュールブ;フク1−ス
駁1 3゛ 王−ン°エールインタフェースHコ/ ) ロー
 ラ9−=Eン豆−ル4ンフん−ス李ちL/モソコンF
ローラ1o−−・をン”ニールインタ7r、−ス牧fメ
モ1)/l〜 搗東務続ケ−7・ル /2−−・求f毘1生)怖1

Claims (1)

    【特許請求の範囲】
  1. 1、冗長ビットを用い、情報伝送時の誤り検出を行なつ
    ている伝送回路において、伝送回路の送信側で伝送する
    情報の誤りを検出する手段と、該手段で誤りを検出した
    場合に冗長ビットを意識的に変える手段と、誤りを含む
    情報を伝送後に再送する手段と、再送時には送信側で検
    出した誤りの内容を送出する手段とを設けたことを特徴
    とする伝送回路。
JP62143096A 1987-06-10 1987-06-10 伝送回路 Pending JPS63308425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62143096A JPS63308425A (ja) 1987-06-10 1987-06-10 伝送回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62143096A JPS63308425A (ja) 1987-06-10 1987-06-10 伝送回路

Publications (1)

Publication Number Publication Date
JPS63308425A true JPS63308425A (ja) 1988-12-15

Family

ID=15330815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62143096A Pending JPS63308425A (ja) 1987-06-10 1987-06-10 伝送回路

Country Status (1)

Country Link
JP (1) JPS63308425A (ja)

Similar Documents

Publication Publication Date Title
US4988990A (en) Dual master implied token communication system
US5122794A (en) Dual master implied token communication system
US5166678A (en) Dual master implied token communication system
JPS5847111B2 (ja) ル−プ伝送システム
JP2700843B2 (ja) 多重通信制御装置
CA1338447C (en) Information distribution system
JPH0691513B2 (ja) データ伝送誤り検出方式
JPS63308425A (ja) 伝送回路
JPH04111553A (ja) Arq通信方式
JP3008689B2 (ja) 装置間ケーブル誤接続検出方式
JPS6239929A (ja) デ−タ伝送装置
JPS62109441A (ja) デ−タ伝送方式
JPS62216440A (ja) 通信制御方法
GB2120055A (en) Data communication system
JPS60100844A (ja) パラレル通信制御装置
JPS63133727A (ja) デ−タ再送方式
JPS62137946A (ja) デ−タ伝送方式
JPH06101723B2 (ja) デ−タ伝送方式
JPH0522314A (ja) データ伝送装置
JPS6062260A (ja) デ−タ転送方式
JPS63267039A (ja) ネツトワ−クシステム
JPH0331295B2 (ja)
JP2005217487A (ja) パケット伝送システムおよびパケット伝送装置
JPH04274631A (ja) データ再送伝送方式
JPS60125034A (ja) デ−タ伝送方式