JPS60100844A - パラレル通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は各種の通信システムに用いられるノくラレル通
信制御装置に関するものである。

〔発明の背景〕

従来、例えば計算機同士でデータ通信を行う通信システ
ムにおいては、第１図の基本構成図に示すように各計算
機に通信局１，２を付設し、この通信局１，２間に配設
されたＮ本の送受信回線３゜４を介して自局からの送信
データと他局の送信データと並列に送受するパラレル通
信方式を用いたものがある。

ところで、このようなパラレル通信方式を用いたものに
おいては、従来、第２図に示すようにｎビットのパラレ
ルデータ５１及び１ビツトのパリティデータ５２からな
るｆｌ＋１ビットのデータ、あるいはパリティデータの
ない純データ５１が送信単位データ５として送受されて
いる。

このような単位データを基本にした通信においては、送
信データはあらかじめ定められた手順に従ってあらかじ
め定められた語数だけ相手局に送信され、またパリティ
チェックビットが用意されている方式においては単位デ
ータ毎にデータの妥当性チェック（誤りチェック）が行
われ、さらにハリティチェックビットが用意されていな
い方式においては、純データの中に送信すべきデータブ
ロックに対するブロックチェックキャラクタを付加して
送信し、ブロックチェックキャラクタの妥当性チェック
が行われ、通信相手局の応答として妥当性有りまたは妥
当性無しの応答を受けとることによシ、データブロック
の送信が正常に終了したかどうかを判定し、次のデータ
ブロックの送信または前送信データの再送というそれぞ
れの応答に従った処理を経て相互の通信が行われている
。

さて、このようなパラレル通信を行うに際して各過信局
の送受信端に送受信用のインタフェース回路が必要とな
るが、この種のインタフェース回路としては、従来、第
３図（ａ）〜＜ｃ＞に示すような回路が使用されている
。第３図（ａ）に示す回路は、従来のＣＰＵバス構成に
多く使用されている構成のものであり、送受信ブロック
１１けＤ　ｏ　＝　Ｄ−のデータビットおよびＰＴＹの
パリティビットにそれぞれ対応して設けた双方向性の送
受信回路１１１゜制御信号（ＳＴＢ、ＡＣＫ）の送受の
ために設けた単方向性の送受信回路１１２，１１３とを
有し、相手側に送信した送信データをパリティチェック
データにより誤シがないか否かをチェックし、誤シがあ
ればこのことを送信側に回路１１３を介して送信して送
信側に再送を促すものである。

第３図（ｂ）に示す回路は、Ｉ１０機器とＣＰＵ間との
通信に広く使用されている構成のものでオシ、送受信ブ
ロック１１はＤ　ａ　＝　Ｄ−のデータビット、ＰＴＹ
のパリティビット、制御信号（ＡＣＫ。

５ＴＢ）にそれぞれ対応して設けられた単方向性り送信
回路１２および受信回路２２とを有し、相互の通信は第
３図（ａ）の回路と同様にパリティチェックデータを用
いて制御するか、あるいはブロックチェックキャラクタ
を用いて制御する方法が用いられている。

第３図（Ｃ）に示す回路は比較的遠距離（１００〜２０
０ｍ）の通信で、しかも相互間を電気的に絶縁する必要
性がある場合に広く用いられている構成であり、第３図
（ｂ）の構成と同様に単方向性の送信回路１３および受
信回路２３を有し、相互通信も第３図（ｂ）に示した回
路の場合と同様に行われる。

ところが、いずれのインタフェース回路を用いたパラレ
ル通信制御装置においても、一連のデータブロックを相
手局に全て送信し終った段階で相手局から回線異常等に
よるデータ誤りがあったか否かを返信するように構成し
ているため、ブロックの連続転送を行った後でなければ
回線異状等によるデータ誤りがあるかどうかの判別を行
うことができないという欠点があり、また異状判定・に
よシデータを再送する場合にはすでに正常なデータとし
て送信されたデータを含めてすべてのデータを再送しな
ければならず、一連のデータの送受を完了するまでに多
大な時間を必要とする欠点がある。

（発明の目的〕 本発明の目的は、再送信処理を含めた通信制御全体の処
理時間を大幅に短縮し得るパラレル通信制御装置を提供
することにある。

〔発明の概要〕

本発明は、相手局に対するデータは所定単位毎に送信す
るようにし、しかもその１１チエツクも所定単位のデー
タ毎に行うようにし、この場合の誤りチェックは自局の
送信回線に並設した帰還回線から帰還されたデータと送
信データとを送信側で比較照合し、誤りがあれば再送信
するように構成したものである。

〔発明の実施例〕

以下、図示する実施例に基づき本発明の詳細な説明する
。

第４図は本発明によるパラレル通信制御装置の基本構成
を示すブロック図であって、通信局１゜２は通信制御部
１４，２４、比較データ受信部１４１．２４１．誤シ検
出部１４２，２４２、データ送信部１４３，２４３、デ
ータ受信部１４４゜２４４、制御信号送受信部１４５，
２４５とからそれぞれ構成され、相互間は送信線３２，
４１、送信帰還線３１．４２および制御信号線３３゜４
３によって結合されている。

ここで、通信局１と２の構成は同じであるため、以下に
おいては通信局１の構成および動作を代表して説明する
ことにする。

第４図において、通信局１の通信制御部１４は送信すべ
きデータを学位データごとにデータ送信部１４３に送出
する。すると、データ送信部１４３け送信線３２を介し
て通信局２へそのデータを送信するとともに内部回線を
通して誤シ検出部１４２に送る。送信線３２を介して通
信相手局２に送信されたデータは、送信帰還線３１を介
して通信局１に帰還される。すると、通信局１の比較デ
ータ受信部１４１は、通信相手局２から帰還されたデー
タを受信し、内部回線を通して誤シ検出部１４２に送る
。誤り検出部１４２は、データ送信部１４３から送られ
た送信データ６０と比較データ受信部１４１から送られ
た帰還送信データ６１と金、通信制御部１４から送られ
る送信データ６０と帰還された送信データ６１が確定し
ている第５図に示すタイミング６６の間に、娯り検出動
作に充分なパルス幅を有するストローブ信号６７を用い
て比較照合し、通信制御部１４に対して娯シ検出フラッ
グ信号６４を送出する。

通信制御部１４は、この誤り検出フラッグ信号６４の状
態に従い、次の単位データの送信に移行するか、前回送
信済の単位データの再送に移行するかを決定する。

第５図は上記のような処理に対する各信号の基本タイム
チャートを示すものであるが、従来方式においては、送
信データ６０．データストローブ信号６２．アクノーリ
ッジ信号７０を基本として第５図に示すようなタイミン
グによりデータ送信を行っていたが、本発明においては
、帰還された送信データ６１．ストローブ信号６３．誤
り検出フラッグ信号６４を加え、単位データごとの誤り
検出を従来のタイミングの中で行うようにしている。

さて、本発明における送信単位データ８は、第６図に示
すように、送信再送フラッグデータ８１と送信単位純デ
ータ８２とから構成され、送信再送フラッグデータ８１
はシステム的にあらかじめ定めた再送回数によシそのデ
ータビット数が決定されている。

従って、新しい等位データを送信する場合、送信再送フ
ラッグデータ８工を０とし、その後の再送回数に従い、
送信再送７−）ラグデータ８１を順次更新して送信単位
データ８を構成し、単位データの送信が行われる。

これに対し、通信相手局２はこの送信再送フラッグデー
タ８１ｔもとにデータのファイリング制御を行う。

一方、従来の通信回線においては、信号ラインと接地ラ
インのベア線、するいはソースとリターンのペア線（カ
レントループ方式）を回線の基本として通信回線を構成
してきたが、本発明においても、通信相手局からの帰還
データ回線が必要となる。しかし、通常の回線構成を採
用したのでは従来の２倍の回線が必要となるため、この
実施例においてはカレントループ方式を応用し、帰還デ
ータを取り出すだめの回路を通常回線のインターフェイ
ス回路内に設け、回線本数は従来の帰還データ回線の無
い場合と同一にしている。

第７図はインタフェース回路の一実施例を示す図でオシ
、本発明においては送信データｎビット、受信データｎ
ビット、送信再送フラッグデータｎビット、受信再送フ
ラッグデータｎビット及び制御信号から構成されるイン
ターフェイス回路を用いるのであるが、通信局１からみ
た受信系のインターフェイス回路は通信相手局２からみ
れば送信系の回路となシ、通信局１からみた送信系の回
路と全く同一となるため、第７図には受信系回路を省略
して送信系のインターフェイス回路のみを記載している
。

第７図において、通信局１のデータ送信ブロック１５は
２ｎ個のデータ送信回路１５１で構成され、制御信号（
ＳＴＢ、ＡＣＫ）を送受信する制御信号送受信ブロック
１６．２６は制御信号送信回路１６１および制御信号受
信回路２６１によシ構成されている。一方、通信局２の
データ送信ブロック２５は２ハ個のデータ受信回路２５
１で構成され、制御信号（ＳＴＢ、ＡＣＫ）を送受信す
る制御信号送受信ブロック２６．１６は制御信号受信回
路２６１．制御信号送信回路１６１ＪＣよｐ構成されて
いる。そして、送信データ線、送信制御信号線、受信制
御信号線はすべてカレントルーズの構成になっている。

これは、通信局ｌの送信データを通信相手局２から帰還
させる場合に、たとえばＴＴＬレベルでの受け渡しを実
施するときには新たに帰還送信データ線を設ける必要が
生じてくるのであるが、送信データ線をカレントループ
のインターフェイス回路で構成すると、制御信号送信回
路１６１及び制御信号受信回路２６１の構成から明らか
なように、電流系ループは通信局１から通信相手局２を
経由して通信局１に戻ってくる構成となシ、データ線を
大幅に少なくできるためである。

このようなインタフェース構成によれば、通信相手局２
ではこの電流系ループから７オトカツプラ等のＩＣを介
して送信ラインの電流系データの変化をとり出すことに
よシ、通信局ｌからの送信データを受信することになる
。同様に通信局１においてもフォトカップ２等のＩＣｅ
使用して同一の電流系ループから電流系データの変化を
取り出すことによシ、送信データの帰還データを取り出
すことになる。

このような送信データと帰還データに対し、第５図に示
すようなタイミングのストローブ信号６７によって畝り
検出フラッグ信号６４を取シ出すことによシ、送信デー
タと帰還データが一致しているかどうか検出でき、通信
相手局２で受信したデータの妥当性を確認できる。なお
、第５図において、６６はストローブされるデータ幅全
示し、６８ｉｔ誤シ検出有シの場合フラッグ信号６４の
状態、６９は誤り検出無しの場合のフラッグ信号６４の
状態を示している。

以上述べてきたように本実施例においては、帰還送信デ
ータ線（または受信データ帰還線）を新たに設けること
なく、単位データごとの誤シ検出およびデータ再送を行
っているため、通信速度の短縮と信頼性の向上を最小の
ノ・−ドウエア構成で実現できるという効果がある。ま
た、カレントループ形式のインターフェイス回路を用い
ているため、最大１００ｍ程度の距離まで通信距離を延
長できるという効果もある。

なお、本発明の応用例としては、データ送信回路１５１
の帰還データ受信部において、比較すべきデータの極性
を送信データとは逆の極性で受信し比較するというハー
ドウェア構成で実施するものや、カレントループ形式の
インターフェイス回路に高速スイッチング特性を有する
フォトカップラ送受信ＩＣを使用することなどが挙げら
れるが、前者はノイズ等データラインでデータ化けを起
こさせる′要因のうち同一傾向を有する要因（たとえば
データ１がデータＯＫ化けるような傾向の要因）に対し
て有効な効力を発揮できるという効果があり（％に本発
明においては、同一信号系統のため有効）、後者は１０
０ｍ以上から数１（ｍまで通信距離を延長できるという
効果がある。

〔発明の効果〕

以上の説明から明らかなように本発明においては、デー
タ通信を行う場合に、誤り検出とデータ再送の制御をデ
ータブロック単位ではなくデータブロック内の単位デー
タごとに実施し、また送受信のためのインターフェイス
回路にお１ハては送信ラインの一部から送信側への帰還
データを取シ出しているため、従来のような信号ライン
と接地ラインとからなる帰還用のペア線を新たに増設す
ること無しに誤り検出およびデータ再送を行うことがで
き、最小のノ・−ドウエア構成で通信速度の向上を図れ
るという効果がある。また、単位データ毎に誤り検出を
行っているため、通信データに対する信頼性を向上させ
ることができる効果がある。

【図面の簡単な説明】

第１図はパラレル通信システムの基本構成図、第２図は
従来のパラレル通信の単位データ構成を示す図、第３図
は従来のパラレル通信システムの信号インターフェイス
回路を示す図、第４図は本発明の一実施例を示す基本プ
算ツク図、第５図は実施例における信号のタイムチャー
ト、第６図は実施例における送信学位データを示す図、
第７図は信号インターフェイス回路の一実施例を示す図
である。 １．２・・・通信局、５・・・通信単位データ、８・・
・送信単位データ、１４・・・通信制御部、１５・・・
データ送信ブロック、１６・・・制御信号送信ブロック
、２４・・・通信制御部、２５・・・データ受信ブロッ
ク、２６・・・制御信号受信ブロック、３１・・・送信
帰還線、３２・・・送信線、３３・・・送信制御信号線
、４１・・・受信線、４２・・・受信帰還線、４３・・
・受信制御信号線、５１・・・通信中位純データ、５２
・・・チェックピット、６０・・・送信データ、６１・
・・帰還された送信データ、６４・・・誤り検出フラッ
グ信号、８１・・・送信再送フラッグデータ、８２・・
・送信単位純データ、１４１・・・比較データ受信部、
１４２・・・誤り検出部、１４３・・・データ送信部、
１４４・・・データ受信部、１４５・・・制御信号送受
信部、１５１・・・データ送信回路、１６１・・・制御
信号送信回路、２４１・・・比較データ受信部、２４２
・・・誤り蒸出部、２４３・・・データ送１ぎ部、２４
４・・・データ受信部、２４５・・・制御信号送受信部
、２５１・・・データ受信回路、２６１・・・制御信号
受信回路。 代理人　弁理士　鵜沼辰之 第３囚 （ｂ） 端３図 （す 鰻５図 ρ ７ρ 第６０

Claims (1)

1. 【特許請求の範囲】 １、通信局相互間に並列に設けられた送受信通信回線を
   介して相互にデータ通信を行うパラレル通信制御装置に
   おいて、相手通信局に対する送信口ｌｓＫ所定単位毎に
   送信データを送出するデータ送信部と、相手通信局に対
   する送信回線に並設され、相手通信局のデータ受信部を
   介して自局の送信データを帰還させる送信データ帰還ル
   ープと、この送信データ帰還ループから受信したデータ
   と自局送信回線から送信した送信データとを比較照合し
   送信誤シがあるか否かを検出する誤シ検出部と、との誤
   シ検出部の検出結果に基づき送信誤シがあれば前回送信
   した送信データをデータ送信部から相手通信局に再送信
   させる制御を行う通信制御部とを備えたことを特徴とす
   るパラレル通信制御装置。 ２、送信データ帰還ループを電流帰還ループによって構
   成したことを特徴とする特許請求の範囲第１項記載のパ
   ラレル通信制御装置。