JPS609240A

JPS609240A - 通信制御装置

Info

Publication number: JPS609240A
Application number: JP58116451A
Authority: JP
Inventors: Haruki Ogawa; 小川　治樹
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-06-28
Filing date: 1983-06-28
Publication date: 1985-01-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は通信制御装置に係シ、特に通信の高速化と高信
頼化とを実現するのに好適な通信制御装置に関するもの
である。

〔発明の背景〕

従来の変復調器（ＭＯＤＥＭ）等を利用した通信制御装
置においては、第１図に示すように、通信局１、相手通
信局２および通信局１と相手通信局２とを電気的に接続
する送信線３、受信線４とより構成してあり、第２図（
ａ）に示すスタートコード５１、通信純データブロック
５２、エンドコード５３およびブロックチェックキャラ
クタ（ＢＣＣ）５４よシなる通信データブロック５の転
送を第３図（ａ）または（ｂ）に示す手順によシ行うよ
うにしである。第２図（ｂ）は１送信部位データの構成
図で、図示のように、スタートビット６１．１送信部位
純データ６２、ハードウェアによるチェックビット６３
およびストップビット６４よ多構成しである。

また、第３図（ａ）は、通信正常処理（基本処理）７の
場合を示してアシ、通信局１から通信データブロック５
を相手通信局２に送信したとき、誤シが検出されないの
で、相手通信局２はＡＣＫ　（肯定応答）７１を通信局
１に返送し、通信局２はＥＯＴ（終了応答）７２を相手
通信局２に送信する。第３図（ｂ）は通信異常処理（基
本処理）８の場合を示しておシ、通信局１から通信デー
タブロック５を相手通信局２に送信したとき、誤シが検
出され、相手通信局２はＮＡＫ　（否定応答、すなわち
、再送要求）８１を通信局１へ返送する。これによシ通
信局１は再び通信データブロック５を相手通信局２に再
送する。このとき誤シが検出されなければ、相手通信局
２はＡＣＫ７１を通信局１に返送する。

しかし、このような従来方式においては、（１）通信デ
ータブロック５の転送がすべて終了し、相手通信局２か
らの応答があった後でなければデータ通信が正常に終了
したかどうかがわからない。

（２）　（１）において、データ通信が異常終了であっ
た場合、正常に転送できたデータを含めてすべてのデー
タを再送しなければならない。

（３）データの異常が、通信局１、送信線３、相手通信
局２のいずれで発生したのかわからない。

等の欠点を有している。

〔発明の目的〕

本発明は上記に鑑みてなされたもので、その目的とする
ところは、リアルタイムでデータの妥尚性をチェックで
き、再送データを最小限にして通信の高速化と高信頼化
とを実現できる通信制御装置を提供することにある。

〔発明の概要〕

本発明の特徴は、各通信局のデータ送信部にはデータ送
信回路のほかに帰還送信データ受信回路と帰還送信デー
タ誤シ検出回路とを、また、データ受信部にはデータ受
信回路のほかに受信データ帰還回路を設け、さらに上記
各通信局間を接続する送信線部には送信線のほかに送信
データ帰還線を、また、受信線部には受信線のほかに受
信データ帰還線を設け、１送信部位データ毎に上記送信
データ帰還線を介して上記帰還送信データ受信回路で受
信されるデータと送信したデータとを上記帰還送信デー
タ誤シ検出回路で比較照合して送信データの誤シ検出を
行い、異常データに対しては再送処理を行う構成とした
点にある。

〔発明の実施例〕

以下本発明を第４図、第５図に示した実施例を用いて詳
細に説明する。

第４図は本発明の通信制御装置の基本ノ・−ドウエアの
一実施例を示す構成図である。第４図において、１は通
信局、２は相手通信局で、各通信局１．２には、それぞ
れ通信制御部９１ａ、９１ｂ。

データ送信回路９２ａ、９２ｂ、帰還送信データ誤シ検
出回路９３ａ、９３ｂ、帰還送信データ受信回路９４ａ
、９４ｂ、データ受信回路９５ａ。

９５ｂ１受信デ一タ帰還回路９５ａ、９６ｂが設けであ
る。また、通信局１から見て、９７は送信線、９８は送
信データ帰還線、９９は受信線、１００は受信データ帰
還線である。なお、相手通信局２から見たときはすべて
送、受が逆になる。

次に通信制御の手順について説明する。通信制御部９１
ａ、９１ｂが図示しないＣＰＵから通信すべきデータブ
ロックを受け取るまでの過程は従来と同一である。ブロ
ックデータを受け取った通信制御部９１ａは、相手通信
局２とのデータ転送を開始するが、このとき、データ転
送はｌ送信単位データ毎に行う。

第５図は本発明におけるデータ通信に使用する１送信部
位データの一実施例を示す構成図である。

１送信部位デーク２０は、スタートビット２０１．１送
信部位純データ２０２、再送フラッグデータ２０３、ハ
ードウェアによるチェックビット２０４およびストップ
ビット２０５よ多構成してｌ）、第２図（ｂ）との違い
は再送フラッグデータ２０３を有していることにある。

初めて１送信率位データ２０を送出するときには、再送
フラッグデータ２０３は′０”とし、再送回数に応じて
１，２．・・・、ｎとデータを増す形をとる。この再送
フラッグデータ２０３によシ相手通信局２は、受信した
データが初めてのデータであるか、再送データであるか
を判別することができる。

以上述べてきた１送信単位データ２０毎の送信を通信局
１が開始した後の１送信率位データ２０の流れは以下に
示す通シである。

１送信率位データ２０は、データ送信回路９２ａを介し
て送信線９７を通して送シ出され、相手通信局２のデー
タ受信回路９５ｂにて受信され、通信制御部９１ｂの制
御によシ図示しないバッファに格納される。データ受信
回路９５ｂにて受信された１送信率位データ２０は、送
信されてきたときと同一の形式にて受信データ帰還回路
９６ｂを介して送信データ帰還線９８に送シ出され、通
信局１に帰還される。

帰還された１送信率位データ２０は、通信局１の帰還送
信データ受信回路９４ａを通して帰還送信データ誤シ検
出回路９３ａに送られる。帰還送信データ誤シ検出回路
９３ａでは、あらかじめ通信局１から送出した１送信率
位データ２０をデータ送信回路９２ａを通して受信して
おき、これと帰還送信データ受信回路９４ａを介して受
信した帰還された１送信率位データ２０との比較照合を
行い、１送信率位データ２０の送信が正常に行われたか
否かを通信制御部９１ａへ割シ込みとして報告する。

通信制御部９１ａでは、１送信率位データ２０の送信が
正常に終了した場合には、次に送るべき１送信単位純デ
ータ２０２によシ、新しく１送信率位データ２０を構成
し、次の送信を開始する。

また、１送信率位データ２０の送信が異常終了であった
場合には、通信制御部９１ａは、１送信率位データ２０
の再送フラッグデータ２０３を＋１し、−再送すべき１
送信率位データ２０を構成し１、再送を開始する。なお
、通信制御部９１ａは、送信の異常終了が続く場合、あ
らかじめ定めた再送回数に達するまでデータの再送を実
施し、データの再送回数が規定数に達してもそれの送信
が終了しない場合には、規定数＋１のデータを再送フラ
ッグデータ２０３にセットし、相手通信局２へ送出し、
回線異常をＣＰＵに報告し、データブロックの通信を終
了とする。また、再送を含めデータブロック内のすべて
の１送信単位純データ２０２を正常に送信したら、正常
終了をＣＰＵに報告し、データブロックの通信を終了す
る。

通信局１の送信に対応した相手通信局２の受信は、通信
局１よシ送信されてきだ１送信率位データ２０をバッフ
ァリングすることで始まる。

相手通信局２の通信制御部９１ｂは、イニシャル状態か
ら１送信率位データ２０を受信し、まず、再送フラッグ
データ２０３のチェックを行う。再送フラッグデータ２
０３が１０”の場合には、正常なデータ受信とし、デー
タのバッファリングを行い、再送フラッグデータ２０３
がａｔ　Ｏｐｐでない場合は、その旨を記録し、データ
のバッファリングを行い、次のデータの受信を行う。

次に受信した１送信率位データ２０に対しても再送フラ
ッグデータ２０３のチェックを行い７、再送フラッグデ
ータ２０３が０”の場合には、前回受信データの妥当性
を記録し、バッファのポインターを＋１し、データのバ
ッファリングを行う。

また、再送フラッグデータ２０３がａｔ　Ｏｐｐでない
場合は、バラノアのポインターを更新せずに、データの
バッファリングを行い、次のデータ受信を行う。そして
、再送回数が規定数を越えた場合は、そのデータをバッ
ファリングし、データ転送の異常終了を通信局２のＣＰ
Ｕに報告し、データ通信を終了とする。

受信すべきデータブロックのすべての１送信率位データ
２０を受信し終った場合は、記録したすべてのデータを
ＣＰＵに報告し、データ通信を終了し、イニシャル状態
に戻る。

上記したように、本発明の実施例によれば、通信局間の
データ転送において、データブロックのデータ通信を１
送信単位データ毎に行うようにし、また、データ通信の
誤シ検出と再送を１送信単位データ毎に行うようにしで
あるので、リアルタイムでデータの妥当性をチェックで
き、再送データを最小限にして通信の高速化と高信頼化
を実現できる。また、データ通信の経過を統計情報とし
て通信局１、相手通信局２のＣＰＵが収集できる。

なお、上記した実施例においては、送信データ帰還線９
８に送出するデータは送信されてきたデータと同一のデ
ータとしであるが、反転データを用いるようにしてもよ
い。この場合、送信線９７と送信データ帰還線９８にお
ける同一傾向のデータの乱れに対する誤シ検出が強化さ
れる。

また、送信データに対する帰還を相手通信局２のみから
受けるようにしであるが、内通信局１内部からも帰還を
受けるようにしてもよく、この場合は、通信局１、送受
信線９７，９９、相手通信局２のいずれの故障であるか
を判別することができる。

また、送信データ誤り検出を通信制御部９１ａ。

９１ｂのファームウェアに委ねるようにしてもよい。こ
の場合、ハードウェア構成をよシ簡単にできる。

〔発明の効果〕以上説明したように、本発明によれば、リアルタイムで
データの妥当性をチェックでき、再送データを最小限に
して通信の高速化と高信頼化をはかることができるとい
う効果がある。

【図面の簡単な説明】

第１図は従来の通信制御装置の基本構成図、第２図は従
来の通信データの基本ブロック図、第３図は従来の通信
制御における基本制御手順説明図、第４図は本発明の通
信制御装置の基本ハードウェアの一実施例を示す構成図
、第５図は本発明におけるデータ通信に使用する１送信
単位データの一実施例を示す構成図である。１・・・通信局、２・・・相手通信局、２０・・・１送
信単位データ、９１ａ、９１ｂ・・・通信制御部、９２
ａ。９２ｂ・・・データ送信回路、９３ａ、９３ｂ・・・帰
還送信データ誤シ検出回路、９４ａ、９４ｂ・・・帰還
送信データ受信回路、９５ａ、９５ｂ・・・データ受信
回路、９６ａ、９６ｂ・・・受信データ帰還回路、９７
・・・送信線、９８・・・送信データ帰還線、９９・・
・受信線、１００・・・受信データ帰還線、２０３・・
・再送フラッグデータ。代理人　弁理士　長崎博男１（ほか１名）

Claims

【特許請求の範囲】１、通信局と相手通信局との間でデータ通信を行うよう
にしたものにおいて、前記各通信局のデータ送信部には
データ送信回路のほかに帰還送信データ受信回路と帰還
送信データ誤ル検出回路とを、また、データ受信部には
データ受信回路のほかに受信データ帰還回路を設け、さ
らに前記各通信局間を接続する送信線部には送信線のほ
かに送信データ帰還線を、また、受信線部には受信線の
ほかに受信データ帰還線を設け、ｌ送信単位データ毎に
前記送信データ帰還線を介して前記帰還送信データ受信
回路で受信されるデータと送信したデータとを前記帰還
送信データ誤シ検出回路で比較照合して送出データの誤
シ検出を行い、異常データに対しては再送処理を行う構
成としたことを特徴とする通信制御装置。２、前記１送信部位データは再送フラック゛データを含
んだ構成としである特許請求の範囲第１項記載の通信制
御装置。３、前記各通信局の通信制御部には前記１送信部位デー
タを再送する毎に該１送信部位データの再送フラッグデ
ータの　゛　−一博データに１を加算する手段を備えて
いる特許請求の範囲第２項記載の通信制御装置。