KR930006033B1 - 전전자 교환 시스템에서의 프로세서간 메세지 송수신 기능 구현방법 - Google Patents
전전자 교환 시스템에서의 프로세서간 메세지 송수신 기능 구현방법 Download PDFInfo
- Publication number
- KR930006033B1 KR930006033B1 KR1019900020739A KR900020739A KR930006033B1 KR 930006033 B1 KR930006033 B1 KR 930006033B1 KR 1019900020739 A KR1019900020739 A KR 1019900020739A KR 900020739 A KR900020739 A KR 900020739A KR 930006033 B1 KR930006033 B1 KR 930006033B1
- Authority
- KR
- South Korea
- Prior art keywords
- message
- processor
- processor unit
- processors
- switching system
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54575—Software application
- H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Hardware Redundancy (AREA)
- Computer And Data Communications (AREA)
- Retry When Errors Occur (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명이 적용되는 하드웨어 시스템의 구성도.
제2도는 본 발명의 흐름도.
제3도는 통신 장애 처리 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : 프로세서 유니트 2 : 중앙처리장치 보드
3 : 통신 제어 보드 4 : 메모리 보드
본 발명은 다수개의 포르세서 유니트들로 구성된 대용량 전전자 교화시스템에서 동일 프로세서 유니트안에서 프로세서간의 메세지 송수신 방법과, 혹은 서로 다른 프로세서 유니트들에 존재하는 프로세서들간의 메세지 송수신 방법에 관한 것이다.
프로세서들간에 서로 주고 받는 메세지들은 어떤 사건이 발생하였음을 다른 프로세서에게 알려 주거나(프로세서 동기), 어떤 정보를 다른 프로세서에게 전달하는데(프로세서 동기 및 통신) 이용되어진다.
본 발명은 대양 전전자 교환기에서 독립된 프로그램 수행단원인 프로세서들간의 메세지 송수신 기능을 소프트웨어적으로 구현하는 방법을 제공함에 그 목적이 있다.
본 발명은 상기 목적을 달성하기 위해 다수개의 프로세서 유니트들로 구성된 대용량 전전자 교환 시스템에서 동일 프로세서 유니트안에 함께 존재하는 프로세서들간의 메세지 송수신 방법과 서로 다른 프로세서 유니트에 존재하는 프로세서들간의 메세지 송수신 방법에 있어서, 초기 메세지 및 정상 메세지를 구분하여 메세지 송신 요구를 하는 제1단계, 상기 1단계 처리후 목적 프로세서 유니트의 식별자를 검사하여 프로세서 유니트 안의 내부 메세지와 프로세서 유니트 외부로 나가는 외부 메세지로 구분하는 제2단계, 및 상기 2단계 처리후 오류 검출 코드와 메세지 일련 번호를 생성하여 메세지에 첨부시키는 제3단계를 구비하고 있는 것을 특징으로 한다.
이하 첨부면 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.
제1도는 본 발명이 적용되는 하드웨어 시스템의 구성도이고, 제2도는 본 발명의 흐름도로서, 1은 프로세서 유니트를, 2는 중앙처리장치 보드를, 3은 통신제어 보드를, 4는 메모리 보드를 각각 나타낸다.
프로세서들간의 메세지 송수신 기능을 수생하는 소프트웨어는 각 프로세서 유니트(1)들에서 수행되어진다.
각 프로세서 유니트(1)을 중앙처리장치 보드(2), 통신제어보드(3), 메모리 보드(4)로 구성되어, 각 프로세서 유니트들은 통신 링크를 통하여 서로 연결되어 있다.
메세지 송수신 기능을 수행하는 소프트웨어의 처리 흐름인 제2도에 나타나 있으며, 그 절차는 다음과 같다.
첫째, 목적 프로세서 식별자를 모르는 초기 메세지를 보내고자할 때 사용자는 목적 프로세서를 지정하지 않고 송신 명령을 사용함으로써 메세지 송신을 요구한다(4).
이때 메세지를 받아 목적 프로세서가 존재하는 프로세서 유니트의 식별자가 지정된다.
둘째, 메세지 송수신 관리 프로그램은 송신 요구되어진 메세지가 전달되어질 프로세서 유니트의 식별자를 점검하여(5), 만일 자신이 속한 프로세서 유니트의 식별자와 동일한 경우(동일 프로세서 유니트안에서 프로세서간 메세지 송신을 의미함), 다음 단계로 진행한다.
만일 자신이 속한 프로세서 유니트의 식별자와 동일하지 않은 경우 이 메세지는 프로세서 유니트로 전달되어져야 될 메세지이므로 오류 검출 로드 및 메세지 일련 번호를 생성하여 메세지에 첨부해서(6) 통신링크를 통해 HDLC 포맷으로 전송한다(7). 메세지 일련 번호와 오류 검출 코드는 실제 통신 선로를 통한 두 프로세서 유니트들간의 메세지 전달이 오류없이 이루어질 수 있도록, 메세지 전달과정에서 일어날 수 있는 오류를 검출하기 위해 사용된다.
세째, 메세지를 받은 프로세서 유니트의 메세지 송수신 관리 프로그램은 메세지 식별자를 하여, 수신된 메세지가 초기 메세지인지 정상 메세지인지를 구분하여(8) 초기 메세지인 경우 초기 메세지 연결표를 참조하여 해당 목적 프로세서를 생성하여(9), 메세지를 전달한 후(메모리 복사)(10) 그 프로세서를 수행시킨다. 정상 메세지의 경우는 (9)의 과정이 시작된다.
수행되어지는 프로세서는 수신 명령을 사용하여 자신에게 전달되어진 메세지를 읽을 수 있다.
상기 세 과정을 통하여 목적 프로세서의 식별자를 모르는 상태에서 초기 메세지를 목적 프로세서에게 전달할 수 있다.
초기 메세지를 받은 목적 프로세서는 처음 초기 메세지를 보냈던 프로세서에게 메세지를 전송할 수 있다.
이때 메세지가 전달되어진 목적 프로세서 식별자는 초기 메세지에 포함되어 있어, 이 메세지는 정상 메세지가 되며 이후의 양 프로세서의 통신은 정상 메세지를 통하여 이루어진다.
한편 제2도에 표시되 통신 장애 처리를 제3도에 나타내었다.
통신장애 처리는 실제 통신 선로를 통한 두 프로세서 유니트들간의 메세지 전달이 오류없이 이루어질 수 있도록 메세지 전달 과정에서 일어날 수 있도록 전송 오류, 중복 메세지 전달, 메세지 유실등의 오류를 검출하고 복구하는 기능이다.
메세지 송수신 관리 프로그램은 수신된 메세지에 대하여 메세지 송신시에 행했던 메세지의 오류 검출 코드의 생성방법과 똑같은 방법으로 오류 검출코드를 생성하여(11), 수신된 메세지에 첨부된 오류 검출 코드와 비교하는데, 이 두 코드가 일치하면 전송 오류가 없음을 나타낸다. 만일 이 두 코드가 일치하지 않으면 전송 오류가 없음을 나타낸다. 만일 이 두 코드가 일치하지 않으면 전송 오류가 발생했음을 나타내므로, 손실된 메세지의 재전송을 요구하게 되며(14), 손실된 메세지는 폐기한다(15). 전송 오류가 없는 경우에 메세지는 새로이 수신된 메세지이거나 이미 전송되어진 메세지에 대하여 재전송을 요구하는 특수 메세지인 두가지 경우가 있을 수 있다(12).
전자의 경우는 새로이 수신된 메세지이르로 메세지 일련 번호를 점검하여 메세지가 중복 수신되었는지 혹은 메세지가 유실되었는지의 여부를 판잔하여(13) 정상인 경우는 제2도의 (8)부터 계속 수행하게 되며, 비정상인 경우는 메세지가 순수하지 못하므로, 메세지의 재전송을 요구하게 된다(14). 후자의 경우는 이미 송신이된 메세지가 수신측에서 메세지 오류를 검출하여 재전송을 요구한 것이므로 재전송이 요구되어진 해당 메세지 일련번호의 메세지를 재전송하기 위해 제2도의 6번 부터 수행하게 된다.
본 발명은 상기와 같이 구성되어 대용량 전전자 교환기의 제어계를 분산 구조로 구성하여 마치 하나의 제어계를 갖도록 할 수 있으며, 그에 따른 시스템의 효율 및 신뢰도를 향상시킬 수 있다.
Claims (2)
- 다수개의 프로세서 유니트들로 구성된 대용량 전전자 교환 시스템에서 동일 프로세서 유니트안에 함께 존재하는 프로세서들간의 메세지 송수신 방법과 다른 프로세서 유니트에 존재하는 프로세서들간의 메세지 송수신 방법에 있어서, 초기 메세지 및 정상 메세지를 구분하여 메세지 송신 요구를 하는 제1단계, 상기 1단계 처리후 목저 프로세서 유니트의 식별자를 검사하여 프로세서 유니트 안의 내부 메세지와 프로세서 유니트 외부로 나가는 외부메세지로 구분하는 제2단계, 및 상기 2단계 처리후 오류 검출 코드와 메세지 일련 번호를 생성하여 메세지에 첨부시키는 제3단계를 구비하고 있는 것을 특징으로 하는 메세지 송수신 방법.
- 제1항에 있어서, 상기 제3단계 처리후 수신된 메세지에 통신 장애처리를 행하는 제4단계, 상기 제4단계후 상기 메세지가 초기 메세지인지 정상 메세지인지를 구분하는 제5단계, 및 상기 제5단계 처리후 상기 초기 메세지에 대하여 목적 프로세서를 생성하는 메세지를 전달하는 제6단계를 구비하고 있는 것을 특징으로 하는 메세지 송수신 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020739A KR930006033B1 (ko) | 1990-12-15 | 1990-12-15 | 전전자 교환 시스템에서의 프로세서간 메세지 송수신 기능 구현방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020739A KR930006033B1 (ko) | 1990-12-15 | 1990-12-15 | 전전자 교환 시스템에서의 프로세서간 메세지 송수신 기능 구현방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920014293A KR920014293A (ko) | 1992-07-30 |
| KR930006033B1 true KR930006033B1 (ko) | 1993-07-01 |
Family
ID=19307639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900020739A KR930006033B1 (ko) | 1990-12-15 | 1990-12-15 | 전전자 교환 시스템에서의 프로세서간 메세지 송수신 기능 구현방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930006033B1 (ko) |
-
1990
- 1990-12-15 KR KR1019900020739A patent/KR930006033B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920014293A (ko) | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0409578B1 (en) | Data communication method and system with cyclic sequence of acknowledgements | |
| US5931916A (en) | Method for retransmitting data packet to a destination host by selecting a next network address of the destination host cyclically from an address list | |
| US4725834A (en) | Reliable broadcast protocol for a token passing bus network | |
| US5371897A (en) | Method for requesting identification of a neighbor node in a data processing I/O system | |
| US5519693A (en) | High speed transmission line interface | |
| EP0204449A2 (en) | Method for multiprocessor communications | |
| EP0464014A2 (en) | Communications systems using a fault tolerant protocol | |
| EP0244117A2 (en) | A method of duplex data transmission using a send-and-wait protocol | |
| JPS602813B2 (ja) | コンピュ−タ間通信方法及びそのシステム | |
| EP0472835A1 (en) | Notification and verification of state changes in a data processing input/output system | |
| JPH10326261A (ja) | 分散コンピュータ・システムのハードウェア要素によりエラーを報告するシステム | |
| JPH10326260A (ja) | 分散コンピュータ・システムのハードウェア要素によりエラーを報告する方法 | |
| EP0408315B1 (en) | System for detecting loss of message | |
| KR930006033B1 (ko) | 전전자 교환 시스템에서의 프로세서간 메세지 송수신 기능 구현방법 | |
| CN113992740B (zh) | 一种基于自主可控的中间件及数据传输方法 | |
| KR940004574B1 (ko) | 상위 프로세서와 다수의 하위 프로세서간의 통신방법 | |
| JP3267654B2 (ja) | データ転送装置 | |
| KR950001520B1 (ko) | 공통선 신호방식 메시지전달부의 신호단말 그룹버스 통신 프로토콜 | |
| KR950010483B1 (ko) | 전전자교환기의 신호단말망에 접속된 신호버스정합보드에서의 메시지 송신방법 | |
| KR930007230B1 (ko) | 순차처리 프로그램을 위한 프로세서 유니트들간의 메세지 전송방법 | |
| JP2645134B2 (ja) | 復旧信号リンクへのメッセージ送出制御方式 | |
| JPH04129346A (ja) | アドレス重複検出機能を備えた通信システム | |
| JPH07120288B2 (ja) | データ処理装置の冗送メッセージ検出処理方式 | |
| JPS6271348A (ja) | ル−プ式デ−タ伝送制御方式 | |
| JPS6055731A (ja) | デ−タ伝送誤り検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020628 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |