JPH0962525A - プログラム暴走検出装置および暴走検出方法 - Google Patents

Abstract

(57)【要約】 【課題】マイクロコンピュータプログラム実行時にプロ
グラムカウンタの乱れが発生し命令語の格納番地に不正
分岐しても、この不正分岐を検出可能にする。 【解決手段】プログラムの命令語およびオペランド語の
各々の実行毎にこの実行時間をクロックＣＫで計数し各
実行毎の計数値を積算して計数値Ｃを出力するカウンタ
２を備える。パリティ生成部５が、計数値Ｃと読出デー
タＤとの供給を受け計数値Ｃ，読出データＤのパリティ
をそれぞれ判定するパリティ生成部４１，４２と、これ
ら判定結果のＥＸＯＲをとり判定信号Ｏ／Ｅを出力する
排他的論理和回路４３と備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はプログラム暴走検出
装置および暴走検出方法に関し、特にマイクロコンピュ
ータのプログラム実行時におけるプログラムカウンタの
乱れに起因する不正分岐を検出するプログラム暴走検出
装置および暴走検出方法に関する。

【０００２】

【従来の技術】マイクロコンピュータのプログラムの暴
走を検出するために、プログラムを格納したプログラム
メモリから読出した命令語またはオペランド語の誤りを
判定する方法がある。以下に従来のプログラム暴走検出
方法およびその装置を具体的な例を用いて説明する。

【０００３】まず、記憶手段に格納する命令語およびオ
ペランド語にパリティビットを付加し、プログラム読出
し時にパリティチェックを行う第１のプログラム暴走検
出方法がある。

【０００４】従来の第１のプログラム暴走検出方法を実
行する第１のプログラム暴走検出装置（以下第１の装
置）をブロックで示す図３を参照すると、この従来の第
１の装置は、プログラムの順序にしたがってプログラム
メモリ３の番地を順次指定するプログラムカウンタ１
と、プログラムデータを格納したプログラムメモリ３
と、読出データのパリティを検査するパリティ生成回路
４と、プログラム読出データの命令をデコードする命令
デコーダ８とを備える。

【０００５】説明の便宜上、以下の説明ではプログラム
メモリ３が格納するプログラムの語長を命令語／オペラ
ンド語の７ビットとパリティビットとから成る８ビット
とする。

【０００６】プログラムメモリ３が格納するプログラム
のパリティビットの値を１語中の１の数を奇数個とする
よう設定する奇数パリティとした例を示す図５を参照す
ると、メモリ３の各々の番地の上位７ビットには命令語
またはオペランド語を格納し、最下位ビットには上位７
ビットから生成した奇数パリティを格納する。

【０００７】次に、図４，図５を参照して、従来の第１
の装置の動作すなわち暴走検出方法ついて説明すると、
まず、プログラムの実行時にプログラムメモリ３のプロ
グラムカウンタ１の指示番地から読出した命令語／オペ
ランド語の読出データをパリティ生成回路４と命令デコ
ーダ８の各々にそれぞれ入力する。パリティ生成回路４
は入力した読出データの８ビット中の１の数が偶数の時
に偶数信号Ｅを、奇数の時に奇数信号Ｏをそれぞれ出力
する。パリティビットが奇数パリティのため、プログラ
ムメモリ３の格納データを正しく読出した場合はパリテ
ィ生成回路４の出力は奇数信号Ｏとなる。しかし、プロ
グラムメモリ３の故障やプログラムの読出誤りが発生し
てパリティ生成回路４の出力が偶数信号Ｅになる場合は
異常状態すなわちプログラム暴走として検出できる。

【０００８】この、従来の第１の暴走検出装置およびそ
の検出方法では、上述のようにメモリの故障およびメモ
リの読出誤りに起因するプログラムの暴走は検出可能で
ある。しかし、プログラムカウンタの乱れ等により誤っ
た番地にプログラムが分岐しても、プログラムメモリ３
の格納データを正常に読出した場合には、パリティ生成
回路４の出力は奇数信号となり異常を検出できない。し
たがって、この場合はプログラムの暴走を検出できな
い。

【０００９】次に、従来の第１の装置およびその方法の
問題点を解決するため、複数語長の命令語を持つマイク
ロコンピュータを用い命令語とオペランド語とを判別す
るための評価用ビットを用いる従来の第２のプログラム
暴走検出装置（以下第２の装置）および暴走検出方法が
ある。

【００１０】従来の第２の装置を図４と共通の構成要素
は共通の文字を付して同様にブロックで示す図６を参照
すると、この従来の第２の装置の前述の第１の装置との
相違点は、命令デコーダ８の代りに入力データの命令語
／オペランド語にそれぞれ対応して命令／オペランド信
号Ｉ／Ｌを出力する命令デコーダ８Ａと、パリティ生成
回路４の出力する奇数／偶数信号Ｏ／Ｅと命令デコーダ
８Ａの出力する命令／オペランド信号Ｉ／Ｌとの一致を
検査し不一致の場合に不一致信号を発生するパリティ検
査回路７を備えることである。

【００１１】この第２の装置のプログラムメモリ３の格
納データの一例を示す図７を参照すると、前述の第１の
装置と同様にプログラムメモリ３が格納するプログラム
の語長を８ビットとし、パリティビットの値を命令語の
場合に奇数パリティ、オペランド語の場合に偶数パリテ
ィとする。

【００１２】次に、図６，図７を参照して、従来の第２
の装置の動作すなわち第２のプログラム暴走検出方法つ
いて説明すると、まず、プログラムの実行時にプログラ
ムメモリ３のプログラムカウンタ１の指示番地から読出
した命令語／オペランド語の７ビットとパリティビット
とから成る８ビットの読出データをパリティ生成回路４
と命令デコーダ８Ａの各々にそれぞれ入力する。命令デ
コーダ８Ａは入力データが命令語またはオペランド語の
いずれであるかを示す命令／オペランド信号Ｉ／Ｌを出
力する。命令実行における最初の読出データは命令語で
あるので命令信号Ｉを、次の読出データがオペランド語
であるのでオペランド信号Ｏをそれぞれ出力する。パリ
ティ生成回路４は第１の装置と同様に入力した読出デー
タの８ビット中の１の数が偶数の時に偶数信号Ｅを、奇
数の時に奇数信号Ｏをそれぞれ出力する。したがって、
命令語Ｉの場合は奇数信号Ｏ，オペランド語の場合は偶
数信号Ｅを出力する。パリティ検査回路７は、命令／オ
ペランド信号Ｉ／Ｌと奇数／偶数信号Ｏ／Ｅとの供給を
受け両者を比較し命令信号Ｉに対して偶数信号Ｅと、ま
たはオペランド信号Ｌに対し奇数信号Ｏとのそれぞれの
組合せの場合に不一致信号Ｕを出力する。

【００１３】パリティ検査回路７は、命令信号Ｉに対し
奇数信号Ｏ，オペランド信号Ｌに対し偶数信号Ｅのそれ
ぞれの組合せが確立されている限り命令語およびオペラ
ンド語のいずれを入力しても不一致信号Ｕを出力しな
い。しかし、プログラムカウンタ１の乱れ等によりプロ
グラムが誤った番地に分岐（以下、不正分岐）し、命令
語よりも先にオペランド語が読出されると、パリティ生
成回路４は偶数信号Ｅを出力するのに対して命令デコー
ダ８Ａは命令信号Ｉを出力するため、パリティ検査回路
７は不一致信号Ｕを出力する。したがって、このパリテ
ィ検査回路７の不一致信号Ｕの出力によりプログラム暴
走を検出できる。

【００１４】従来の第２のプログラム暴走検出装置およ
びその方法の変形としてさらに判別用のパリティビット
の数を増やして第１オペランド語，第２オペランド語等
のように複数のオペランド語の順位まで判別可能にした
特公昭６０−５１１３５号公報記載の従来の第３のプロ
グラム暴走検出方法がある。

【００１５】しかし、第２，第３の方法で不正分岐によ
るプログラム暴走の検出が可能なのは分岐先のメモリの
番地の格納内容がオペランド語である場合のみで、上記
格納内容が命令語である場合は命令語とオペランド語の
順位が全て正しくなり、パリティ検査回路７は不一致信
号を出力せずしたがって暴走を検出できない。

【００１６】このように、プログラムの不正分岐が検出
不能となる確率（検出不能確率）は、１命令当たりのオ
ペランド語の所要数で決まり、例えば１命令当り所要数
が平均３オペランド語の場合では、暴走が発生した場合
の上記検出不能確率は２５％となる。また、単一語長の
命令語構成で分岐先が必然的に命令語の格納番地となる
場合には、不正分岐によるプログラムの暴走の検出は全
くできない。

【００１７】

【発明が解決しようとする課題】上述した従来の第１の
プログラム暴走検出装置および暴走検出方法は、プログ
ラムカウンタの乱れ等による不正分岐による暴走を検出
できないという欠点があった。

【００１８】また、上記欠点を改善した従来の第２，第
３のプログラム暴走検出装置および暴走検出方法は、不
正分岐先の番地の格納内容が命令語である場合はこの不
正分岐による暴走を検出できないという欠点があった。

【００１９】さらに、単一語長の命令語構成で分岐先が
必然的に命令語の格納番地となる場合には、不正分岐に
よるプログラムの暴走の検出は全くできないという欠点
があった。

【００２０】本発明の目的は、このような問題を解決
し、命令語の構成や分岐先番地の格納内容の命令語ある
いはオペランド語のいずれかに関わらず、不正分岐の検
出可能なプログラム暴走検出装置および暴走検出方法を
提供することにある。

【００２１】

【課題を解決するための手段】本発明のプログラム暴走
検出装置は、複数の命令語およびオペランド語から成る
プログラムの各々の命令語およびオペランド語に正当性
判定用のパリティビットを予め付加してこれら命令語お
よびオペランド語の各々に対応の第１，第２のパリティ
として生成した記憶データを保持するプログラム記憶手
段と、予め定めた順序で前記プログラム記憶手段の番地
を指定して前記記憶データを読出し前記プログラムを順
次実行するプログラムカウンタ手段と、入力データが第
１，第２のパリティのいずれであるかを判定しそれぞれ
対応する第１または第２のパリティ判定信号を出力する
パリティ検出手段と、前記記憶データの供給に応答して
前記命令語およびオペランド語の各々に対応する第１，
第２のプログラム判定信号のいずれか一方を出力する命
令デコーダ手段と、前記第１，第２のパリティ判定信号
と前記第１，第２のプログラム判定信号とを比較し予め
定めた組合せとの不一致に応答して不一致信号を出力す
るパリテイ検査手段とを備えるプログラム暴走検出装置
において、前記プログラムの命令語およびオペランド語
の各々の実行毎にこの実行時間を予め定めた周期のクロ
ックで計数し各実行毎の計数値を積算して積算計数値を
出力するクロック計数手段を備え、前記パリティ検出手
段が、前記入力データとして前記積算計数値と前記記憶
データとの供給を受け前記積算計数値と前記記憶データ
との組合せから前記第１，第２のパリティのいずれであ
るかを判定しそれぞれ対応する前記第１または第２のパ
リティ判定信号を出力するパリティ結合手段を備えて構
成されている。

【００２２】本発明のプログラム暴走検出方法は、複数
の命令語およびオペランド語から成るプログラムの各々
の命令語およびオペランド語に正当性判定用のパリティ
ビットを予め付加してこれら命令語およびオペランド語
の各々に対応の第１，第２のパリティとして生成した記
憶データをプログラム記憶手段に保持し、予め定めた順
序で前記プログラム記憶手段の番地を指定して前記記憶
データを読出し前記プログラムを順次実行し、入力デー
タが第１，第２のパリティのいずれであるかを判定しそ
れぞれ対応する第１または第２のパリティ判定信号を出
力するパリティ検出手段を有し、前記記憶データの供給
に応答して前記命令語およびオペランド語の各々に対応
する第１，第２のプログラム判定信号のいずれか一方を
出力し、前記第１，第２のパリティ判定信号と前記第
１，第２のプログラム判定信号とを比較し予め定めた組
合せとの不一致に応答して不一致信号を出力することに
より前記プログラムの誤りによるプログラム暴走を検出
するプログラム暴走検出方法において、前記プログラム
の命令語およびオペランド語の各々の実行毎にこの実行
時間を予め定めた周期のクロックで計数し各実行毎の計
数値を積算して積算計数値を出力し、前記パリティ検出
手段が、前記入力データとして前記積算計数値と前記記
憶データとの供給を受け前記積算計数値と前記記憶デー
タとの組合せから前記第１，第２のパリティのいずれで
あるかを判定しそれぞれ対応する前記第１または第２の
パリティ判定信号を出力することを特徴とするものであ
る。

【００２３】

【発明の実施の形態】次に、本発明の実施の形態を図６
と共通の構成要素は共通の文字を付して同様にブロック
で示す図１を参照すると、この図に示す本実施の形態の
プログラム暴走検出装置および暴走検出方法は、従来の
第２のプログラム暴走検出装置と共通のプログラムカウ
ンタ１と、プログラムメモリ３と、パリティ検査回路７
とに加えて、従来のパリティ生成回路４と共通のパリテ
ィ生成回路４１，４２および排他的論理和回路４３とを
含むパリティ生成部５と、命令デコーダ８Ａの代りに入
力データの命令語／オペランド語にそれぞれ対応して命
令／オペランド信号Ｉ／Ｌを出力するとともに計数設定
信号Ｓを出力する命令デコーダ６と、プログラムの１命
令の実行毎に命令実行時間対応のクロックを計数積算し
て計数値を出力するカウンタ２とを備える。

【００２４】本実施の形態のプログラムメモリ３の格納
データおよびカウンタ２の計数値Ｃとの対応の一例を示
す図２を参照すると、前述の従来の第２のプログラム暴
走検出装置と同様にプログラムメモリ３が格納するプロ
グラムの語長を８ビットとし、パリティビットの値を命
令語の場合に奇数パリティ、オペランド語の場合に偶数
パリティとする。計数値Ｃは、メモリ３に格納してある
命令語およびオペランド語の各々の読出時のクロック数
を各プログラムの命令配列から算出した値、すなわち１
命令の実行毎の命令実行時間の積算値で、プログラムの
進行にしたがって値が増加する。個々の命令毎に上記命
令実行時間が決まっているので、命令語およびオペラン
ド語の読出し時の計数値Ｃは予め算出しておく。メモリ
３の最下位ビットであるパリティビットは、命令語／オ
ペランド語の読出時の計数値Ｃの８ビットと命令語／オ
ペランド語の７ビットとの計１５ビットから命令語には
奇数パリティ，オペランド語には偶数パリティとなるよ
う生成してメモリ３に格納する。

【００２５】本実施の形態における動作の一例をタイム
チャートで示す図３（Ａ）を参照すると、このタイムチ
ャートは、説明の便宜上、図２のプログラムにおいて命
令語１の実行後にプログラムカウンタ１の指示が命令語
３の格納番地に変化し不正分岐が発生した場合を示すも
のとする。

【００２６】次に、図１，図２および図３（Ａ）を参照
して、本実施の形態の動作すなわちプログラム暴走検出
方法について説明すると、まず、プログラムの実行時に
プログラムメモリ３のプログラムカウンタ１の指示番地
から読出した命令語／オペランド語の７ビットとパリテ
ィビットとから成る８ビットの読出データＤをパリティ
生成部５と命令デコーダ６の各々にそれぞれ供給する。
また、カウンタ２は入力したクロックＣＫを計数し、そ
の計数値Ｃをパリティ生成部５に供給する（Ｃ１）。パ
リティ生成部５は、計数値Ｃの８ビットと読出データＤ
の命令語／オペランド語の７ビットとそのパリティビッ
トの１ビットとの計１６ビット中の１の数が奇数の時に
奇数信号Ｏ（Ｏ１）を偶数の時に偶数信号Ｅ（Ｅ１）を
それぞれ出力する。パリティ生成部５の各パリティ生成
回路４１，４２はそれぞれ読出データＤおよび計数値Ｃ
のパリティを判定しそれぞれのパリティ判定結果の奇数
信号／偶数信号を排他的論理和回路４３で排他的論理和
演算してこれら奇数信号Ｏ／偶数信号Ｅを出力する。命
令デコーダ６は入力の読出データＤが命令語またはオペ
ランド語のいずれであるかを示す命令／オペランド信号
Ｉ／Ｌを出力する（Ｉ１）。パリティ検査回路７は、命
令／オペランド信号Ｉ／Ｌと奇数／偶数信号Ｏ／Ｅとの
供給を受け両者を比較し命令信号Ｉに対して偶数信号Ｅ
と、またはオペランド信号Ｌに対し奇数信号Ｏとのそれ
ぞれの組合せの場合に不一致信号Ｕを出力する。

【００２７】正常な場合には、プログラムの実行順序に
したがってパリティ生成部５が命令語／オペランド語と
パリティビットとから成る読出データＤの供給を受ける
と、パリティ生成部５は命令語に対し奇数信号Ｏ，オペ
ランド語に対し偶数信号Ｅをそれぞれ出力する。したが
って、パリティ検査回路７は不一致信号Ｕは出力しない
（Ｕ０）。一方、メモリ３の故障やプログラム読出誤り
等が発生し、読出データＤの命令語／オペランド語のパ
リティ生成部５への入力を誤ると、パリティ生成部５の
出力の奇数／偶数信号Ｏ／Ｅは上述した本来の命令／オ
ペランド信号Ｉ／Ｌとの組合せと相違することになり、
パリティ検査回路７はこの相違を検出して不一致信号Ｕ
を出力する。

【００２８】また、プログラムカウンタ１の乱れ等でプ
ログラムに不正分岐が発生すると、計数値Ｃが予め算出
した値と相違してくるため、この場合も奇数／偶数信号
Ｏ／Ｅは上記本来の組合せと相違することになり、パリ
ティ検査回路７はこの相違を検出して不一致信号Ｕを出
力する（Ｕ１）。

【００２９】このように、本発明は不正分岐をカウンタ
の計数値の相違により検出するので、分岐先のメモリの
格納内容が命令語・オペランド語のいずれであるかに依
存することなく検出が可能である。

【００３０】さらに、分岐命令等でプログラムの流れを
意図的に変更する場合は、命令デコーダ６は、分岐先で
あらかじめ算出したクロック数とカウンタ２の計数値Ｃ
とが等しくなるように計数値Ｃを変更する必要がある。
この場合の例として、図２のプログラムにおいて命令１
が分岐命令であり命令１から命令３へ正常分岐する場合
の動作のタイムチャートを示す図３（Ｂ）を参照する
と、この図に示す読出データＤ１は分岐命令である命令
１の命令語とオペランド語，Ｄ２は分岐先の命令３の命
令語とオペランド語をそれぞれ示す。命令１の実行すな
わち分岐後、命令３を実行する場合、図２より明らなよ
うに計数値Ｃの値は００００１１１０Ｂ（０Ｅｈ）でな
ければならない。そこで命令デコーダ６は、オペランド
等で指定された命令２の実行時間分の加算値Ｓをカウン
タ２へ供給し計数値Ｃを変更させる（Ｃ２）。これによ
り、分岐命令に応答した結果命令２を実行しない場合で
も計数値Ｃは算出した分岐先の計数値と一致し、分岐せ
ずに命令３を実行する場合と同様に暴走検出を行うこと
ができる。

【００３１】以上述べたように本発明は、プログラムメ
モリからの読出データの命令語／オペランド語判別のみ
ではなく、不正分岐先におけるカウンタの計数値、すな
わち命令実行時間の算出値との相違を検出する。このた
め、従来不可能であった単一語長の命令構成で分岐先が
必然的に命令語の格納番地となる場合でも、不正分岐に
よるプログラムの暴走の検出が可能となる。この方法で
暴走の検出が不可能な場合は、分岐先でカウンタの計数
値が偶発的に一致したときのみで、例えばカウンタを８
ビット長にすると暴走の検出不能確率は、従来の第２の
方法の２５％に対し、（１／２５６）×１００＝０．４
％に激減し殆ど無視できる。

【００３２】また以上の説明では、メモリ３から命令語
／オペランド語を読出す時のカウンタ２の計数値Ｃを用
いてパリティを生成したが、個々の命令実行時の計数値
Ｃを用いてパリティを生成しても同様の暴走検出が可能
である。

【００３３】

【発明の効果】以上説明したように、本発明のプログラ
ム暴走検出装置および暴走検出方法は、プログラムの命
令語およびオペランド語の各々の実行毎の実行時間の積
算計数値を出力するクロック計数手段を備え、パリティ
検出手段が、積算計数値と記憶データとの組合せからパ
リティ判定信号を出力するパリティ結合手段を備えてい
るので、プログラムメモリからの読出データの命令語／
オペランド語判別のみではなく、不正分岐先におけるカ
ウンタの計数値、すなわち命令実行時間の算出値との相
違を検出するため、不正分岐が生じた場合の暴走の検出
不能確率を大幅に低減できるという効果がある。

【００３４】さらに、従来不可能であった単一語長の命
令構成で分岐先が必然的に命令語の格納番地となる場合
でも、不正分岐によるプログラムの暴走の検出が可能と
なるという効果がある。

【図面の簡単な説明】

【図１】本発明のプログラム暴走検出装置の一実施の形
態を示すブロック図である。

【図２】本実施の形態のプログラムメモリの格納データ
である命令語／オペランド語およびカウンタの計数値と
の対応の一例を示す説明図である。

【図３】本実施の形態のプログラム暴走検出装置および
暴走検出方法における動作の一例を示すタイムチャート
である。

【図４】従来の第１のプログラム暴走検出装置の一例を
示すブロック図である。

【図５】図４のプログラムメモリの格納データである命
令語／オペランド語の一例を示す説明図である。

【図６】従来の第２のプログラム暴走検出装置の一例を
示すブロック図である。

【図７】図６のプログラムメモリの格納データである命
令語／オペランド語の一例を示す説明図である。

【符号の説明】

１ プログラムカウンタ ２ カウンタ ３ プログラムメモリ ４，４１，４２ パリティ生成回路 ５ パリティ生成部 ６，８，８Ａ 命令デコーダ ７ パリティ検査回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の命令語およびオペランド語から成
   るプログラムの各々の命令語およびオペランド語に正当
   性判定用のパリティビットを予め付加してこれら命令語
   およびオペランド語の各々に対応の第１，第２のパリテ
   ィとして生成した記憶データを保持するプログラム記憶
   手段と、予め定めた順序で前記プログラム記憶手段の番
   地を指定して前記記憶データを読出し前記プログラムを
   順次実行するプログラムカウンタ手段と、入力データが
   第１，第２のパリティのいずれであるかを判定しそれぞ
   れ対応する第１または第２のパリティ判定信号を出力す
   るパリティ検出手段と、前記記憶データの供給に応答し
   て前記命令語およびオペランド語の各々に対応する第
   １，第２のプログラム判定信号のいずれか一方を出力す
   る命令デコーダ手段と、前記第１，第２のパリティ判定
   信号と前記第１，第２のプログラム判定信号とを比較し
   予め定めた組合せとの不一致に応答して不一致信号を出
   力するパリテイ検査手段とを備えるプログラム暴走検出
   装置において、 前記プログラムの命令語およびオペランド語の各々の実
   行毎にこの実行時間を予め定めた周期のクロックで計数
   し各実行毎の計数値を積算して積算計数値を出力するク
   ロック計数手段を備え、 前記パリティ検出手段が、前記入力データとして前記積
   算計数値と前記記憶データとの供給を受け前記積算計数
   値と前記記憶データとの組合せから前記第１，第２のパ
   リティのいずれであるかを判定しそれぞれ対応する前記
   第１または第２のパリティ判定信号を出力するパリティ
   結合手段を備えることを特徴とするプログラム暴走検出
   装置。
2. 【請求項２】 前記プログラム記憶手段が、前記記憶デ
   ータを構成する各々の命令語またはオペランド語の読出
   時点での前記積算計数値を予め算出しこの算出積算計数
   値と前記命令語またはオペランド語との結合データに対
   応する前記パリティビットを生成してこれら命令語また
   はオペランド語に付加して格納し、前記パリティ結合手
   段が、前記記憶データおよび前記積算計数値の各々のパ
   リティを判定してそれぞれ第１，第２の判定信号を出力
   する第１，第２のパリティ検出回路と、 前記第１，第２の判定信号の排他的論理和演算を行い前
   記第１または第２のパリティ判定信号を生成する排他的
   論理和回路とを備えることを特徴とする請求項１記載の
   プログラム暴走検出装置。
3. 【請求項３】 前記命令デコーダ手段が、分岐命令実行
   時にこの命令対応の分岐にともない飛込される命令語ま
   たはオペランド語の実行時間分の前記積算計数値補正値
   として前記クロック計数手段に加算するよう指示する計
   数値補正信号発生手段を備えることを特徴とする請求項
   １記載のプログラム暴走検出装置。
4. 【請求項４】 複数の命令語およびオペランド語から成
   るプログラムの各々の命令語およびオペランド語に正当
   性判定用のパリティビットを予め付加してこれら命令語
   およびオペランド語の各々に対応の第１，第２のパリテ
   ィとして生成した記憶データをプログラム記憶手段に保
   持し、予め定めた順序で前記プログラム記憶手段の番地
   を指定して前記記憶データを読出し前記プログラムを順
   次実行し、入力データが第１，第２のパリティのいずれ
   であるかを判定しそれぞれ対応する第１または第２のパ
   リティ判定信号を出力するパリティ検出手段を有し、前
   記記憶データの供給に応答して前記命令語およびオペラ
   ンド語の各々に対応する第１，第２のプログラム判定信
   号のいずれか一方を出力し、前記第１，第２のパリティ
   判定信号と前記第１，第２のプログラム判定信号とを比
   較し予め定めた組合せとの不一致に応答して不一致信号
   を出力することにより前記プログラムの誤りによるプロ
   グラム暴走を検出するプログラム暴走検出方法におい
   て、 前記プログラムの命令語およびオペランド語の各々の実
   行毎にこの実行時間を予め定めた周期のクロックで計数
   し各実行毎の計数値を積算して積算計数値を出力し、 前記パリティ検出手段が、前記入力データとして前記積
   算計数値と前記記憶データとの供給を受け前記積算計数
   値と前記記憶データとの組合せから前記第１，第２のパ
   リティのいずれであるかを判定しそれぞれ対応する前記
   第１または第２のパリティ判定信号を出力することを特
   徴とするプログラム暴走検出方法。