JPH04344940A - 多数決誤り検出回路 - Google Patents
多数決誤り検出回路Info
- Publication number
- JPH04344940A JPH04344940A JP3146892A JP14689291A JPH04344940A JP H04344940 A JPH04344940 A JP H04344940A JP 3146892 A JP3146892 A JP 3146892A JP 14689291 A JP14689291 A JP 14689291A JP H04344940 A JPH04344940 A JP H04344940A
- Authority
- JP
- Japan
- Prior art keywords
- error
- majority
- logic
- signals
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【技術分野】本発明は多数決誤り検出回路に関し、特に
情報処理装置における多重化された論理信号の多数決判
定結果の誤りを検出する多数決誤り検出回路に関する。
情報処理装置における多重化された論理信号の多数決判
定結果の誤りを検出する多数決誤り検出回路に関する。
【0002】
【従来技術】一般に多数決回路はN重化(Nは3以上の
整数)された論理回路から出力されるN本の論理信号の
多数決を取るようになっている。この方式では、N/2
以上の論理信号に誤りが発生したときには、多数決判定
結果が正常であるかどうか判断できないという欠点があ
る。
整数)された論理回路から出力されるN本の論理信号の
多数決を取るようになっている。この方式では、N/2
以上の論理信号に誤りが発生したときには、多数決判定
結果が正常であるかどうか判断できないという欠点があ
る。
【0003】
【発明の目的】本発明はの目的は、N本の論理信号のう
ちN/2本以上の論理信号に誤りが発生しても、多数決
結果の正常性を判断することが可能な多数決誤り検出回
路を提供することである。
ちN/2本以上の論理信号に誤りが発生しても、多数決
結果の正常性を判断することが可能な多数決誤り検出回
路を提供することである。
【0004】
【発明の構成】本発明による多数決誤り検出回路は、N
重化(Nは3以上の整数)された論理信号の多数決を取
りその多数決結果と、前記論理信号のエラーを検出して
エラー発生した論理信号を特定するエラー表示情報とを
発生する基本多数決論理手段と、前記チエラー表示信号
を記憶するエラー記憶手段と、このエラー記憶手段から
出されるエラー情報によりエラーが発生したM本の論理
信号(MはN−3≧M≧1を満足する全ての整数)を除
いたN−M本の論理信号を選択的に導出するN−3個の
選択手段と、前記選択手段の各々から出力されるN−M
本の論理信号の多数決を取りその多数決結果と、前記N
−M本の論理信号のエラーを検出してエラー発生した論
理信号を特定するエラー表示情報とを発生するN−3個
の副多数決論理手段と、前記副多数決論理手段からのエ
ラー表示情報により前記エラー記憶手段の内容を更新す
る更新手段と、前記エラー記憶手段から出力されるエラ
ー情報に応じてN本の論理信号のうち任意の2本( N
C2 本)の一致をチェックする一致手段と、前記エラ
ー記憶手段から出力されるエラー情報に応じて前記基本
多数決論理手段とN−3個の前記副多数決論理手段との
多数決結果を択一的に導出する多数決結果選択手段とを
含み、前記一致手段のチェック出力により前記多数決結
果選択手段の選択出力の有効無効を判断するようにした
ことを特徴とする。
重化(Nは3以上の整数)された論理信号の多数決を取
りその多数決結果と、前記論理信号のエラーを検出して
エラー発生した論理信号を特定するエラー表示情報とを
発生する基本多数決論理手段と、前記チエラー表示信号
を記憶するエラー記憶手段と、このエラー記憶手段から
出されるエラー情報によりエラーが発生したM本の論理
信号(MはN−3≧M≧1を満足する全ての整数)を除
いたN−M本の論理信号を選択的に導出するN−3個の
選択手段と、前記選択手段の各々から出力されるN−M
本の論理信号の多数決を取りその多数決結果と、前記N
−M本の論理信号のエラーを検出してエラー発生した論
理信号を特定するエラー表示情報とを発生するN−3個
の副多数決論理手段と、前記副多数決論理手段からのエ
ラー表示情報により前記エラー記憶手段の内容を更新す
る更新手段と、前記エラー記憶手段から出力されるエラ
ー情報に応じてN本の論理信号のうち任意の2本( N
C2 本)の一致をチェックする一致手段と、前記エラ
ー記憶手段から出力されるエラー情報に応じて前記基本
多数決論理手段とN−3個の前記副多数決論理手段との
多数決結果を択一的に導出する多数決結果選択手段とを
含み、前記一致手段のチェック出力により前記多数決結
果選択手段の選択出力の有効無効を判断するようにした
ことを特徴とする。
【0005】
【実施例】次に、本発明の実施例につてい図面を参照し
て説明する。
て説明する。
【0006】図1は本発明の一実施例についてのブロッ
ク図であり、N=5(5重化)の場合の例である。本実
施例の回路は、5重化した論理信号#1〜#5の多数決
を取り、多数決結果100 とエラー表示信号101
〜105 とを出力する基本多数決論理回路1と、1本
の誤った論理信号を除いた残りの4本の論理信号を選択
するデータ選択回路2と、データ選択回路2で選択され
た4本の論理信号の多数決を取り、多数決結果300
とエラー表示信号301 〜305 とを出力する副多
数決論理回路3と、2本の誤った論理号を除いた残りの
3本の論理信号を選択するデータ選択回路4と、データ
選択回路4で選択された3本の論理信号の多数決を取り
、多数決結果500 とエラー表示信号501 〜50
5 とを出力する副多数決論理回路5とを含む。
ク図であり、N=5(5重化)の場合の例である。本実
施例の回路は、5重化した論理信号#1〜#5の多数決
を取り、多数決結果100 とエラー表示信号101
〜105 とを出力する基本多数決論理回路1と、1本
の誤った論理信号を除いた残りの4本の論理信号を選択
するデータ選択回路2と、データ選択回路2で選択され
た4本の論理信号の多数決を取り、多数決結果300
とエラー表示信号301 〜305 とを出力する副多
数決論理回路3と、2本の誤った論理号を除いた残りの
3本の論理信号を選択するデータ選択回路4と、データ
選択回路4で選択された3本の論理信号の多数決を取り
、多数決結果500 とエラー表示信号501 〜50
5 とを出力する副多数決論理回路5とを含む。
【0007】更に、本実施例は、基本多数決論理回路1
及び多数決論理回路3,5から夫々出力されるエラー表
示信号101 〜105 と、エラー表示信号301
〜305 、エラー表示信号501 〜505 の論理
和を夫々取り記憶するエラー記憶回路6と、エラー記憶
回路6から出力するエラー情報600 により、多数決
結果100 ,300 ,500 の選択を行う選択回
路7と、エラー情報600 により、3本の誤った論理
信号を除いた残りの2本の論理信号の一致をチェックし
、バリッド信号800 を出力する一致回路8を有して
構成されている。
及び多数決論理回路3,5から夫々出力されるエラー表
示信号101 〜105 と、エラー表示信号301
〜305 、エラー表示信号501 〜505 の論理
和を夫々取り記憶するエラー記憶回路6と、エラー記憶
回路6から出力するエラー情報600 により、多数決
結果100 ,300 ,500 の選択を行う選択回
路7と、エラー情報600 により、3本の誤った論理
信号を除いた残りの2本の論理信号の一致をチェックし
、バリッド信号800 を出力する一致回路8を有して
構成されている。
【0008】基本多数決論理回路1は論理信号#1〜#
5の多数決を取り、多数決結果100を出力する。また
、論理信号#1で誤りが発生すると、エラー表示信号1
01 〜105 を“10000 ”にする。同様に、
論理信号#2で誤りが発生すると、エラー表示信号10
1 〜105 を“01000 ”にし、論理信号#3
で誤りが発生すると、エラー表示信号101 〜105
を“00100 ”にし、論理信号#4で誤りが発生
すると、エラー表示信号101 〜105 を“000
10”にし、論理信号#5で誤りが発生すると、エラー
表示信号101 〜105 を“00001 ”にする
。
5の多数決を取り、多数決結果100を出力する。また
、論理信号#1で誤りが発生すると、エラー表示信号1
01 〜105 を“10000 ”にする。同様に、
論理信号#2で誤りが発生すると、エラー表示信号10
1 〜105 を“01000 ”にし、論理信号#3
で誤りが発生すると、エラー表示信号101 〜105
を“00100 ”にし、論理信号#4で誤りが発生
すると、エラー表示信号101 〜105 を“000
10”にし、論理信号#5で誤りが発生すると、エラー
表示信号101 〜105 を“00001 ”にする
。
【0009】また、論理信号#1と#2とで誤りが発生
すると、エラー表示信号101 〜105を“1100
0 ”にする。同様に、論理信号#1と#3とで誤りが
発生すると、エラー表示信号101 〜105 を“1
0100 ”にし、論理信号#1と#4とで誤りが発生
すると、エラー表示信号101 〜105 を“100
10 ”にし、論理信号#1と#5とで誤りが発生する
と、エラー表示信号101 〜105 を“10001
”にする。
すると、エラー表示信号101 〜105を“1100
0 ”にする。同様に、論理信号#1と#3とで誤りが
発生すると、エラー表示信号101 〜105 を“1
0100 ”にし、論理信号#1と#4とで誤りが発生
すると、エラー表示信号101 〜105 を“100
10 ”にし、論理信号#1と#5とで誤りが発生する
と、エラー表示信号101 〜105 を“10001
”にする。
【0010】要するに、論理信号#1〜#5とエラー表
示信号101 〜105 とを夫々対応させて、エラー
発生した論理信号に対応するエラー表示信号を“1”に
するのである。このエラー表示信号の発生のために、基
本多数決論理回路1内には周知のエラーチェック回路が
含まれているものとする。
示信号101 〜105 とを夫々対応させて、エラー
発生した論理信号に対応するエラー表示信号を“1”に
するのである。このエラー表示信号の発生のために、基
本多数決論理回路1内には周知のエラーチェック回路が
含まれているものとする。
【0011】このエラー表示信号はオアゲート9〜13
を夫々介してエラー記憶回路6へ入力されて記憶される
。このエラー記憶回路6の出力であるエラー表示情報6
00 にエラー表示がなされると、以後エラー表示信号
101 〜105 は“00000 ”にリセットされ
る。
を夫々介してエラー記憶回路6へ入力されて記憶される
。このエラー記憶回路6の出力であるエラー表示情報6
00 にエラー表示がなされると、以後エラー表示信号
101 〜105 は“00000 ”にリセットされ
る。
【0012】データ選択回路2は、エラー情報600
が“10000 ”のとき、論理信号#2〜#5を選択
し、エラー情報600 が“01000 ”のとき、論
理信号#1,#3〜#5を選択する。また、エラー情報
600 が“00100 ”のとき、論理信号#1,#
2,#4,#5を選択し、エラー等情報600 が“0
0010 ”のとき、論理信号#1〜#3及び#5を選
択する。そして、エラー情報600 が“00001
”のとき、論理信号#1〜#4を選択する。要は、エラ
ー発生した1本の論理信号を除いた他の4本を選択する
のである。
が“10000 ”のとき、論理信号#2〜#5を選択
し、エラー情報600 が“01000 ”のとき、論
理信号#1,#3〜#5を選択する。また、エラー情報
600 が“00100 ”のとき、論理信号#1,#
2,#4,#5を選択し、エラー等情報600 が“0
0010 ”のとき、論理信号#1〜#3及び#5を選
択する。そして、エラー情報600 が“00001
”のとき、論理信号#1〜#4を選択する。要は、エラ
ー発生した1本の論理信号を除いた他の4本を選択する
のである。
【0013】多数決論理信号回路3は、データ選択回路
2で選択された論理信号#1〜#5のうち−本の誤った
論理信号を除いた残りの4本の論理信号の多数決を取り
、多数決結果300 を出力する。
2で選択された論理信号#1〜#5のうち−本の誤った
論理信号を除いた残りの4本の論理信号の多数決を取り
、多数決結果300 を出力する。
【0014】また、論理信号#1に誤りが発生すると、
エラー表示信号301〜305 を“10000 ”に
する。同様に、論理信号#2に誤りが発生すると、エラ
ー表示信号301 〜305 を“01000 ”にす
るもので、基本多数決論理回路1のエラー表示の場合と
同じである。
エラー表示信号301〜305 を“10000 ”に
する。同様に、論理信号#2に誤りが発生すると、エラ
ー表示信号301 〜305 を“01000 ”にす
るもので、基本多数決論理回路1のエラー表示の場合と
同じである。
【0015】エラー表示信号301 〜305 が有効
になるのは、エラー情報600 の値が1ビットのみ“
1”の時有効となり、その他の場合には“00000
”となる。
になるのは、エラー情報600 の値が1ビットのみ“
1”の時有効となり、その他の場合には“00000
”となる。
【0016】データ選択回路4は、エラー情報600
が“11000 ”のとき、論理信号#3〜#5を選択
する。同様に、エラー情報600 が“10100 ”
のとき、論理信号#2,#4,#5を選択し、エラー情
報600 が“10010 ”のとき、論理信号#2,
#3,#5を選択する。また、エラー情報600 が“
10001 ”のとき、論理信号#2〜#4を選択し、
エラー情報600 が“01100 ”のとき、論理信
号#1,#4,#5を選択する。要は、エラー発生した
2本の論理信号を除いた他の3本の論理信号を選択する
のである。
が“11000 ”のとき、論理信号#3〜#5を選択
する。同様に、エラー情報600 が“10100 ”
のとき、論理信号#2,#4,#5を選択し、エラー情
報600 が“10010 ”のとき、論理信号#2,
#3,#5を選択する。また、エラー情報600 が“
10001 ”のとき、論理信号#2〜#4を選択し、
エラー情報600 が“01100 ”のとき、論理信
号#1,#4,#5を選択する。要は、エラー発生した
2本の論理信号を除いた他の3本の論理信号を選択する
のである。
【0017】多数決論理回路5は、データ選択回路4で
選択された論理信号#1〜#5のうち2本の誤った論理
信号を除いた残りの3本の論理信号の多数決を取り、多
数決結果500 を出力する。
選択された論理信号#1〜#5のうち2本の誤った論理
信号を除いた残りの3本の論理信号の多数決を取り、多
数決結果500 を出力する。
【0018】また、論理信号#1に誤りが発生すると、
エラー表示信号501〜505 を“10000 ”に
する。同様に、論理信号#2に誤りが発生すると、エラ
ー表示信号501 〜505 を“01000 ”にす
るもので、基本多数決論理回路1のエラー表示の場合と
同じである。
エラー表示信号501〜505 を“10000 ”に
する。同様に、論理信号#2に誤りが発生すると、エラ
ー表示信号501 〜505 を“01000 ”にす
るもので、基本多数決論理回路1のエラー表示の場合と
同じである。
【0019】エラー表示信号501 〜505 が有効
になるのは、エラー情報600 の値が2ビットのみ“
1”の時有効となり、その他の場合には“00000
”となる。
になるのは、エラー情報600 の値が2ビットのみ“
1”の時有効となり、その他の場合には“00000
”となる。
【0020】エラー記憶回路6は、論理信号で誤りが検
出されると、誤りが発生した論理信号を示すエラー表示
信号101 〜105 、301 〜305 、501
〜505 の各オアゲート9〜13による論理和を記
憶して、以後その値を夫々保持する。また、エラー情報
600 をもオアゲート9〜13を介して記憶する(す
なわち、一度“1”になると、以後“1”を保持したま
まとなる)。
出されると、誤りが発生した論理信号を示すエラー表示
信号101 〜105 、301 〜305 、501
〜505 の各オアゲート9〜13による論理和を記
憶して、以後その値を夫々保持する。また、エラー情報
600 をもオアゲート9〜13を介して記憶する(す
なわち、一度“1”になると、以後“1”を保持したま
まとなる)。
【0021】選択回路7は、エラー情報600 が“0
0000 ”のとき多数決結果100 を選択し、エラ
ー情報600 が“10000 ”、“01000 ”
、“00100 ”、“00010 ”、“00001
”の時、多数決結果300 を選択する。また、エラー
情報600 が上記に示した値以外の時は、すなわち、
エラー発生した論理信号が2本のときは、多数決結果5
00を選択する。
0000 ”のとき多数決結果100 を選択し、エラ
ー情報600 が“10000 ”、“01000 ”
、“00100 ”、“00010 ”、“00001
”の時、多数決結果300 を選択する。また、エラー
情報600 が上記に示した値以外の時は、すなわち、
エラー発生した論理信号が2本のときは、多数決結果5
00を選択する。
【0022】一致回路8は、エラー情報600 により
3本の誤った論理信号を除いた残りの2本( NC2
本)の論理信号の一致をチェックし、バリッド信号80
0 を出力する。エラー情報600 が“11100
”のとき、論理信号#4と#5との一致をチェックし、
一致するとバリッド信号800 を“1”にし、一致し
なかったときは、“0”とする。エラー情報600 が
“11010 ”のとき、論理信号#3と#5との一致
をチェックする。
3本の誤った論理信号を除いた残りの2本( NC2
本)の論理信号の一致をチェックし、バリッド信号80
0 を出力する。エラー情報600 が“11100
”のとき、論理信号#4と#5との一致をチェックし、
一致するとバリッド信号800 を“1”にし、一致し
なかったときは、“0”とする。エラー情報600 が
“11010 ”のとき、論理信号#3と#5との一致
をチェックする。
【0023】また、エラー情報600 が“11001
”のとき、論理信号#3と#4との一致をチェックし
、エラー情報600 が“10110 ”とのき、論理
信号#2と#5との一致をチェックするもので、他の場
合の組合せについては明らかであるので説明は省略する
。
”のとき、論理信号#3と#4との一致をチェックし
、エラー情報600 が“10110 ”とのき、論理
信号#2と#5との一致をチェックするもので、他の場
合の組合せについては明らかであるので説明は省略する
。
【0024】バリッド信号800 が有効になるのは、
エラー情報600の値が3ビットのみ“1”の時有効と
なり、その他の場合には“00000”となる。
エラー情報600の値が3ビットのみ“1”の時有効と
なり、その他の場合には“00000”となる。
【0025】最初に、論理信号#1に誤りが発生すると
、基本多数決論理回路1から出力されるエラー表示信号
101 〜105 が“10000 ”になり、論理信
号#1に誤りが発生したことが示される。この時、エラ
ー情報600 は“00000 ”であり、選択回路7
の出力信号700には、基本多数決回路1の多数決結果
100 が選択される。
、基本多数決論理回路1から出力されるエラー表示信号
101 〜105 が“10000 ”になり、論理信
号#1に誤りが発生したことが示される。この時、エラ
ー情報600 は“00000 ”であり、選択回路7
の出力信号700には、基本多数決回路1の多数決結果
100 が選択される。
【0026】また、多数決論理回路3から出力されるエ
ラー表示信号301 〜305 及び多数決論理回路5
から出力されるエラー表示信号501〜505 は、“
00000 ”である。
ラー表示信号301 〜305 及び多数決論理回路5
から出力されるエラー表示信号501〜505 は、“
00000 ”である。
【0027】そして、エラー表示信号101 〜105
と301 〜305 及び501 〜505 、エラ
ー情報600 のオアゲート9〜13の出力“1000
0 ”がエラー記憶回路6に記憶される。
と301 〜305 及び501 〜505 、エラ
ー情報600 のオアゲート9〜13の出力“1000
0 ”がエラー記憶回路6に記憶される。
【0028】次に、論理信号#2に誤りが発生すると、
エラー情報600 の値“10000 ”により、デー
タ選択回路2では、論理信号#1を除いた残りの論理信
号#2〜#5が選択される。
エラー情報600 の値“10000 ”により、デー
タ選択回路2では、論理信号#1を除いた残りの論理信
号#2〜#5が選択される。
【0029】そして、多数決論理回路3では、論理信号
#2〜#5の多数を取り、多数決結果300 を出力し
、エラー表示信号301 〜305 が“01000
”となる。また、選択回路7では、多数決結果300が
選択され、出力信号700 として出力される。
#2〜#5の多数を取り、多数決結果300 を出力し
、エラー表示信号301 〜305 が“01000
”となる。また、選択回路7では、多数決結果300が
選択され、出力信号700 として出力される。
【0030】また、基本多数決論理回路1から出力され
るエラー表示信号101 〜105 及び多数決論理回
路5から出力されるエラー表示信号501 〜505
は、“00000 ”である。そして、エラー表示信号
101 〜105 、301 〜305 及び501
〜505 、エラー情報600 “10000 ”のオ
アゲート9〜13の出力“11000 ”がエラー記憶
回路6に記憶される。
るエラー表示信号101 〜105 及び多数決論理回
路5から出力されるエラー表示信号501 〜505
は、“00000 ”である。そして、エラー表示信号
101 〜105 、301 〜305 及び501
〜505 、エラー情報600 “10000 ”のオ
アゲート9〜13の出力“11000 ”がエラー記憶
回路6に記憶される。
【0031】そして、論理信号#3に誤りが発生すると
、エラー情報600 の値“11000 ”により、デ
ータ選択回路3では、論理信号#1〜#2を除いた残り
の論理信号#3〜#5が選択される。
、エラー情報600 の値“11000 ”により、デ
ータ選択回路3では、論理信号#1〜#2を除いた残り
の論理信号#3〜#5が選択される。
【0032】そして、多数決論理回路5では、論理信号
#3〜#5の多数決を取り、多数決結果500 を出力
し、エラー表示信号501 〜505が“00100
”となる。また、選択回路7では、多数決結果500が
選択され、出力信号700 として出力される。
#3〜#5の多数決を取り、多数決結果500 を出力
し、エラー表示信号501 〜505が“00100
”となる。また、選択回路7では、多数決結果500が
選択され、出力信号700 として出力される。
【0033】また、基本多数決論理回路1から出力され
るエラー表示信号101 〜105 及び多数決論理回
路3から出力されるエラー表示信号301 〜305
は、“00000 ”である。そして、エラー表示信号
101 〜105 とエラー表示信号301 〜305
、501 〜505、エラー情報600 “1100
0 ”のオアゲート9〜13の出力“11100 ”が
エラー記憶回路6に記憶される。
るエラー表示信号101 〜105 及び多数決論理回
路3から出力されるエラー表示信号301 〜305
は、“00000 ”である。そして、エラー表示信号
101 〜105 とエラー表示信号301 〜305
、501 〜505、エラー情報600 “1100
0 ”のオアゲート9〜13の出力“11100 ”が
エラー記憶回路6に記憶される。
【0034】次に、エラー情報600 の値“1110
0 ”により、一致回路8では、論理信号#1〜#3を
除いた残りの倫理信号#4,#5の一致がチェックされ
る。この時、選択回路7の出力信号700 には、多数
決結果500 が選択される。そして、バリッド信号8
00 は“1”となり、出力信号700 が正常である
ことを示す。
0 ”により、一致回路8では、論理信号#1〜#3を
除いた残りの倫理信号#4,#5の一致がチェックされ
る。この時、選択回路7の出力信号700 には、多数
決結果500 が選択される。そして、バリッド信号8
00 は“1”となり、出力信号700 が正常である
ことを示す。
【0035】さらに、論理信号#4,#5のいずれかで
誤りが発生すると、一致回路8では、不一致が検出され
、バリッド信号800 が“0”となり、出力信号70
0 に誤りが検出されたことが示される。
誤りが発生すると、一致回路8では、不一致が検出され
、バリッド信号800 が“0”となり、出力信号70
0 に誤りが検出されたことが示される。
【0036】また、論理信号#1,#2で同時に誤りが
発生すると、基本多数決論理回路1から出力されるエラ
ー表示信号101 〜105 が“11000 ”にな
り、論理信号#1,#2に誤りが発生したことが示され
る。この時、エラー情報600 は“00000 ”で
あり、選択回路7の出力信号700 には、基本多数決
回路1の多数決結果100 が選択される。
発生すると、基本多数決論理回路1から出力されるエラ
ー表示信号101 〜105 が“11000 ”にな
り、論理信号#1,#2に誤りが発生したことが示され
る。この時、エラー情報600 は“00000 ”で
あり、選択回路7の出力信号700 には、基本多数決
回路1の多数決結果100 が選択される。
【0037】また、多数決論理回路3から出力されるエ
ラー表示信号301 〜305 及び多数決論理回路5
から出力されるエラー表示信号501〜505 は、“
00000 ”である。そして、エラー表示信号101
〜105 と301 〜305 及び501 〜50
5 、エラー情報600のオアゲート9〜13の出力“
11000”がエラー記憶回路6に記憶される。
ラー表示信号301 〜305 及び多数決論理回路5
から出力されるエラー表示信号501〜505 は、“
00000 ”である。そして、エラー表示信号101
〜105 と301 〜305 及び501 〜50
5 、エラー情報600のオアゲート9〜13の出力“
11000”がエラー記憶回路6に記憶される。
【0038】次に、論理信号#3に誤りが発生すると、
エラー情報600 の値“11000 ”により、デー
タ選択回路4では、論理信号#1,#2を除いた残りの
論理信号#3〜#5が選択される。そして、多数決論理
回路5では、論理信号#3〜#5の多数決を取り、多数
決結果500 を出力し、エラー表示信号501 〜5
05 が“00100 ”となる。また、選択回路7で
は、多数決結果500 が選択され、出力信号700
として出力される。
エラー情報600 の値“11000 ”により、デー
タ選択回路4では、論理信号#1,#2を除いた残りの
論理信号#3〜#5が選択される。そして、多数決論理
回路5では、論理信号#3〜#5の多数決を取り、多数
決結果500 を出力し、エラー表示信号501 〜5
05 が“00100 ”となる。また、選択回路7で
は、多数決結果500 が選択され、出力信号700
として出力される。
【0039】また、基本多数決論理回路1から出力され
るエラー表示信号101 〜105 及び多数決論理回
路3から出力されるエラー表示信号301 〜305
は“00000 ”である。そして、エラー表示信号1
01 〜105 とエラー表示信号301 〜305
及び501 〜505、エラー情報600 “1100
0 ”のオアゲート9〜13の出力“11100 ”が
エラー記憶回路6に記憶される。
るエラー表示信号101 〜105 及び多数決論理回
路3から出力されるエラー表示信号301 〜305
は“00000 ”である。そして、エラー表示信号1
01 〜105 とエラー表示信号301 〜305
及び501 〜505、エラー情報600 “1100
0 ”のオアゲート9〜13の出力“11100 ”が
エラー記憶回路6に記憶される。
【0040】次に、エラー情報600 の値“1110
0 ”により、一致回路8では、論理信号#1〜#3を
除いた残りの論理信号#4,#5の一致がチェックされ
る。この時、選択回路7の出力信号700 には、多数
決結果500 が選択される。そして、バリッド信号8
00 は“1”となり、出力信号700 が正常である
ことを示す。
0 ”により、一致回路8では、論理信号#1〜#3を
除いた残りの論理信号#4,#5の一致がチェックされ
る。この時、選択回路7の出力信号700 には、多数
決結果500 が選択される。そして、バリッド信号8
00 は“1”となり、出力信号700 が正常である
ことを示す。
【0041】さらに、論理信号#4,#5のいずれかで
誤りが発生すると、一致回路8では、不一致が検出され
、バリッド信号800 が“0”となり、出力信号70
0 に誤りが検出されたことが示される。
誤りが発生すると、一致回路8では、不一致が検出され
、バリッド信号800 が“0”となり、出力信号70
0 に誤りが検出されたことが示される。
【0042】以上は、N=5の場合について詳述したが
、Nがそれより大なる場合にも適用できる。この場合、
N重化した論理信号の多数決を取る多数決論理では、誤
った論理信号の数MがM≧N/2のとき、結果は不正と
なるが、これは多数決論理における普遍的な定義とみな
して考慮しないこととする。
、Nがそれより大なる場合にも適用できる。この場合、
N重化した論理信号の多数決を取る多数決論理では、誤
った論理信号の数MがM≧N/2のとき、結果は不正と
なるが、これは多数決論理における普遍的な定義とみな
して考慮しないこととする。
【0043】本発明では、誤った論理信号は順次切離し
て多数決を取るようにしたものであり、誤った論理信号
の数Mが(N−M´)/2以上(M´は以前に誤った論
理信号の数)にならない限り、結果的に誤った論理信号
の数が(N−M)/2以上となっても、正しい多数決結
果を得ることが可能となっている。
て多数決を取るようにしたものであり、誤った論理信号
の数Mが(N−M´)/2以上(M´は以前に誤った論
理信号の数)にならない限り、結果的に誤った論理信号
の数が(N−M)/2以上となっても、正しい多数決結
果を得ることが可能となっている。
【0044】図2はN=3〜6の場合について、誤った
論理信号の数Mと多数決誤り検出回路の出力との関係を
示す図である。誤った論理信号(M)を除いたN−M本
の多数決を取る副多数決論理回路の数は、バッチングで
囲んだ部分からも明らかな如く、N−3個必要となる。
論理信号の数Mと多数決誤り検出回路の出力との関係を
示す図である。誤った論理信号(M)を除いたN−M本
の多数決を取る副多数決論理回路の数は、バッチングで
囲んだ部分からも明らかな如く、N−3個必要となる。
【0045】例えば、実施例(図1)の如く、N=5と
すると、多数決誤り検出回路の出力は、誤った論理信号
Mの数に応じて、次の様になる。
すると、多数決誤り検出回路の出力は、誤った論理信号
Mの数に応じて、次の様になる。
【0046】M=0のとき、基本多数決回路の出力、M
=1のとき、4(=5−1)重化した論理信号の副多数
決論理回路3の出力、M=2のとき、3(=5−2)重
化した論理信号の服多数決論理回路5の出力となり、一
般的に副多数決論理回路の数はN−3個となる。
=1のとき、4(=5−1)重化した論理信号の副多数
決論理回路3の出力、M=2のとき、3(=5−2)重
化した論理信号の服多数決論理回路5の出力となり、一
般的に副多数決論理回路の数はN−3個となる。
【0047】同様に,N本の論理信号のなかから誤った
論理信号M本を除いたN−M本の論理信号を選択するデ
ータ選択回路は、副多数決論理回路の数だけ必要となる
のである。
論理信号M本を除いたN−M本の論理信号を選択するデ
ータ選択回路は、副多数決論理回路の数だけ必要となる
のである。
【0048】尚、一致回路8としては、N重化論理信号
#1〜#5のうち2本づつを抽出して得られる組合の全
てに対応して設けられ、対応する2本の論理信号の一致
を夫々に検出する一致検出回路により構成し、エラー情
報600 により、1つの一致検出回路の出力を選択し
て出力800 とすれば良い。
#1〜#5のうち2本づつを抽出して得られる組合の全
てに対応して設けられ、対応する2本の論理信号の一致
を夫々に検出する一致検出回路により構成し、エラー情
報600 により、1つの一致検出回路の出力を選択し
て出力800 とすれば良い。
【0049】
【発明の効果】叙上の如く、本発明によれば、エラー発
生した論理信号を除く残りの論理信号の多数決及び一致
をチェックすることにより複数の論理信号で誤りが発生
しても、多数決結果の誤りを正確に検出できるという効
果がある。
生した論理信号を除く残りの論理信号の多数決及び一致
をチェックすることにより複数の論理信号で誤りが発生
しても、多数決結果の誤りを正確に検出できるという効
果がある。
【図1】本発明の実施例のブロック図である。
【図2】論理信号の多重化本数Nと、エラー発生数Mと
の組合せにおける多数決誤り検出回路の出力状態との関
係を示す図である。
の組合せにおける多数決誤り検出回路の出力状態との関
係を示す図である。
1 基本多数決論理回路
2,4 データ選択回路
3,5 副多数決論理回路
6 エラー記憶回路
7 選択回路
8 一致回路
9〜13 オアゲート
Claims (1)
- 【請求項1】 N重化(Nは3以上の整数)された論
理信号の多数決を取りその多数決結果と、前記論理信号
のエラーを検出してエラー発生した論理信号を特定する
エラー表示情報とを発生する基本多数決論理手段と、前
記エラー表示信号を記憶するエラー記憶手段と、このエ
ラー記憶手段から出力されるエラー情報によりエラーが
発生したM本の論理信号(MはN−3≧M≧1を満足す
る全ての整数)を除いたN−M本の論理信号を選択的に
導出するN−3個の選択手段と、前記選択手段の各々か
ら出力されるN−M本の論理信号の多数決を取りその多
数決結果と、前記N−M本の論理信号のエラーを検出し
てエラー発生した論理信号を特定するエラー表示情報と
を発生するN−3個の副多数決論理手段と、前記副多数
決論理手段からのエラー表示情報により前記エラー記憶
手段の内容を更新する更新手段と、前記エラー記憶手段
から出力されるエラー情報に応じてN本の論理信号のう
ち任意の2本( NC2 本)の一致をチェックする一
致手段と、前記エラー記憶手段から出力されるエラー情
報に応じて前記基本多数決論理手段とN−3個の前記副
多数決論理手段との多数決結果を択一的に導出する多数
決結果選択手段とを含み、前記一致手段のチェック出力
により前記多数決結果選択手段の選択出力の有効無効を
判断するようにしたことを特徴とする多数決誤り検出回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3146892A JPH04344940A (ja) | 1991-05-22 | 1991-05-22 | 多数決誤り検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3146892A JPH04344940A (ja) | 1991-05-22 | 1991-05-22 | 多数決誤り検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04344940A true JPH04344940A (ja) | 1992-12-01 |
Family
ID=15417938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3146892A Pending JPH04344940A (ja) | 1991-05-22 | 1991-05-22 | 多数決誤り検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04344940A (ja) |
-
1991
- 1991-05-22 JP JP3146892A patent/JPH04344940A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4236247A (en) | Apparatus for correcting multiple errors in data words read from a memory | |
US4498178A (en) | Data error correction circuit | |
US4556976A (en) | Checking sequential logic circuits | |
JPS63148802A (ja) | 自動列車制御装置用受信器 | |
US4779271A (en) | Forced error generating circuit for a data processing unit | |
JPH04344940A (ja) | 多数決誤り検出回路 | |
US20030229836A1 (en) | Integrated circuit | |
US5835511A (en) | Method and mechanism for checking integrity of byte enable signals | |
US6027243A (en) | Parity check circuit | |
EP1383050A1 (en) | Method and apparatus for detecting duplicate entries in a look-up table | |
US4246569A (en) | Digital recognition circuits | |
JPS6329299B2 (ja) | ||
US5483542A (en) | Byte error rate test arrangement | |
US4924314A (en) | Semiconductor device containing video signal processing circuit | |
US5267250A (en) | Circuit arrangement for detection of an erroneous selection signal supplied to selection means | |
US5671228A (en) | System for detecting non-coincidence of codes | |
JP2644112B2 (ja) | Fifo試験診断回路 | |
JP2752929B2 (ja) | プログラム暴走検出装置および暴走検出方法 | |
JP2806026B2 (ja) | メモリテスト回路 | |
RU1795460C (ru) | Устройство дл определени числа единиц в двоичном коде с контролем | |
SU484521A1 (ru) | Устройство дл обнаружени ошибок в цифровых автоматах | |
JPH08278898A (ja) | Cpu判定装置 | |
JPH05300117A (ja) | フレーム変換エラー検出回路 | |
RU2249920C2 (ru) | Устройство цикловой синхронизации блоков информации | |
JP2759607B2 (ja) | 同期信号検出装置 |