JPH08278898A - Ｃｐｕ判定装置 - Google Patents
Ｃｐｕ判定装置Info
- Publication number
- JPH08278898A JPH08278898A JP7080357A JP8035795A JPH08278898A JP H08278898 A JPH08278898 A JP H08278898A JP 7080357 A JP7080357 A JP 7080357A JP 8035795 A JP8035795 A JP 8035795A JP H08278898 A JPH08278898 A JP H08278898A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- accuracy
- circuit
- majority
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 計算機システムにおける奇数冗長系ＣＰＵの
確度を向上させることを目的とする。 【構成】 入力装置１とＣＰＵボード２と入力バス３と
ＣＰＵ Ａ４とＣＰＵＢ５とＣＰＵ Ｃ６とバスＡ７と
バスＢ８とバスＣ９と多数決回路１０と確度判定装置１
１と確度計算回路１２と判定回路１３と出力バス１４と
出力装置１５から構成される。
確度を向上させることを目的とする。 【構成】 入力装置１とＣＰＵボード２と入力バス３と
ＣＰＵ Ａ４とＣＰＵＢ５とＣＰＵ Ｃ６とバスＡ７と
バスＢ８とバスＣ９と多数決回路１０と確度判定装置１
１と確度計算回路１２と判定回路１３と出力バス１４と
出力装置１５から構成される。
Description
【０００１】
【産業上の利用分野】この発明は計算機システムに於て
その信頼性を高めるために計算機を奇数台用いて冗長系
を組んだ場合の正しい計算結果を出した確率の最も高い
計算機を判定する装置に関する。この発明は全ての奇数
台のＣＰＵからなる計算機システムに適用可能である
が、具体例として以下では３重冗長系の計算機構成を例
に記述する。
その信頼性を高めるために計算機を奇数台用いて冗長系
を組んだ場合の正しい計算結果を出した確率の最も高い
計算機を判定する装置に関する。この発明は全ての奇数
台のＣＰＵからなる計算機システムに適用可能である
が、具体例として以下では３重冗長系の計算機構成を例
に記述する。
【０００２】
【従来の技術】図３は従来のＣＰＵ判定装置の構成図で
ある。図において１は入力装置、２はＣＰＵボード、３
は入力バス、４はＣＰＵ Ａ、５はＣＰＵ Ｂ、６はＣ
ＰＵＣ、７はバスＡ、８はバスＢ、９はバスＣ、１０は
多数決回路、１４は出力バス、１５は出力装置である。
ある。図において１は入力装置、２はＣＰＵボード、３
は入力バス、４はＣＰＵ Ａ、５はＣＰＵ Ｂ、６はＣ
ＰＵＣ、７はバスＡ、８はバスＢ、９はバスＣ、１０は
多数決回路、１４は出力バス、１５は出力装置である。
【０００３】次に動作について説明する。入力装置１か
らの入力データがＣＰＵボード２内に取り込まれ、入力
バス３を介して３台のＣＰＵ（ＣＰＵ Ａ４、ＣＰＵ
Ｂ５、ＣＰＵ Ｃ６）に入り、計算された結果がそれぞ
れバスＡ７、バスＢ８、バスＣ９を経由して多数決回路
１０に入る。多数決回路１０では３つの計算結果の値を
比較し、多数決をとり３つのうち２つ以上同じ値を正し
い結果とみなしその値を計算結果として出力バス１４を
介して出力装置１５に出す。
らの入力データがＣＰＵボード２内に取り込まれ、入力
バス３を介して３台のＣＰＵ（ＣＰＵ Ａ４、ＣＰＵ
Ｂ５、ＣＰＵ Ｃ６）に入り、計算された結果がそれぞ
れバスＡ７、バスＢ８、バスＣ９を経由して多数決回路
１０に入る。多数決回路１０では３つの計算結果の値を
比較し、多数決をとり３つのうち２つ以上同じ値を正し
い結果とみなしその値を計算結果として出力バス１４を
介して出力装置１５に出す。
【０００４】
【発明が解決しようとする課題】従来のＣＰＵ判定装置
は、以上のように構成されているので、一過性の障害が
発生して３台のＣＰＵの結果の内２つが間違いで、かつ
値が同値であり、残りの一つが正しい値だった場合、間
違いの計算結果を正しいと判断してしまい誤動作等を引
き起こすことがあった。
は、以上のように構成されているので、一過性の障害が
発生して３台のＣＰＵの結果の内２つが間違いで、かつ
値が同値であり、残りの一つが正しい値だった場合、間
違いの計算結果を正しいと判断してしまい誤動作等を引
き起こすことがあった。
【０００５】この発明は上記のような問題点を解決する
ためになされたもので、毎回の多数決の結果を元に各Ｃ
ＰＵの確からしさの重み付けを行い、一回の多数決の結
果ではなく、過去の多数決の結果の積み重ねから最も確
度の高いＣＰＵを判定しその計算結果を送出する。
ためになされたもので、毎回の多数決の結果を元に各Ｃ
ＰＵの確からしさの重み付けを行い、一回の多数決の結
果ではなく、過去の多数決の結果の積み重ねから最も確
度の高いＣＰＵを判定しその計算結果を送出する。
【０００６】
【課題を解決するための手段】多数決回路１０からの多
数決結果を元に各ＣＰＵの確度を計算する確度計算回路
１２と確度計算回路１２からの各ＣＰＵの確度から最も
正しい確率の高いＣＰＵを決定する判定回路１３からな
る確度判定装置１１を取付けた。
数決結果を元に各ＣＰＵの確度を計算する確度計算回路
１２と確度計算回路１２からの各ＣＰＵの確度から最も
正しい確率の高いＣＰＵを決定する判定回路１３からな
る確度判定装置１１を取付けた。
【０００７】
【作用】確度判定装置１１が毎回の多数決結果を元に各
ＣＰＵの確度を計算し、最も高い確度のＣＰＵの計算結
果を正しい値として送出する。
ＣＰＵの確度を計算し、最も高い確度のＣＰＵの計算結
果を正しい値として送出する。
【０００８】
【実施例】図１は、この発明のＣＰＵ判定装置の実施例
を示す図であり、図１中で１は入力装置、２はＣＰＵボ
ード、３は入力バス、４は３つのＣＰＵの１とつＣＰＵ
Ａ、５はＣＰＵ Ｂ、６はＣＰＵ Ｃ、７はＣＰＵ Ａ
の計算結果を送るバスＡ、８はＣＰＵ Ｂの計算結果を
送るバスＢ、９はＣＰＵ Ｃの計算結果を送るバスＣ、
１０はバスＡ、バスＢ、バスＣからの各ＣＰＵの計算結
果の値の多数決をとり多い方のＣＰＵ ＩＤとその計算
結果を送りだす多数決回路、１１は本発明の核となる確
度判定装置、１２は確度判定装置１１の構成要素で、多
数決回路１０からの多数組のＣＰＵ ＩＤと計算結果を
もとに各ＣＰＵの確度を計算する確度計算回路である。
１３は確度計算回路１２からの各ＣＰＵの確度をもとに
最も高い確度のＣＰＵを選出し、そのＣＰＵの計算結果
を出力バス１４を介して出力装置１５に出力する判定回
路である。
を示す図であり、図１中で１は入力装置、２はＣＰＵボ
ード、３は入力バス、４は３つのＣＰＵの１とつＣＰＵ
Ａ、５はＣＰＵ Ｂ、６はＣＰＵ Ｃ、７はＣＰＵ Ａ
の計算結果を送るバスＡ、８はＣＰＵ Ｂの計算結果を
送るバスＢ、９はＣＰＵ Ｃの計算結果を送るバスＣ、
１０はバスＡ、バスＢ、バスＣからの各ＣＰＵの計算結
果の値の多数決をとり多い方のＣＰＵ ＩＤとその計算
結果を送りだす多数決回路、１１は本発明の核となる確
度判定装置、１２は確度判定装置１１の構成要素で、多
数決回路１０からの多数組のＣＰＵ ＩＤと計算結果を
もとに各ＣＰＵの確度を計算する確度計算回路である。
１３は確度計算回路１２からの各ＣＰＵの確度をもとに
最も高い確度のＣＰＵを選出し、そのＣＰＵの計算結果
を出力バス１４を介して出力装置１５に出力する判定回
路である。
【０００９】図４は従来のＣＰＵ判定装置によりＣＰＵ
判定を例示した図である。図４において２＋３を計算す
る入力が入ったとする。ＣＰＵ Ａは２＋３の結果とし
て、５を算出し正しい値を得た。これに対しＣＰＵ
Ｂ、ＣＰＵ Ｃは２＋３の結果として６という間違った
結果を算出した。多数決をとるＣＰＵ Ｂ及びＣＰＵ
Ｃが同値で多いので、ＣＰＵ Ｂ、ＣＰＵ Ｃを正しい
と判断しその計算結果である２＋３＝６を出力する。
判定を例示した図である。図４において２＋３を計算す
る入力が入ったとする。ＣＰＵ Ａは２＋３の結果とし
て、５を算出し正しい値を得た。これに対しＣＰＵ
Ｂ、ＣＰＵ Ｃは２＋３の結果として６という間違った
結果を算出した。多数決をとるＣＰＵ Ｂ及びＣＰＵ
Ｃが同値で多いので、ＣＰＵ Ｂ、ＣＰＵ Ｃを正しい
と判断しその計算結果である２＋３＝６を出力する。
【００１０】図２はこの発明のＣＰＵ判定装置により各
ＣＰＵの確からしさ（確度）を計算し正しい値を出力し
た例である。図２において２＋３を計算する入力が入っ
たとする。ＣＰＵ Ａは２＋３の結果として、５を算出
し正しい値を得た。これに対しＣＰＵ Ｂ、ＣＰＵ Ｃ
は２＋３の結果として６という間違った結果を算出し
た。多数決ではＣＰＵ ＢとＣＰＵ Ｃが選ばれた。そ
こでＣＰＵ Ａのｎ−１回目の確度ＣＰＵ−Ａ（ｎ−
１）に今回の多数決の結果を反映して０．９の重み付け
をしてｎ回目（今回）の確度ＣＰＵ−Ａ（ｎ）として
０．７６という値を得る。ＣＰＵ Ｂは今回多数決の結
果、多数側であったということを反映してｎ−１回目の
確度ＣＰＵ−Ｂ（ｎ−１）に１．０の重みをかけて今回
の確度としてＣＰＵ−Ｂ（ｎ）＝０．７３をえる。同様
にしてＣＰＵ−Ｃ（ｎ）＝０．７１をえる。（但しＣＰ
Ｕ−Ａ（０）＝１．０、ＣＰＵ−Ｂ（０）＝１．０、Ｃ
ＰＵ−Ｃ（０）＝１．０）。この信頼度をもとに各ＣＰ
Ｕを比較すると、ＣＰＵ−Ａ（ｎ）＞ＣＰＵ−Ｂ（ｎ）
＞ＣＰＵ−Ｃ（ｎ）となりＣＰＵ Ａが最も確度が高
い。そこで確度の最も高いＣＰＵＡの計算結果である２
＋３＝５が出力される。
ＣＰＵの確からしさ（確度）を計算し正しい値を出力し
た例である。図２において２＋３を計算する入力が入っ
たとする。ＣＰＵ Ａは２＋３の結果として、５を算出
し正しい値を得た。これに対しＣＰＵ Ｂ、ＣＰＵ Ｃ
は２＋３の結果として６という間違った結果を算出し
た。多数決ではＣＰＵ ＢとＣＰＵ Ｃが選ばれた。そ
こでＣＰＵ Ａのｎ−１回目の確度ＣＰＵ−Ａ（ｎ−
１）に今回の多数決の結果を反映して０．９の重み付け
をしてｎ回目（今回）の確度ＣＰＵ−Ａ（ｎ）として
０．７６という値を得る。ＣＰＵ Ｂは今回多数決の結
果、多数側であったということを反映してｎ−１回目の
確度ＣＰＵ−Ｂ（ｎ−１）に１．０の重みをかけて今回
の確度としてＣＰＵ−Ｂ（ｎ）＝０．７３をえる。同様
にしてＣＰＵ−Ｃ（ｎ）＝０．７１をえる。（但しＣＰ
Ｕ−Ａ（０）＝１．０、ＣＰＵ−Ｂ（０）＝１．０、Ｃ
ＰＵ−Ｃ（０）＝１．０）。この信頼度をもとに各ＣＰ
Ｕを比較すると、ＣＰＵ−Ａ（ｎ）＞ＣＰＵ−Ｂ（ｎ）
＞ＣＰＵ−Ｃ（ｎ）となりＣＰＵ Ａが最も確度が高
い。そこで確度の最も高いＣＰＵＡの計算結果である２
＋３＝５が出力される。
【００１１】
【発明の効果】以上説明したように、毎回の多数決結果
をもとに各ＣＰＵの確度を計算することにより外部から
の障害によりＣＰＵが計算を一時的に誤っても、多数決
よりも高い確率で計算結果がもとまるという効果があ
る。
をもとに各ＣＰＵの確度を計算することにより外部から
の障害によりＣＰＵが計算を一時的に誤っても、多数決
よりも高い確率で計算結果がもとまるという効果があ
る。
【図１】 この発明のＣＰＵ判定装置の構成を示す図で
ある。
ある。
【図２】 この発明のＣＰＵ判定装置によりＣＰＵ判定
の具体例を示す図である。
の具体例を示す図である。
【図３】 従来のＣＰＵ判定装置の構成を示す図であ
る。
る。
【図４】 従来のＣＰＵ判定装置によるＣＰＵ判定の具
体例を示す図である。
体例を示す図である。
１ 入力装置、２ ＣＰＵボード、３ 入力バス、４
ＣＰＵ Ａ、５ ＣＰＵ Ｂ、６ ＣＰＵ Ｃ、７ バ
スＡ、８ バスＢ、９ バスＣ、１０ 多数決回路、１
１ 確度判定装置、１２ 確度計算回路、１３ 判定回
路、１４ 出力バス、１５ 出力装置。
ＣＰＵ Ａ、５ ＣＰＵ Ｂ、６ ＣＰＵ Ｃ、７ バ
スＡ、８ バスＢ、９ バスＣ、１０ 多数決回路、１
１ 確度判定装置、１２ 確度計算回路、１３ 判定回
路、１４ 出力バス、１５ 出力装置。
Claims (1)
- 【請求項１】 計算機システムにおいて、入力装置から
出力される信号が入力される奇数台のＣＰＵと、この奇
数台のＣＰＵの出力を導入する多数決回路と、この多数
決回路の出力をもとに各ＣＰＵの確からしさを算出する
確度計算回路と、この確度計算回路で算出した各ＣＰＵ
の確からしさをもとに正しい計算結果を算出した確率の
最も高いＣＰＵを判定する判定回路と、この判定回路が
選定したＣＰＵの計算結果を出力する出力装置を備えた
ことを特徴とするＣＰＵ判定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7080357A JPH08278898A (ja) | 1995-04-05 | 1995-04-05 | Ｃｐｕ判定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7080357A JPH08278898A (ja) | 1995-04-05 | 1995-04-05 | Ｃｐｕ判定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08278898A true JPH08278898A (ja) | 1996-10-22 |
Family
ID=13716012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7080357A Pending JPH08278898A (ja) | 1995-04-05 | 1995-04-05 | Ｃｐｕ判定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08278898A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9846666B2 (en) | 2014-02-18 | 2017-12-19 | Renesas Electronics Corporation | Multiprocessor system |
| JP2019075786A (ja) * | 2017-10-18 | 2019-05-16 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | データを処理するための方法および装置 |
| US11054853B2 (en) | 2019-03-07 | 2021-07-06 | Kabushiki Kaisha Toshiba | Integrated circuit device |
-
1995
- 1995-04-05 JP JP7080357A patent/JPH08278898A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9846666B2 (en) | 2014-02-18 | 2017-12-19 | Renesas Electronics Corporation | Multiprocessor system |
| US10102166B2 (en) | 2014-02-18 | 2018-10-16 | Renesas Electronics Corporation | Multiprocessor system |
| JP2019075786A (ja) * | 2017-10-18 | 2019-05-16 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | データを処理するための方法および装置 |
| US11054853B2 (en) | 2019-03-07 | 2021-07-06 | Kabushiki Kaisha Toshiba | Integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0344426B1 (en) | Self-checking majority voting logic for fault tolerant computing applications | |
| WO1988005572A2 (en) | Method and apparatus for digital logic synchronism monitoring | |
| JPH08278898A (ja) | Ｃｐｕ判定装置 | |
| US5835511A (en) | Method and mechanism for checking integrity of byte enable signals | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JP2001195273A (ja) | ワンホットワードにおけるエラーを検出するための方法及び装置 | |
| US5267250A (en) | Circuit arrangement for detection of an erroneous selection signal supplied to selection means | |
| JP3395288B2 (ja) | 情報処理装置と情報処理方法 | |
| JPS6232814B2 (ja) | ||
| Takaesu et al. | Construction of a fault‐tolerant voter for N‐modular redundancy | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| JP2751941B2 (ja) | 情報処理装置 | |
| JPS60112155A (ja) | 障害識別方式 | |
| JPS6093844A (ja) | デ−タ伝送方法 | |
| RU1795460C (ru) | Устройство дл определени числа единиц в двоичном коде с контролем | |
| SU209048A1 (ja) | ||
| KR0128714Y1 (ko) | 키보드 접속장치 | |
| JPH0490016A (ja) | データ処理装置 | |
| JPS6362042A (ja) | 障害検出回路 | |
| JPH01277951A (ja) | データ転送装置 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH0683293B2 (ja) | 信号処理回路 | |
| JPS6354017A (ja) | フオ−ルトマスキング用採決回路 | |
| JPH04344940A (ja) | 多数決誤り検出回路 |