JPH02156743A - フレーム同期保護方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、伝送装置等で使用するフレーム同期回路にお
けるフレーム同期保護回路に係り、同期はずれの検出に
好適なフレーム同期保護方式に関する。

〔従来の技術〕

従来のフレーム同期保護方式では、同期外れを研究実用
化報告第２５巻第１号（１９７６）ｐｐ１０７〜１３２
のｒ　Ｐ　ＣＭ−４００Ｍ多重変換装置の実用化」と題
する論文に記載のように、複数の同期符号の内置後の同
期符号を検出した後に保護回路に送出するＡＮＤ検出回
路の判定結果だけで検出するようにしていた。

第４図は従来のフレーム同期保護回路のブロック図であ
る。同図において１は入力クロックＣＬＫに同期した入
力データＤＩＮの中で同期符号Ｆ１ならびにＦ２と一致
するパターンを検出し、各々に対応する同期符号検出出
力１０３，１０４を出力する同期符号検出回路、２は入
力クロックＣＬＫで動作し、所定のタイミングで出力１
０３゜１０４を出力し、制御信号ＩＮＨによって動作を
停止、出力を保持するフレームカウンタ、３は同期復帰
を確立する過程および同期外れを検出する過程で動作し
、同期符号検出出力１０１および１０２がそれぞれフレ
ームカウンタの出力１０３および１０４の出力されるタ
イミングで、共に検出されている場合に一致、その他の
場合は不一致とする信号１０５を同期符号検出出力１０
４が出力された後に出力するＡＮＤ検出回路、４は同期
外れ状態から同期復帰を確立する過程で動作し、同期符
号検出出力１０１または１０２が出力されると後述する
保護回路の出力である制御信号ＩＮＨの出力を停止させ
るＯＲ検出回路、５はＡＮＤ検出回路３の出力１０５の
一致および不一致出力の連続回数により同期中、同期外
れを検出、同期出力ＦＳＹＮ、制御信号ＩＮＨを出力す
る保護回路である。

次に動作の説明を行う。同期外れの状態では、同期出力
ＦＳＹＮを停止、制御信号ＩＮＨを出力し、フレームカ
ウンタ２の動作を停止、出力１０３および１０４を保持
させる。

同期符号検出回路１の出力１０１又は１０２が出力され
ると、ＯＲ検出回路の出力１０６により保護回路５の出
力である制御信号ＩＮＨの出力を停止させ、フレームカ
ウンタ２を動作させる。

フレームカウンタが動作し、フレームカウンタ２の出力
１０３，１０４が出力されるタイミングで同期符号Ｆ１
又はＦ２が検出されると、ＡＮＤ検出回路３で同期符号
Ｆ１ならびにＦ２が共に正しく検出されている時のみ一
致、他は不一致としてフレームカウンタ２の出力１０４
が出力された後に出力１０５を保護回路５へ出力する。

−１回数が同期保護段数と一致すると保護回路６は同期
出力ＦＳＹＮを出力し、同期が確立する。

同期外れの検出は、同期符号Ｆ１又はＦ２がフレームカ
ウンタ２の出力１０３，１０４の出力タイミングで検出
されない場合にＡＮＤ検出回路３はフレームカウンタ２
の出力１０４のタイミングで不一致を出力する。不一致
の連続回数が、同期外れ保護段数と一致した時点で制御
データＩＮＨが出力され、同期出力ＦＳＹＮは出力され
なくなり、同期外れ状態となる。

（発明が解決しようとする課題〕 従来のフレーム同期保護方式では、ＡＮＤ検出回路３の
出力である１０５が同期符号検出出力１０２を検出した
後に出力される。

このため、ＡＮＤ検出回路３の出力である１０５の不一
致となっている状態が不一致保護回数−１回連続してい
る場合において、フレームカウンタ２の出力１０３が出
力された時点で同期符号検出出力１０１が検出されない
場合、ＡＮＤ検出回路３の出力である１０５が不一致と
出力されるとわかっているにもかかわらず、フレームカ
ウンタ２の出力１０４が出力されるタイミングまで待っ
てＡＮＤ検出出力１０５が不一致と出力され、保護回路
５において不一致回数が同期保護回数連続したため同期
外れを検出し、同期外れ状態となる。

これにより同期符号Ｆ１及びＦ２が不一致となった時点
から同期復帰までの時間が長くかかるという問題点があ
った。

本発明の目的は、ミスフレーム発生及び符号誤りに対す
る保護特性は従来方式と変わらず、同期符号の不一致を
検出してから同期復帰するまでの時間を短縮し伝送装置
のサービス率の向上を図ったフレーム同期回路を提供す
ることにある。

〔課題を解決するための手段〕

上記目的は、フレーム同期復帰回路の構成要素である保
護回路に対して、不一致の連続回数を検出する回路と、
同期符号の未検出を検出する回路からなる同期外れ検出
回路を付加し、従来の保護回路における同期出力の停止
するタイミ゛ングとは別のタイミングで同期出力を停止
することにより達成される。

〔作用〕

不一致連続回数を検出する回路はＡＮＤ検出回路３の出
力１０５の不一致の連続する回数が不一致保護回数−１
回となった時に不一致連続回数検出出力を出力する。

同期符号断検出手段は、フレームタイミング出力ＦＰＩ
が出力された時点で同期符号Ｆ１が不検出であるとき、
同期符号断検出出力を出力する。

上記不一致連続回数検出出力と同期符号断検出出力のＡ
ＮＤ条件により同期外れ検出信号を出力するため、従来
の保護回路における同期出力の停止するタイミングとは
異なるタイミングで同期出力を停止することができる。

〔実施例〕

以下、本発明の一実施例である第１図およびそのタイム
チャート第２図、第３図により動作を説明する。第１図
は本発明による同期保護回路を含むフレーム同期回路の
ブロック図である。また同期符号数は２つとしている。

ただし、本例では。

同期保護段数は４段、同期外れ保護段数は３段としてい
る。

同図において１は入力クロックＣＬＫに同期した入力デ
ータＤＩＮが同期符号Ｆ１ならびにＦ２であることを検
出する同期符号検出回路、２は制御信号ＩＮＨによって
動作を停止し、出力を保持するフレームカウンタ、３は
ＡＮＤ検出回路であり、同期符号検出回路の出力１０１
および１０２がそれぞれフレームカウンタ２の出力１０
３および１０４の出力されるタイミングで共に正しく検
出された場合のみ一致、その他の場合は不一致として出
力１０５を出力する。

４はＯＲ検出回路であり、同期符号検出回路の出力１０
１および１０２がそれぞれフレームカウンタ出力１０３
および１０４の出力されるタイミングでどちらか片方が
検出されなかった場合に同期符号不検出を出力する。

保護回路５はＡＮＤ検出出力１０５をフレームカウンタ
２の出力１０４でラッチし、同期検出保護段数のレジス
タ数をもつシフトレジスタ６とシフトレジスタ６の全て
のＱ出力論理積をとるＡＮＤゲート７、同期外れを検出
するため、シフトレジスタ６のＱ出力の論理積を同期外
れ保護段数だけとるＡＮＤゲート８、同期符号検出回路
の出力１０１の負論理をとるためのインバータ９、シフ
トレジスタ６のＱ出力の同期外れ保護段数−１段までと
、インバータ９の出力と、フレームカウンタ出力１０３
の論理積をとるＡＮＤゲート１０、同期外れを検出する
ため、ＡＮＤゲート８とＡＮＤゲート９の論理和をとる
ＯＲゲート１１．ＡＮＤゲート７の出力とＯＲゲごト１
１の出力をそれぞれＪ、に入力に接続し、入力クロック
ＣＬＫで動作し、同期出力ＦＳＹＮを出力するエツジト
リガタイプＪ−にフリップフロップ１２、同期出力ＦＳ
ＹＮによって入力を切替えるセレクタ１３からなる。

このフレーム同期回路は、同期出力ＦＳＹＮが出力され
ていない同期外れ状態では、フレームカウンタ２を停止
させ、フレームカウンタ出力１０３又は１０４のどちら
か一方を出力したままとする。同期符号検出回路１の出
力１０１又は１０２が出力されるとＯＲ検出回路４が出
力をＯとする。

セレクタ１５は同期出力ＦＳＹＮが０のため、ＯＲ検出
回路４の出力を選択する。

ＯＲ検出回路４の出力がＯになると、制御信号ＩＮＨは
０となりフレームカウンタ２が動作を開始する。フレー
ムカウンタ２の出力１０３，１０４が出力されるタイミ
ングで同期符号検出回路の出力１０１，１０２がそれぞ
れ共に正しく検出されている場合、ＡＮＤ検出回路は一
致を検出、その他の場合は不一致としてＡＮＤ検出出力
１０５はフレームカウンタ２の出力１０４が出力ぎれた
後に保護回路６へ出力される。−数回数が同期保護段数
に等しく、シフトレジスタ６の全てのＱ出力の論理積を
とるＡＮＤゲート７の出力が１、ＯＲゲート１１の出力
は０となり、エツジトリガタイプＪ−にフリップフロッ
プ１２は１にセットされ、同期出力ＦＳ、ＹＮが１とな
り、同期が確立する。

同期外れの検出は同期符号Ｆ１又はＦ２がフレームカウ
ンタ２の出力１０３，１０４の出力タイミングで検出さ
れない場合にＡＮＤ検出回路３は不一致を検出して出力
が０となり、シフトレジスタ６の出力が順次Ｏとなる。

シフトレジスタ７の出力が０となっている段数が同期外
れ保護段数−１段と等しくかつ、フレームカウンタ２の
出力１０３の出力されるタイミングで同期符号検出回路
の出力１０７が０となりインバータ９の出力が１となる
と、ＡＮＤゲート１０のＡＮＤ条件が成立し制御信号Ｉ
ＮＨ出力並びにエツジトリガタイプＪ−にフリップフロ
ップ１２をリセットし、同期出力ＦＳＹＮはＯとなり同
期外れ状態となる。この様子を第２図に示す。

また、シフトレジスタ７の出力が０となっている段数が
同期外れ保護段数−１段と等しく、上記ＡＮＤ条件が成
立しない場合は、シフトレジスタ６のラッチデータが同
期外れ保護段数まで０となった時点で制御データＩＮＨ
が出力され、エツジトリガタイプＪ−Ｋにフリップフロ
ップ１２はリセットされ、同期出力ＦＳＹＮは０となり
、同期外れ状態となる。この様子を第３図に示す。

本実施例によれば、フレーム同期回路の同期外れ保護段
数を変えることなく、同期符号の不一致を検出してから
同期復帰するまでの時間を短縮することができる。

〔発明の効果〕

本発明のフレーム保護方式は、従来のフレーム同期回路
を実現するために必要な素子数とほぼ等しい素子数で実
現でき、従来のフレーム同期保護方式とミスフレーム発
生及び符号誤りに対する保護特性は変わらず、同期符号
の不一致を検出してから同期復帰するまでの時間を短縮
できるため、伝送装置のサービス率を向上できるという
効果がある。

【図面の簡単な説明】

第１図は本発明の実施例であるフレーム同期回路のブロ
ック図、第２図は実施例のタイムチャート、第３図は実
施例のタイムチャート、第４図は従来のフレーム同期回
路のブロック図、第５図は従来のフレーム同期回路のタ
イムチャート、第６図は従来のフレーム同期回路のタイ
ムチャートである。 １・・・同期符号検出回路、２・・・フレームカウンタ
、３・・・ＡＮＤ検出回路、４・・・ＯＲ検出回路、５
・・・保護回路、６パ・シフトレジスタ、７，８．１０
・・・ＡＮＤゲート、９・・・インバータ、１１・・・
ＯＲゲート、１２・・・エツジトリガタイプＪ−にフリ
ッププロップ、１３・・・セレクタ。 Ｑす 力２図 第 図 放出 ８工 気４図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. １、受信クロックに同期した受信データ中に含まれる複
   数の同期符号を検出する手段と、制御信号により動作を
   停止もしくは出力を保持可能で該同期符号に対応するタ
   イミング信号を発生する手段と、該同期符号検出出力と
   該タイミング信号発生手段の出力とのタイミングの一致
   を検出する手段と、該タイミング一致検出手段の出力が
   規定された順序で共に検出されているときに一致信号を
   出力する手段と、該一致信号の連続回数を検出する手段
   と、該回数検出手段によって制御信号を出力する手段と
   を備え、該制御信号によりタイミング信号発生手段の信
   号位相を同期信号に合わせて制御するフレーム同期方式
   において、同期符号の検出されたタイミングが、所定保
   護段数連続してずれている場合は、該同期符号の内一つ
   の検出タイミングの不一致を検出した時点で、タイミン
   グ信号発生手段の信号位相制御を開始することを特徴と
   するフレーム同期保護方式。