JPH022751A - 可変長データ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は１つの親局と複数の子局を１本の伝送路にてル
ープ状に接続したデータ伝送装置に関し、特に種々の長
さのデータを伝送できる可変長データ伝送装置に関する
。

従来の技術 近年、マイクロプロセッサの利用により自動機械が高機
能化され、それに伴い数百にも及ぷセンサ、７クチエエ
ータなどが付設され、これを単一のマイクロプロセッサ
で制御することがめずらしくな（なっているが、より高
度な制御を行うために、マイクロプロセッサと周辺ＬＳ
Ｉを用い、周辺ＬＳＩからセンサ、アクチエエータへそ
れぞれ配線を行っている。しかし、マイクロプロセッサ
と周辺ＬＳＩの間の配線量が多くなり、配線業務の増大
、配線間の耐ノイズ性の劣化、トラブル時の困難等の問
題があった。

そこで、本出願人は上記に鑑み、特願昭６１−１６５８
３０号において、周辺ＬＳＩを備えた子局をループ状に
接続し、マイクロプロセッサを備えた親局と各子局との
間で高速でデータ伝送を行うことのできるデータ伝送装
置を提案した。

発明が解決しようとする課題 ところが、先に提案したデータ伝送装置の構成では、伝
送するデータ長はすべて一定でなければならず、各子局
に対してワード艮のデータやバイト艮のデータなど、異
なった長さのデータを伝送することができないという問
題があった。

なお、各子局において受信した伝送データの１フレーム
全体を一旦取り込んだ後、再構築して送信する方式のデ
ータ伝送装置を用いた場合には、データ長の異なったデ
ータも伝送することができるが、伝送に時間が掛かり、
高速応答が要求される制御には適用できないという問題
があり、回路構成も複雑になるという問題もあった。

本発明は上記従来の問題点に鑑み、データ長の異なるデ
ータを混在させて高速で伝送できる可変長データ伝送装
置の提供を目的とする。

課題を解決するための手段 本発明は上記目的を達成するため、シリアルデータ信号
中にクロック成分を含んだ伝送信号を用いたデータ伝送
装置であって、受信信号に対して必要に応じて入出力操
作を行って半クロック遅れで送信信号としで出力する手
段と、受信信号の無変化状態が継続すると設定時間毎に
信号を出力する伝送フレーム終端検出手段と、受信信号
に対して入出力操作をイブうべく設定された設定フレー
ムの終端を検出する手段と、受信信号の始端を検出して
から伝送フレームの終端と設定フレームの終端の両方を
検出するまで受信及び送信用のキャリア信号を発生する
キャリア信号発生手段と、受信信号の始端を検出してか
ら設定フレームの終端を検出するまでの間で入出力操作
のタイミング信号を出力するタイミング発生手段とを備
えたことを特徴とする。ここで、クロック成分を含んだ
伝送信号の形態には、パイ７工イズ符号、ｆ／２ｆ符号
等がある。

また、伝送フレーム終端検出手段からの出力信号が設定
時間内に設定回数以上出力されたときに信号を出力する
断線検出手段が設けられる。

作用 本発明によれば、受信信号の始端から伝送フレームの終
端又は設定フレームの終端までのいずれか長い方のフレ
ーム艮の間キヤＩ７７信号が出力されるので、どのよう
な伝送フレーム艮の受信信号でも半クロック遅れで送信
信号として出力され、また設定フレーム長のデータに対
して入出力操作が可能である。

又、伝送フレームの終端検出は、受信信号の無変化状態
が所定時間継続したことを検出しで行っており、さらに
受信信号の途中で伝送フレームの終端を検出するために
設定された時間よりも長く黒変化状態が継続するような
エラーが生じ、伝送フレームの終端を検出する信号が誤
って出力されても、少なくとも設定フレーム艮の間はこ
れを無視して１つの伝送フレームとして処理するように
しているので、単発ノイズによる無変化状態を伝送フレ
ームの終端として検出して誤動作することはなく、又光
コネクタの抜き差しを行って伝送フレーム途中に無変化
状態を生じた場合などの同期復帰も速やかに行える。

又、伝送フレーム終端検出手段からの出力信号を利用し
で、その出力信号が設定時間内に設定回数以上出力され
た場合に、断線により受信信号が受信されていないのを
検出することができる。

実施例 以下、本発明の一実施例を＠１図〜第５図を参照しなが
ら説明する。

第２図は、親局又は前の子局から送信された信号を受信
し、必要な入出力操作をイブっで次の子局又は親局に送
信する子局の構成を示す。なお、伝送信号の７オーマツ
トは、第３図に示すように、同期部、アドレス部及びデ
ータ部にて構成されている。

第２図において、受信信号ａは直列信号遅延回路１、ア
ドレス部直列並列変換器２、データ部直列並列変換器３
及びキャリア・タイミング発生回路４に入力されている
。キャリア・タイミング発生回路４からは、受信信号ａ
の同期部を受信すると、半クロツク遅延したキャリア信
号りを出力する。前記直列信号遅延回路１は、キャリア
信号りのタイミングで受信信号を半クロツク遅延してそ
のまま切替スイッチ５を介しで出力信号■としで出力す
る。アドレス部直列並列変換器２は、キャリア信号１１
と７ドレス検出信号ｉを入力された７ンドデート６から
の出力信号にて受信信号中のアドレス部を並列信号に変
換し比較器７に出力する。

この比較器７には、この子局のアドレスを設定したアド
レス設定器８からの信号が入力され、アドレス比較タイ
ミング信号ｊにより両者を比較し、一致したとき、前記
切替スイッチ５を■側がら■側に切り替える入力セレク
ト信号ｋを出力する。

萌記データ部直列並列変換器３は、キャリア信号りにて
順次並列信号に変換しで出力ラッチ回路９に出力する。

この出力ラッチ回路９は、前記アドレス一致時に出力さ
れる入力セレクト信号にと出力ラッチタイミング信号１
が入力された７ンドデート１０がらの出力信号によって
受信信号ａのデータ部の信号がラッチし、出力データと
し゛て出力する。１１は断線信号ｎにより出力データを
オフにする出力遮断手段である。１２は、入力データの
並列直列変換器であり、入力データをキャリア信号りに
て直列信号に変換し、切替スイッチ５を介して前記送信
信号のデータ部を入力データに置換する。

次に、前記キャリア・タイミング発生回路４の構成を第
１図により説明する。

第１図において、受信信号ａは、第１７リツプ７０ツブ
１３、第２７リツプ７０ツブ１４及びストップビット検
出回路１５に入力されでいる。１６はタイミング発生回
路で、第１７リツプ７０ツブ１３から出力されるタイミ
ング発生回路リセット信号ｄにて受信信号ａの受信開始
タイミングで作動を開始し、伝送７オーマツトのアドレ
ス部に対応してアドレス検出信号ｉを、データ部に対応
してアドレス比較タイミング信号ｊを出力する。

また、タイミング発生回路１Ｇからその作動開始信号が
設定フレーム艮検出回路１７に入力され、フレーム長設
定スイツチ１８にで設定されたフレーム艮分受信したタ
イミングで前記第１７リツプ７０ツブ１３のリセット端
子に設定フレームエンド検出信号ｅが出力され、それに
伴って前記アドレス比較タイミング信号ｊが終了すると
ともに出力ラッチ信号１が出力される。

１９はキャリア発生回路であり、第２７リツプ７０ツブ
１４がら受信開始タイミングで出力されるキャリア発生
タイミン゛グ信号ｇに基づいて受信信号ａに対して半ク
ロツク遅延して、基準クロックｂを分周して得られる受
信信号の半分のパルス幅のキャリア信号りが出力される
。また、第２７リツプ７０ツブ１４のリセット端子には
、前記ストップビット検出回路１５からのストップビッ
ト検出信号Ｃと前記タイミング発生回路リセット信号ｄ
の反軟信号とが入力された７ンドデー）２０から出力さ
れるキャリア発生リセット信号ｒが入力されており、設
定フレームエンドの検出後にストップビットを検出した
タイミングでキャリア信号１１の出力を停止するように
構成されている。

前記ストップビット検出回路１５では、基準クロックｂ
がカウンタ２１に入力され、このカウンタ２１から所定
時間間隔でストップビット検出信号Ｃを出力するように
構成されるとともに、カウンタ２１を受信信号ａ又はス
トップビット検出信号Ｃにてリセットするように構成さ
れている。＊た、前記カウンタ２１の適当なカウント数
の出力信号が断線検出回路２２のカウンタ２３に入力さ
れ、図示を省略したリセット回路にて設定された所定時
間内に設定回数以上信号が入力された場合には、受信信
号ａの受信が異常な長時間受信されていないということ
で、断線信号ｋを出力し、自己保持するように構成され
ている。

以上の構成における動作を次に説明する。

まず、伝送フレーム艮が設定フレーム長より長い場合に
ついて、第１図〜第３図に基づいて説明する。

受信信号の一例として第３図に示すａのような信号を受
信すると、第１７リツプ７０ツブ１３から出力されるタ
イミング発生回路リセット信号ｄがＨとなり、タイミン
グ発生回路１６にて所定のタイミングでアドレス検出信
号ｉがＨとなり、その後アドレス検出信号ｉがＬに復帰
するとともに、アドレス比較タイミング信号ｊがＨとな
る。タイミング発生リセット信号ｄは設定フレーム長検
出回路１７からの設定フレームエンド検出信号ｅにてＬ
となり、それによって７ドレス比較タイミング信号ｊが
Ｌとなるとともに、出力ラッチ信号１が出力される。　
その結果、受信信号ａの７ドレス部がアドレス部直列並
列変換器２にて並列信号に変換された後、受信信号ａの
データ部の受信開始タイミングから設定フレームエンド
検出までの間、比較器７にてアドレス設定部８で設定さ
れているアドレスと比較される。一致している場合は、
入力セレクト信号ｋが出力され、切替スイッチ５が■側
に切替えられ、並列直列変換６１２にて直列信号とされ
た入力データが送信される。また設定フレームエンド検
出信号ｅの出力にて出力ラッチ信号１が出力され、上記
のように７ドレスが一致していると、出力ラッチ回路９
が作動し、データ部直列並列変換器３にて並列信号に変
換された受信信号ａのデータ部が出力データとして出力
され、出力データが更新される。アドレスが不一致の場
合は入力セレクト信号ｋが出力されず、出力データの更
新も入力データの送信も行なわれない。

一方、受信信号ａを受信すると、第２７リツプ７０ツブ
１４から出力されるキャリア発生タイミング信号ｇがＨ
となり、キャリア発生回路１９からキャリア信号１１が
出力される。前記キャリア発生タイミング信号ｇは、設
定フレームエンドが検出されて前記タイミング発生回路
リセット信号ｄがＬになった後、ストップビット検出回
路１５がらストップビット検出信号Ｃが出力されること
によってＬとなり、この間キャリア信号りが出力される
。そのため、キャリア信号りは設定フレーム艮と伝送フ
レーム艮のいずれが長い方の期間出力されることになる
。

従って、受信信号ａは設定フレーム長よりも長くても、
直列信号遅延回路１にてキャリア信号りにより半クロツ
ク遅延された状態で切替スイッチ５を介して送信される
。その際、上記のように７ドレスが一致した場合には、
設定フレーム艮に対応するデータ部（データ１）の送信
時に、切替スイッチ５が■側に切替えられることによっ
て入力データに差し替えられて送信され、その後切替ス
イッチ５が■側に復帰することによって設定フレーム長
からはみ出したデータ部（データ２）はそのまま送信さ
れる。また、アドレスが一致した場合、受信信号ａの設
定フレーム艮に対応するデータ部は出力データとして出
力される。

次に、伝送フレーム艮より設定フレーム艮の方が艮い場
合の動作を第４図により説明すると、受信信号ａの受信
が終了してストップビット検出信号Ｃが出力されても、
設定フレームエンド検出信号ｄが出力されないために、
キャリア発生り、イミング信号ｇｌ！Ｈのままであり、
設定フレームエンド検出信号ｄが検出された後、ストッ
プビット検出信号Ｃが出力されたタイミングでキャリア
発生タイミング信号ｇがＬとなり、キャリア信号は受信
信号ａの受信後設定フレーム終了まで出力される。＊た
、アドレス比較タイミング信号ｊ及び入力セレクト信号
には、設定フレーム終了までＨであり、設定フレーム艮
に対応するデータ艮の入出力捏作が行なわれる。

以上のように伝送フレーム艮が変化しても半クロツク遅
延するだけで高速で受送信できる。

また、ストップビット検出信号Ｃのみによって伝送フレ
ームの終端を検出してキャリア発生タイミング信号ｇの
リセットを行うようにした場合、第５図に示すように、
受信信号ａの途中に伝送不良等による単発ノイズによっ
てビット抜けがあった場合に、ビットルールエラーとし
てエラー検出すべきところが、伝送フレームの終端とし
て認識し、次の信号から以降を別の伝送フレームとして
処理し、誤動作する虞れがあるが、上記のように設定フ
レーム長の終端検出後にストップビットを検出すること
によりキャリア発生タイミング信号ｇをリセットするこ
とによってそのような虞れはない。また、同様に光通信
を行っている場合に、光コネクタの抜き差しにより伝送
データにビット抜けが生じた場合にも、伝送フレームの
始端を速やかに検出でき、同ｗ１復帰が早く為される。

さらに、断線にて受信信号が長時間受信されなかった場
合には断線信号ｎが出力され、出力データがオフされる
ため、誤動作が防止される。

なお、上記実施例では各子局のフレーム艮の設定を設定
スイッチにより行う例を示したが、伝送信号によって行
うようにすることもできる。

発明の効果 本発明の可変長データ伝送装置によれば、以上のように
受信信号の始端から伝送フレームの終端又は設定フレー
ムの終端までのいずれか長い方のフレーム艮の間キャリ
ア信号が出力されるので、どのような伝送フレーム艮の
受信信号であっても半クロック遅れで送信信号として出
力できるとともに設定フレーム艮のデータに対して入出
力操作でき、高速伝送が可能でかつ伝送フレームの長短
に対応できる。

又、伝送フレームの終端検出は、受信信号の無変化状態
が所定時間継続したことを検出して行っており、さらに
受信信号の途中で伝送フレームの終端を検出するために
設定された時間よりも艮く無変化状態が継続するような
エラーが生じ、伝送フレームの終端を検出する信号が誤
って出力されても、少なくとも設定フレーム艮の間はこ
れを無視して１つの伝送フレームとして処理するように
しているので、単発ノイズによる無変化状態を伝送フレ
ームの終端として検出して誤動作することはなく、又光
コネクタの抜き差しを行って伝送フレーム途中に無変化
状態を生じた場合などの同期復帰も速やかに行える。

又、伝送フレーム終端検出手段からの出力信号を利用し
て断線により受信信号が受信されていないのを検出する
ことができる等、大なる効果を発揮する。

【図面の簡単な説明】

第１図〜第５図は本発明の一実施例を示し、第１図はキ
ャリア・タイミング発生回路の構成図、第２図はループ
状データ伝送装置の子局の構成図、＃５３図は伝送フレ
ーム長が設定フレーム長よｒ）長い場合の各部の波形図
、第４図は伝送フレーム艮が設定フレーム艮より短い場
合の各部の波形図、第５図は伝送不良によるビット抜け
の場合の動作を説明する波形図である。 ５・・・・・・・・・ストップビット検出回路６・・・
・・・・・・タイミング発生回路７・・・・・・・・・
設定フレーム艮検出回路９・・・・・・・・・キャリア
発生回路２・・・・・・・・・断線検出回路。 代理人１１錦弁理士　中圧敏男　はが１名１・・・・・
・・・・直列信号遅延回路２・・・・・・・・・アドレ
ス部直列並列変換器３・・・・・・・・・データ部直列
並列変換器４・・・・・・・・・キヤ＋７７・タイミン
グ発生回路５・・・・・・・・・切替スイッチ ７・・・・・・・・・比較器 ８・・・・・・・・・アドレス設定器 ９・・・・・・・・・出力ラッチ回路

Claims (2)

【特許請求の範囲】
1. （１）シリアルデータ信号中にクロック成分を含んだ伝
   送信号を用いたデータ伝送装置であって、受信信号に対
   して必要に応じて入出力操作を行って半クロック遅れで
   送信信号として出力する手段と、受信信号の無変化状態
   が継続すると設定時間毎に信号を出力する伝送フレーム
   終端検出手段と、受信信号に対して入出力操作を行うべ
   く設定された設定フレームの終端を検出する手段と、受
   信信号の始端を検出してから伝送フレームの終端と設定
   フレームの終端の両方を検出するまで受信及び送信用の
   キャリア信号を発生するキャリア信号発生手段と、受信
   信号の始端を検出してから設定フレームの終端を検出す
   るまでの間で入出力操作のタイミング信号を出力するタ
   イミング発生手段とを備えたことを特徴とする可変長デ
   ータ伝送装置。
2. （２）伝送フレーム終端検出手段からの出力信号が設定
   時間内に設定回数以上出力されときに信号を出力する断
   線検出手段を設けた請求項１記載の可変長データ伝送装
   置。