JPH06232859A - フレーム同期回路 - Google Patents

フレーム同期回路

Info

Publication number
JPH06232859A
JPH06232859A JP5015488A JP1548893A JPH06232859A JP H06232859 A JPH06232859 A JP H06232859A JP 5015488 A JP5015488 A JP 5015488A JP 1548893 A JP1548893 A JP 1548893A JP H06232859 A JPH06232859 A JP H06232859A
Authority
JP
Japan
Prior art keywords
time slot
data
frame synchronization
frame
slot number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5015488A
Other languages
English (en)
Inventor
Masahide Nagareai
将英 流合
Tatsunori Nakajima
辰則 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5015488A priority Critical patent/JPH06232859A/ja
Publication of JPH06232859A publication Critical patent/JPH06232859A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【目的】 回路規模の小さいフレーム同期回路を提供す
る。 【構成】 複数のデータ端末からのデータを多重化して
なる入力信号の伝送路フレーム同期ビットを検出してタ
イムスロットに同期したタイムスロット番号を生成する
カウンタ部13と、データを一時記憶するメモリ部12
と、外部から入力されたマルチフレーム情報に基づいて
各タイムスロットに対するデータフレーム同期ビット検
出の条件を設定し、前記タイムスロット番号に同期して
該タイムスロット番号に対応する前記条件の下で前記メ
モリ部からデータを読み出して前記入力信号のデータフ
レーム同期ビットの検出を実行し、前記タイムスロット
番号が変るとき処理したデータを前記メモリ部に書き込
む処理部11を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は伝送装置のフレーム同期
回路、特に複数のデータ端末からのデータを多重化して
なる信号を入力とするフレーム同期回路に関するもので
ある。
【0002】
【従来の技術】図2は従来のフレーム同期装置の一例を
示す構成図である。
【0003】このフレーム同期装置に伝送路から例えば
図3に示すフレーム構成の多重化信号が入力された場合
の動作を以下説明する。ここで、図3(a)は伝送路か
らの多重化信号であって、TS1,TS2,…はタイム
スロットの番号、Fは伝送路のフレーム同期ビットから
なるフレームを示す。また、図3(b)はタイムスロッ
トTS1に対応する信号であって、MFはデータのフレ
ーム同期ビットであるマルチフレーム,CH1,CH
2,…はデータ信号を示す。
【0004】伝送路からの多重化信号は、伝送路とフレ
ーム同期装置とのインタフェースをとる伝送路IF部2
1を通り分離部22に入力される。分離部22は多重化
信号のフレームFを検出してフレーム同期をとり、多重
化信号をタイムスロット毎に分離して対応するフレーム
同期部へ送出する。例えば、タイムスロットTS1の信
号はフレーム同期部23−1へ、タイムスロットTS2
の信号はフレーム同期部23−2へ送出する。フレーム
同期部23−1,23−2,…等はマルチフレームMF
を検出してマルチフレームの同期をとり、データ信号C
H1,CH2,…を所定のデータ端末へ送出する。
【0005】図4は上記のフレーム同期部の一例を示す
構成図である。
【0006】図4において、分離部22からの信号は同
期パターン検出部41に入力される。同期パターン検出
部41は入力信号のフレーム同期ビット(データのフレ
ーム同期ビット)を検索し、所定のフレーム同期ビット
を検出できたか否かを保護判定部42に知らせる。保護
判定部42はこの知らせに基づいて必要により前方保護
あるいは後方保護をとり、フレーム同期がとれているか
否かを判定し、その判定結果をカウンタ部43に送る。
ここで前方保護は所定のフレーム同期ビットを一定回数
連続して得られなくなったときフレーム同期の状態が正
常でないと判定するものであり、後方保護はハンティン
グの状態において所定のフレーム同期ビットを一定回数
連続して得られたときフレーム同期が確立したと判定す
るものである。カウンタ部34はフレーム同期が確立し
たときカウンタをリセットし、以後フレーム同期の状態
が正常である場合にはフレームの同期に合せたクロック
を生成して同期パターン検出部に送出する。同期パター
ン検出部41はこのクロックに基づいて入力信号のフレ
ーム同期ビットを検索する。
【0007】このようにしてフレーム同期部は入力信号
のマルチフレームの位置を検出し、フレーム位置表示信
号を出力するものであった。
【0008】
【発明が解決しようとする課題】しかしながら、複数の
データ端末からのデータを多重化する方法には、CCI
TT(国際電信電話諮問委員会)勧告X.50による方
法を初めとして種々の方法があり、それぞれフレーム構
成やフレーム同期ビットが異っている。このため、フレ
ーム構成やフレーム同期ビットの異なる多重化方法によ
る複数の多重化信号にそれぞれ対応できるフレーム同期
装置を図2に示す従来の方法で構成するためには、異な
るフレーム構成やフレーム同期ビットの多重化信号にそ
れぞれ対応できる複数のフレーム同期部を各タイムスロ
ット毎に設け、これらを適宜切替えて使用する構成にす
る必要があり、従って回路規模が大きくなるという欠点
があった。
【0009】本発明は上記の欠点を除去するためになさ
れたものであって、タイムスロット毎にデータの多重化
方式が異なる多重化信号に対しても共通の回路で対応す
ることのできる回路規模の小さいフレーム同期回路を提
供することを目的とする。
【0010】
【課題を解決するための手段】本発明は上記の目的を達
成するため、複数のデータ端末からのデータを多重化し
てなる入力信号の伝送路フレーム同期ビットを検出して
タイムスロットに同期したタイムスロット番号を生成す
るカウンタ部と、データを一時記憶するメモリ部と、外
部から入力されたマルチフレーム情報に基づいて各タイ
ムスロットに対するデータフレーム同期ビット検出の条
件を設定し、前記タイムスロット番号に同期して該タイ
ムスロット番号に対応する前記条件の下で前記メモリ部
からデータを読み出して前記入力信号のデータフレーム
同期ビットの検出を実行し、前記タイムスロット番号が
変るとき処理したデータを前記メモリ部に書き込む処理
部を備えたものである。
【0011】
【作用】カウンタ部は入力信号のタイムスロットに同期
したタイムスロット番号を生成する。処理部は処理に先
立ち外部から入力されるマルチフレーム情報に基づいて
前記タイムスロット番号に対応する検出条件を設定し、
その検出条件の下でメモリ部からデータを読み出し、当
該タイムスロットの多重化データのフレーム同期ビット
を検出する。処理部は当該タイムスロットが終るとき、
フレーム同期ビットの検出を中止し1フレーム後に継続
して検出を実行できるように処理したデータをメモリ部
に退避させる。そして次のタイムスロット番号に対応す
る検出条件の下で当該タイムスロットの多重化データの
フレーム同期ビットの検出を行なう。
【0012】
【実施例】図1は本発明の実施例を示す構成図であっ
て、11は予め定められた手順に従って入力信号等の処
理、クロックの生成、各部の制御等を実行する処理部、
12は処理部11で処理したデータを一時記憶するメモ
リ部、13は入力信号の位相(タイムスロット)に同期
した信号を生成して処理部11およびメモリ部12へ出
力するカウンタ部である。
【0013】次に、本実施例の動作を説明する。
【0014】処理部11には、動作開始に先立って外部
からフレーム構成(例えばX.50,V.110,独自
のフレーム等)を示すマルチフレーム情報が入力され
る。処理部11は予め記憶されている種々の処理方法の
中から前記マルチフレーム情報に対応する処理方法を選
択し、マルチフレームカウンタのカウンタ情報、同期パ
ターン情報等の動作条件を設定する。
【0015】処理部11は伝送路から信号が入力される
とその一部をカウンタ部13へ出力する。カウンタ部1
3はその信号から伝送路のフレーム同期ビットを検索し
てそのフレームに同期した信号を生成し、処理部11お
よびメモリ部12へ送出する。例えば、入力信号が図5
に示す構成の信号である場合、カウンタ部13は入力信
号のタイムスロットの周期でカウンタにカウントアップ
させ、タイムスロットTS1〜TSNに同期したカウン
タ出力値0〜(N−1)(以下タイムスロット番号とも
いう)を出力する。処理部11およびメモリ部12はこ
のタイムスロット番号に同期して動作する。
【0016】処理部11は前記タイムスロット番号が入
力されたときそのタイムスロット番号に対応する動作条
件の下で所定の手順に従いマルチフレームの同期をとる
ための処理を前記タイムスロット番号に同期して実行す
る。この処理部11の動作を図6,図7を用いて以下詳
細に説明する。なお、図6は処理部11の動作を示すフ
ローチャート、図7はメモリ部12に一時記憶されるデ
ータである。
【0017】処理部11は動作開始したとき、マルチフ
レームの同期ははずれた状態にある。そこで、処理部1
1はまずフレーム同期ビットの検索を開始する。すなわ
ち、処理部11は入力された信号のフレーム同期ビット
の検索を行ない(ステップS1)、現在入力されている
タイムスロット番号に対応する所定のフレーム同期ビッ
トに一致するか否かを判断する(ステップS2)。所定
のフレーム同期ビットに一致しないときは、一致が得ら
れるまで上記のステップS1,S2の処理を検索タイミ
ングをシフト等させながら繰り返し実行する。
【0018】処理部11は所定のフレーム同期ビットに
一致するフレーム同期ビットを検出したとき後方保護に
入り、引き続き入力された信号のフレーム同期ビットの
検索を行ない(ステップS3)、所定のフレーム同期ビ
ットに一致するか否かを判断する(ステップS4)。一
致しないときは後方保護を解除し、ステップS1の処理
に戻る。一致するときはマルチフレームの同期が確立で
きたと判断し、後方保護を解除し、メモリ部12の「同
期有/無」のメモリ領域Aに“1”を書き込んでマルチ
フレームの同期が確立した状態にあることを表示すると
共に、メモリ部12の「フレームカウンタ」のメモリ領
域Dに“0”を書き込む(ステップS5)。以後、処理
部11はマルチフレームを構成するデータのチャネルに
同期してメモリ領域Dの内容を読み出し、これに1を加
算して再びメモリ領域Dに書き込み、読み出した内容が
N−1(データのチャネル数である)であるときは1を
加算しないで“0”をメモリ領域Dに書き込むという処
理を行なう(ステップS6)。すなわち、メモリ領域D
の内容は、データのチャネルに同期して0からN−1ま
での値を繰り返して出力するフレームカウンタの出力値
のように変化し、従ってメモリ領域Dの内容0〜N−1
はそれぞれ入力信号のデータチャネル番号を表わすこと
になる。
【0019】処理部11は上記のステップS6に続いて
フレーム同期ビットの検索を行ない(ステップS7)、
所定のフレーム同期ビットに一致するか否かを判断し
(ステップS8)、一致するときはステップS7に戻
る。以後、マルチフレームの同期が正常である限り、上
記のステップS7およびステップS8の処理が繰り返し
て実行される。しかし、マルチフレームの同期に異常が
発生して所定のフレーム同期ビットを検出することがで
きないときは前方保護に入り、引き続いて入力信号のフ
レーム同期ビットの検索を行ない(ステップS9)、所
定のフレーム同期ビットに一致するか否かを判断する
(ステップS10)。一致するときはマルチフレームの
同期はまだ確保されているものとして前方保護を解除
し、ステップS7に戻る。一致しないときはマルチフレ
ームの同期ははずれた状態になったと判断して前方保護
を解除し、メモリ部12のメモリ領域Aの内容を“0”
に置き替えて同期はずれの状態にあることを記憶すると
共にステップS1に戻り、フレーム同期ビットの検索を
始める。
【0020】このように、処理部11は入力信号のタイ
ムスロットに同期して該当するタイムスロットで伝送さ
れてくる多重化データのフレーム同期をとるものであ
り、メモリ部12に処理したデータを書き込んだり、メ
モリ部12からデータを読み出したりしながら所定の手
順に基づいてフレーム同期の処理を実行し、タイムスロ
ットが次のタイムスロットに切り替るとき処理中のデー
タをメモリ部12に退避させ、1フレーム後の同一番号
のタイムスロットでフレーム同期の処理を再開すること
により、同一番号のタイムスロットの多重化データに対
して継続してフレーム同期の処理を行うことができる。
上記のフレーム同期の処理は各タイムスロットについて
独立に実行されるので、処理部11に複数の処理手順を
予め記憶させ、動作前に各タイムスロットに対する処理
手順を指示すれば、処理部11はタイムスロット毎に異
なる処理手順でそれぞれのフレーム同期をとることがで
きる。
【0021】なお、本実施例では前方保護および後方保
護の保護段数を2に設定してあるが勿論これに限定され
るものではない。
【0022】
【発明の効果】以上詳細に説明したように本発明によれ
ば、所定のマルチフレーム情報を入力することにより予
め記憶してある複数の検出条件の中から該当する検出条
件を選択し、入力信号のタイムスロットに同期して各タ
イムスロット毎に前記検出条件の下でマルチフレームの
同期をとる処理を時分割的に実行する回路構成にしてい
るので、マルチフレームの構成やフレーム同期ビットが
異なる複数の多重化データを有する入力信号に対して
も、各マルチフレーム毎にそれぞれ構成の異なる複数の
フレーム同期部を設けることなく対応することができ、
従って回路規模の小さなフレーム同期回路を実現するこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施例を示す構成図である。
【図2】従来のフレーム同期装置を示す構成図である。
【図3】伝送信号のフレーム構成例を示す図である。
【図4】図2に示すフレーム同期部23の構成図であ
る。
【図5】カウンタ部13の動作説明図である。
【図6】処理部11の動作を示すフローチャートであ
る。
【図7】メモリ部12に記憶されるデータを示す図であ
る。
【符号の説明】
11 処理部 12 メモリ部 13 カウンタ部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数のデータ端末からのデータを多重化
    してなる入力信号の伝送路フレーム同期ビットを検出し
    てタイムスロットに同期したタイムスロット番号を生成
    するカウンタ部と、 データを一時記憶するメモリ部と、 外部から入力されたマルチフレーム情報に基づいて各タ
    イムスロットに対するデータフレーム同期ビット検出の
    条件を設定し、前記タイムスロット番号に同期して該タ
    イムスロット番号に対応する前記条件の下で前記メモリ
    部からデータを読み出して前記入力信号のデータフレー
    ム同期ビットの検出を実行し、前記タイムスロット番号
    が変るとき処理したデータを前記メモリ部に書き込む処
    理部を有することを特徴とするフレーム同期回路。
JP5015488A 1993-02-02 1993-02-02 フレーム同期回路 Pending JPH06232859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5015488A JPH06232859A (ja) 1993-02-02 1993-02-02 フレーム同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5015488A JPH06232859A (ja) 1993-02-02 1993-02-02 フレーム同期回路

Publications (1)

Publication Number Publication Date
JPH06232859A true JPH06232859A (ja) 1994-08-19

Family

ID=11890187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5015488A Pending JPH06232859A (ja) 1993-02-02 1993-02-02 フレーム同期回路

Country Status (1)

Country Link
JP (1) JPH06232859A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327983B1 (ko) * 1999-02-22 2002-03-12 박종섭 메모리를 이용한 프레임 동기장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327983B1 (ko) * 1999-02-22 2002-03-12 박종섭 메모리를 이용한 프레임 동기장치

Similar Documents

Publication Publication Date Title
KR920005538A (ko) 동기 디지탈 신호를 비동기 디지탈 신호로 변환시키는 디지탈 전송 시스템
JPS6359294B2 (ja)
JPH10200518A (ja) 同期信号検出方式
JPH06232859A (ja) フレーム同期回路
JPH06261015A (ja) フレーム位相同期装置及びフレーム位相同期方法及び時分割多重フレーム位相同期装置
US5228037A (en) Line interface for high-speed line
JPS60224342A (ja) フレ−ム同期回路
JP2713009B2 (ja) 遅延時間差吸収装置
JPH0783339B2 (ja) 多重同期回路
JPH0630480B2 (ja) 速度変換回路
JP3185298B2 (ja) 論理処理回路
JP2590688B2 (ja) フレーム位相合わせ回路
JPH05344114A (ja) 同期検出装置
JP2990094B2 (ja) フレーム同期回路
JP2526491B2 (ja) 多重化装置
JPH05110534A (ja) 多重化データ通信装置のチヤネル同期方式
JPH0821923B2 (ja) 同期回路
JP2000307563A (ja) フレーム同期検出回路
JPH0993214A (ja) 多チャネルデコーダデータの多重同期処理方式
JP2002368709A (ja) タイムスロット入替回路
JPH0530100A (ja) Tdmaバースト同期回路
JPH08125649A (ja) フレーム同期検出方式
JPH05284127A (ja) データ伝送方式
JPH06177870A (ja) 同期保護装置
JPH02276333A (ja) 同期回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981013