DE3136631C2 - Einrichtung zur Korrektur von Stopf-Fehlern in einem Digitalsignal-Multiplexgerät - Google Patents
Einrichtung zur Korrektur von Stopf-Fehlern in einem Digitalsignal-MultiplexgerätInfo
- Publication number
- DE3136631C2 DE3136631C2 DE19813136631 DE3136631A DE3136631C2 DE 3136631 C2 DE3136631 C2 DE 3136631C2 DE 19813136631 DE19813136631 DE 19813136631 DE 3136631 A DE3136631 A DE 3136631A DE 3136631 C2 DE3136631 C2 DE 3136631C2
- Authority
- DE
- Germany
- Prior art keywords
- buffer memory
- input
- clock
- output
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Abstract
Eine derartige Einrichtung weist im Empfangsteil hinter jedem Demultiplexerausgang eine Taktanpassung auf. Diese enthält im Übertragungsweg des Nutzsignals einen Pufferspeicher (2), zwischen dessen Einlesetakt-Eingang und dessen Auslesetakt-Eingang ein Phasendiskriminator (3) liegt, der einen nachziehbaren Oszillator (5) zur Erzeugung des Auslesetaktes steuert. Erfindungsgemäß ist dem Pufferspeicher (2) eine Überwachungseinrichtung (6) für das zeitrichtige Auftreten oder eine Verschiebung um ± 1 Bit des Rahmenkennungswortes des Untersystems nachgeschaltet. Bei beiden derartigen Verschiebungen gibt die Überwachungseinrichtung (6) an den Pufferspeicher (2) ein Korrektursignal ab, das den Pufferspeicher (2) zu einer Taktanpassung veranlaßt. Ein durch Büschelstörungen oder Kurzzeitunterbrechungen hervorgerufener Bitschlupf wird auf diese Weise bereits im nachfolgenden Rahmen eliminiert und beeinflußt ein nachfolgendes Demultiplexen nicht.
Description
35
Die Erfindung bezieht sich auf sine Einrichtung zur Korrektur von Stopf-Fehlern im Empfangsteil eines Digitalsignal-Multiplexgeräts
einer höheren Hierarchiestufe mit einer hinter jedem Ausgang eines Demultiplexers
angeordneten Taktanpassung, mit einem im Übertragungsweg des Nutzsignals liegenden Pufferspeicher,
mit einem Phasendiskriminator, dessen Eingang mit einem Ausgang einer Auswerteeinrichtung für
die Stopfinformation und mit einem Einlesetakteingang des Pufferspeichers und dessen zweiter Eingang mit einem
Auslesetakteingang des Pufferspeichers verbunden sind, und mit einem nachziehbaren Oszillator, dessen
Eingang mit dem Ausgang des Phasendiskriminators und dessen Ausgang mit dem Auslesetakteingang des
Pufferspeichers verbunden sind.
Ein derartiger Empfangsteil von Digitalsignal-Multiplexgeräten
verschiedener Hierarchiestufen ist in der Zeitschrift »telcom report«, 2 (1979), Beiheft »Digital-Übertragungstechnik«,
Seiten 59 bis 64, insbesondere Bild 3 beschrieben.
In den Digitalsignal-Multiplexgeräten aller Hierarchiestufen
werden die Signale in beiden Übertragungsrichtungen digital — einmal bündelnd und einmal auftei-
lend — verarbeitet. Die Signale können untereinander plesiochron oder synchron sein.
Die bei plesiochronen Einzelsignalen erforderliche Taktanpassung geschieht nach dem Positiv-Stopfverfahren,
das in den CCITT-Empfehlungen G.742 bis G.752 festgelegt ist. Hierbei wird in der Sendestelle die
Bitrate des Einzelsignals niedrigerer Ordnung an die des abgehenden Multiplexsignals höherer Ordnung angepaßt
Nach der Übertragung erhalten bei diesen Verfahren die Bitraten der Einzelsignale wieder ihre ursprünglichen
Werte.
Für das zeitliche Verschachteln der vier Digitalsignale
wird ein Pulsrahmen verwendet, der für das gebündelte
Digitalsignal eine Bitrate von mehr als dem vierfachen Nennwert der Bitrate der Eingangssignale festlegt.
Der Aufbau der Pulsrahmen für ein 8,448-Mbit/s-Signal
und für ein 34368-Mbit/s-Signal zeigt Bild 2 der bereits
genannten Zeitschrift »telcom report«. In F i g. 1 ist der erstgenannte und in F i g. 2 der zweitgenannte Pulsrahmen
wiedergegeben.
Jeder der beiden Pulsrahmen ist in Abschnitte I—IV
unterteilt und enthält außer den Nutziniformationen Angaben für die Rahmenkennung, Überwachung und
Taktanpassung. Am Anfang des Abschnitts I des Pulsrahmens werden ein Rahmenkennungswort RKW und
Service-Bits SB übertragen. Der Rest des Pulsrahmens ist vier Einzelsignalen vorbehalten, die bitweise verschachtelt
werden. Dazu kommen — ebenfalls bitweise verschachtelt — Stopfinformationsbits St, die für jedes
Einzelsignal zu übertragen sind. Dabei ergibt sich im Pulsrahmeii für das 8,448-Mbit/s-Signal nach F i g. 1 für
jedes 2,048-Mbit/s-Signal eine Nutzinformation von maximal 206 Bits je Pulsrahmen.
Im Nutzinformationspaket NI des Abschnitts IV sind
die BitposiH.onen Nr. 5 bis Nr. 8 für den Stopfvorgang
bestimmt; hier kann je Einzelsignal im Falle des Stopfens ein Stopfbit anstelle eines Informationsbits übertragen
werden.
Aufgrund dieser Pulsrahmeneinteilung läßt sich je 2,048-Mbit/s-Signal und je Rahmen eine Nutzinformation
von 206 Bits oder 205 Bits übertragen. Die jeweilige Anzahl der in einem Pulsrahmen zu übertragenden Bits
hängt von dem Verhältnis der Bitrate des betreffenden Eingangssignals zur Bitrate des Multiplexsignals ab.
Die innerhalb der Toleranzgrenzen frei beweglichen Werte der Einzelsignalbitrate bestimmen das Verhältnis,
in dem aufeinander folgende Pulsrahmen 206 oder 205 Inforniationsbit aufnehmen. In den Abschnitten II,
III und IV des Pulsrahmens werden die Stopfinformationsbits jeweils in den Bitpositionen Nr. 1 bis Nr. 4
übertragen. Die Stopfinformation besteht aus einem Drei-Bit-Kennwort, das in der Gegenstelle aufgrund einer
Mehrheitsentscheidung ausgewertet wird: Nach dem Kennwort »000« folgt ein Informationsbit, nach
dem Kennwort »111« ein Stopfbit.
Der Pulsrahmen für ein 139,264-Mbit/s-Signal hat eine
Länge von 2928 Bits und ist in sechs Abschnitte zu je 488 Bits unterteilt. Das Rahmenkennungswort und die
Service-Bits umfassen die ersten sechzehn Bits; die Stopfinformation jeweils in den Bitpositionen Nr. 1 bis
Nr. 4 der Abschnitte II bis IV besteht aus einem Fünf-Bit-Kennwort.
Der Mehrheitsentscheid über die Stopfkontrollbits Si
hat den Zweck, daß selbst bei großen Fehlerquoten bei statistisch verteilten Bitfehlern die Stopfinformation
richtig ausgewertet wird, solange die Rahmensynchronisierung noch als richtig erkannt ist. Die Auswertung
der Stopfinformation wie auch die Prozedur der Rahmensynchronisierung
ist ebenfalls in den genannten CCITT-Einpfehlungen festgelegt.
Die Sicherung der Stopfinformation durch Mehrfachauswertung der Stopfkontrollbits St versagt jedoch bei
Büschelstörungen oder Kurzzeitunterbrechungen — beispielsweise als Folge von Beeinflussungsspannungen
—, wenn die Kurzzeitunterbrechung langer als eine halbe Rahmenperiode währt. Das sind beim Digitalsignal-
Multiplexgerät 2/8 ungefähr 48 μ5, beim Digitalsignal-Multiplexgerät
8/34 ungefähr 23 μ5, beim Digitalsignal-Multiplexgerät
34/140 ungefähr 10 μ$ und beim Digitalsignal-MultipIexgerät
140/565 etwa 2,5 με. ? steht hier
für 2,048 Mbit/s, 8 für 8,448 MBit/s, 34 für 34,638 Mbit/s,
140 für 139,264 Mbit/s und 565 für 564,992 Mbit/s. Kurzzeitunterbrechungen
der genannten Länge führen niemals zu einem Ausfall des Rahmensynchronismus des Demultiplexers. Sie führen jedoch mit einer Wahrscheinlichkeit
von 50% zu einer Fehlerauswertung der Stopfkontrolibits St. Der damit erzeugte Bitschlupf
führt jedoch zum Synchronausfall des betroffenen nachfolgenden Untersystems und eventuell vorhandener
Unter-Untersysteme.
Aus der DE-AS 25 47 771 ist bereits ein Verfahren bekannt, mit dem die Auswirkung einer Bitverfälschung
der Stopfinformation längs der Übertragungsstrecke durch eine schnelle neue Synchronisation gemildert
werden. Bei dieser wird bei erstmaligem Nichterkennen des Rahmenkennungswortes geprüft, ob dieses beispielsweise
um ein Bit vor- oder nacheilt Wird ein solcher Zustand erkannt, wird die Neusynchronisation
darch sofortige Taktnachstellung bewirkt. Das Multipllexgerät
paßt sich zwar dem neuen Zeitraster schnell an und verteilt die Bits richtig auf die Kanäle, jedoch ist
eine Zeitstörung in allen Kanälen nicht zu vermeiden. Vereinfacht ausgedrückt wird lediglich der »Drehschalter«
des Demultiplexers veranlaßt, entweder einen Kanal zweimal anzuschließen oder einen Kanal zu überspringen.
Aufgabe der Erfindung ist es, eine Einrichtung anzugeben, die die Folgen von Büschelstörungen oder Kurzzeitunterbrechungen
drastisch reduziert.
Ausgehend von einer Einrichtung der einleitend geschilderten Art wird diese Aufgabe erfindungsgemäß
dadurch gelöst, daß dem Pufferspeicher im Übertragungsweg des Nutzsignals eine Überwachungseinrichtung
für das zeitrichtige Auftreten oder eine Verschiebung um ± 1 Bit des Rahmenkennungswortes des Untersystems
nachgeschaltet ist, die einen Takteingang, der mit dem Ausgang des nachziehbaren Oszillators
verbunden ist, und die einen Korrektursignalausgang, der ein Korrektursignal zur Taktanpassung bei Verschiebung
abgibt und der mit einem Korrektursignaleingang des Pufferspeichers verbunden ist, aufweist.
Diese Lösung beruht auf der Erkenntnis, daß der durch Bitschlupf verfälschte Puls bereits vor den Ausgängen
des Digitalsignal-Multiplexgerätes zeitlich korrigiert werden kann, so daß sich ein Eingriff an dem
»Drehschalter« des Demultiplexers erübrigt.
Anhand eines Ausführungsbeispiels wird die Erfindung nachstehend näher erläutert.
Die Einrichtung enthält einen Demultiplexer I, einen
Pufferspeicher^ einen Phasendiskriminator3, eine Auswerteeinrichtung
4 für die Stopfinformation, einen nachziehbaren Oszillator 5, eine Überwachungseinrichtung
6 für das Rahmenkennungswort und eine Ausgangsschaltung 7.
Im Demultiplexer 1 wird das ankommende Zeitmultiplexsignal auf vier Kanäle verteilt, nachdem die Kanalsignale
mittels der Auswerteeinrichtung 4 für die Stopfinformation entstopft worden sind.
Die Einrichtung zeigt weiter die für nur einen Kanal erforderlichen Elemente. Das Kanalsignal wird in den
Pufferspeicher 2 mit dem Einlesetakt Tee eingeschrieben und durch den Auslesetakt Tae wieder ausgelesen.
Der Phasendiskriminator 3 vergleicht beide Takte und zieht den nachziehbaren Oszillator 5. der den Auslesetakt
erzeugt, nach.
Das ausgelesene Kanalsignal wird über die Überwachungseinrichtung
6 für das Rahmenkennungswcrt an die Ausgangsschaltung 7 abgegeben. In der Überwachungseinrichtung
6 wird geprüft, ob das Rahmenkennungsv.ort zeitrichtig oder um ± 1 Bit verschoben auftritt.
Im letzteren Falle wird ein Korrektursignal an den Pufferspeicher 2 abgegeben, der eine entsprechende
Anpassung vornimmt.
Es kann zweckmäßig sein, das Korrektursignal auch dem Phasendiskriminator 3 zuzuführen, da dieser von
der Auswerteeinrichtung 4 für die Stopfinformation im Fehlerfall einen Taktimpuls zuwenig oder zuviel erhalten
hat.
Hierzu 2 Blatt Zeichnungen
Claims (2)
1. Einrichtung zur Korrektur von Stopf-Fehlern im Empfangsteil eines Digitalsignal-Multiplexgeräts
einer höheren Hierarchriestufe mit einer hinter jedem Ausgang eines Demultiplexers (I) angeordneten
Taktanpassung, mit einem im Übertragungsweg des Nutzsignals liegenden Pufferspeicher (2), mit einem
Phasendiskriminator (3), dessen erster Eingang mit einem Ausgang einer Auswerteeinrichtung (4)
für die Stopnnformation und mit einem Einlesetakteingang des Pufferspeichers (2) und dessen zweiter
Eingang mit einem Auslesetakteingang des Pufferspeichers (2) verbunden sind, und mit einem nachziehbaren
Oszillator (5), dessen Eingang am Ausgang des Fhasendiskriminators (3) und dessen Ausgang
mit dem Auslesetakteingang des Pufferspeichers (2) verbunden sind, dadurch gekennzeichnet,
daß dem Pufferspeicher (2) im Übertragungsweg des Nutzsignals eine Überwachungseinrichtung
(6) für das zeitrichtige Auftreten oder eine Verschiebung um ±1 Bit des Rahmenkennungswortes
des Untersystems nachgeschaltet ist, die einen Takteingang, der mit dem Ausgang des
nachziehbaren Oszillators (5) verbunden ist, und die einen Korrektursignalausgang, der ein Korrektursignal
zur Taktanpassung bei Verschiebung abgibt und der mit einem Korrektursignaleingang des Pufferspeichers
(2) verbunden ist, aufweist.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Pufferspeicher (2) vorgesehen ist,
der zur Synchronüberwachung mit ausnutzbar ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813136631 DE3136631C2 (de) | 1981-09-15 | 1981-09-15 | Einrichtung zur Korrektur von Stopf-Fehlern in einem Digitalsignal-Multiplexgerät |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813136631 DE3136631C2 (de) | 1981-09-15 | 1981-09-15 | Einrichtung zur Korrektur von Stopf-Fehlern in einem Digitalsignal-Multiplexgerät |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3136631A1 DE3136631A1 (de) | 1983-04-07 |
DE3136631C2 true DE3136631C2 (de) | 1986-06-12 |
Family
ID=6141737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813136631 Expired DE3136631C2 (de) | 1981-09-15 | 1981-09-15 | Einrichtung zur Korrektur von Stopf-Fehlern in einem Digitalsignal-Multiplexgerät |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3136631C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4019536A1 (de) * | 1990-06-19 | 1992-01-02 | Siemens Ag | Schaltung zur digitalen datenuebertragung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2547771B1 (de) * | 1975-10-24 | 1976-11-18 | Siemens Ag | Verfahren und Anordnung zum Synchronisieren eines Empfaengers in einem Zeitmultiplexsystem |
-
1981
- 1981-09-15 DE DE19813136631 patent/DE3136631C2/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4019536A1 (de) * | 1990-06-19 | 1992-01-02 | Siemens Ag | Schaltung zur digitalen datenuebertragung |
Also Published As
Publication number | Publication date |
---|---|
DE3136631A1 (de) | 1983-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69532939T2 (de) | Eine störungsfreie Wegumschaltungsanordnung und Verfahren | |
DE3222658A1 (de) | Verfahren und vorrichtung zum unterdruecken von fehlerhaften daten | |
EP1186129A1 (de) | Verfahren und vorrichtung zum umwandeln virtuell verketteter datenströme in kontingent verkettete | |
EP0344534A1 (de) | Verfahren zur Qualitätsüberwachung eines Digitalsignals in Abschnitten einer Übertragungsstrecke | |
EP0021290A1 (de) | Verfahren und Schaltungsanordnung zur Synchronisierung bei der Übertragung von digitalen Nachrichtensignalen | |
EP0777351B1 (de) | Synchrones digitales Übertragungssystem | |
DE4027262A1 (de) | Verfahren zur synchronisation von digitalen daten | |
DE3217584A1 (de) | Digitales pcm-uebertragungssystem | |
EP0100820B1 (de) | Verfahren zur Synchronübertragung rahmenstrukturierter Daten | |
DE2846960C2 (de) | Multiplexgerät | |
DE3136631C2 (de) | Einrichtung zur Korrektur von Stopf-Fehlern in einem Digitalsignal-Multiplexgerät | |
EP1147632B1 (de) | VERFAHREN ZUM UMSETZEN VON NxSTM-1 SIGNALEN IN STM-N SIGNALE | |
DE2718317A1 (de) | Digital koppelnde fernmeldevermittlungseinrichtung | |
DE69830231T2 (de) | Steuerverfahren für vermittlungseinheit und danach arbeitende anordnung | |
EP0124906A2 (de) | Digitalsignal-Multiplexgerät | |
DE3206749C2 (de) | Ersatzschaltung zum Umschalten einer, ein Digitalsignal führende Betriebsstrecke auf einer Ersatzstrecke | |
DE2853058A1 (de) | Einrichtung zur taktrueckgewinnung in einer empfangsstation eines digitalen datenuebertragungssystems | |
EP0553610A1 (de) | Verfahren zur Synchronisierung von Schaltungsteilen einer Telekommunikationsanlage | |
DE2908366A1 (de) | Verfahren und schaltungsanordnung fuer einen phasenvergleich in einem digitalen nachrichtenuebertragungssystem | |
DE3136587A1 (de) | Einrichtung zur korrektur von stopf-fehlern in einem digitalsignal-multiplexgeraet | |
EP0214656A1 (de) | Übertragungsverfahren für ein Digitalsignal-Multiplexgerät | |
EP0150412B1 (de) | Verfahren zur Feststellung der Fehlerbündellänge | |
EP0993711B1 (de) | Verfahren und schaltungsanordnung zur adaption und durchschaltung eines datenstromes | |
DE3445419C2 (de) | ||
DE3044401C2 (de) | Verfahren zur Überwachung und Fehlerortung von PCM-Übertragungssystemen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |