DE3217584A1

DE3217584A1 - Digitales pcm-uebertragungssystem

Info

Publication number: DE3217584A1
Application number: DE19823217584
Authority: DE
Inventors: Dennis Gordon Felsted Essex Froggatt
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1981-05-14
Filing date: 1982-05-11
Publication date: 1982-12-30
Also published as: CH659747A5; ES512164A0; AU8357482A; US4472811A; ES8308182A1; GB2098834A; BE893178A; GB2098834B; AU544899B2

Description

D.G.Froggatt-3

Digitales PCM-Übertragungssystem

Die Erfindung betrifft ein digitales PCM-Übertragungssystem, insbesondere zur Anwendung in einer voll digital arbeitenden Fernsprechanlage mit Einrichtungen zur Schaffung der Synchronisation zwischen der Teilnehmerendstelle und
dem mit dieser verbundenen Vermittlungsschaltnetzwerk.

In einem solchen System werden Sprach-, Daten- und Signali sierungsinformationen in einer digitalen Bitfolge nach dem Zeitmultiplexverfahren übertragen, wobei die PCM-Zeichen je acht Bits aufweisen und mit einer Geschwindigkeit

von 80 kb/s übertragen werden.. Beim Empfang der Bitfolge an einem Empfänger der Endstelle oder des Schaltnetzwerkes ist es nötig, die Zeitlage des Bits, des Bitrahmens und des Mehrfachrahmens festzustellen. Um die Synchronisation zu prüfen, wird innerhalb des gewöhnlich vier Bitrahmen

umfassenden Mehrfachrahmens ein Synchronisationsmuster gesendet. Es ist erwünscht, bei der Systemeinschaltung schnell eine Synchronisation herbeizuführen und nach einem Synchronisationsverlust schnell die Synchronisation wiederherzustellen.

Eine bekannte Methode hierfür besteht darin, zu Beginn ein Synchronisationssignal zu senden, das die volle Bandbreite ausnutzt, bis die Synchronisation erreicht ist, und dann zum normalen Synchronisationsmuster in einer Mehrfachrahmenzeitlage umzuschalten. Mit dem Umschalten von einem

Synchronisationssystem zum anderen sind aber Nachteile verbunden.

Eine weitere bekannte Methode zur Synchronisation besteht darin, das normale Synchronisationsmuster im Mehrfachrah-

■· ο ■"

D.G.Froggatt-3

men zu senden und dabei alle anderen Bits während des Synchroni sationsdurchführungsabschnitts auf eine binäre 0 zu setzen. Diese Methode hat den Nachteil, daß Begrenzungen in manchen Anwendungsfällen hingenommen werden müssen.
Beispielsweise kann in geräuschspannungsbehafteten Gebieten die zur Erlangung der Synchronisation benötigte Zeit unzulässig lang werden.

Die Aufgabe der Erfindung besteht darin, ein digitales PCM-Übertagungssystem zu schaffen, bei dem eine schnelle
und einfache Synchronisation erreicht wird, ohne daß von einem Synchronisationssystem zum anderen umgeschaltet werden muß und Störspannungen die Synchronisationszeit unerwünscht lang ausdehnen.

Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.

Eine weitere Lösung der Aufgabe der Erfindung findet sich in den Merkmalen des Anspruchs 3.

Die Erfindung wird nun anhand eines Ausführungsbeispiels näher erläutert. Es zeigen:

Fig. 1 und 2 zwei bekannte Bitmuster in verschachtelter

Darstellung zur Verwendung der Bits in der Bitfolge,

Fig. 3 ein vereinfachtes Blockschaltbild einer Fernsprechanlage gemäß der Erfindung,

Fig. 4 ein grundsätzliches Flußdiagramm zur Erreichung der Synchronisation in einer Fernsprechanlage nach Fig. 3,

Fig. 5, 6 und 7 Synchronisationssuchmuster, die in einer
Fernsprechanlage nach Fig. 3 verwendbar sind.

D. G .Froggatt-3

Das nachfolgend beschriebene Synchronisationssystem soll die Synchronisation der empfangenen Bits festlegen und steuern, so daß die Ziffernvollständigkeit erhalten bleibt, soll ferner die Synchronisation des empfangenen
Bitrahmens festlegen und soll schließlich die Bitrahmen innerhalb eines Mehrfachrahmens identifizieren. Das Synchronisationssystem muß die Beginnerkennung der Synchronisation in beiden Richtungen der Teilnehmerleitungsschleife während der Verbindungsherstellung, die Überwachung der

Synchronisation während der Verbindung und das Wiederfangen der Synchronisation nach Fehlern während einer Verbindung bewältigen. Das Wiederfangen der Synchronisation sollte mit dem gemeinsamen Fehlererkennungssystem, insbesondere ohne merkliche Störung der Sprachübertragung, er-

reicht werden.

Das Synchronisationsmuster muß so gewählt werden, daß es leicht erzeugt und leicht erkannt werden kann, daß es nicht unzulässig geräuschspannungsempfindlich ist, daß es nicht leicht durch den (Sprech-) Verkehr simuliert werden
kann, und sollte eine schnelle Wiederherstellung der Synchronisation nach Synchronisationsverlust erlauben. Während der Initialisierung sollte das gesendete Bitmuster ermöglichen, daß es schnell und eindeutig gefunden wird.

Die nachfolgend beschriebene Anordnung ist für die Verwendung in 10-Bit-Schachtelsystemen entwickelt worden, in denen es vier Bitrahmen in einem Mehrfachrahmen gibt. Ein Beispiel solcher Rahmen ist in den Figuren 1 und 2 gezeigt. Die Anordnung ist aber auch in anderen Bitschachtelsystemen mit mehr als 10 Bits je Rahmen und mit mehr
als vier Bitrahmen je Mehrfachrahmen anwendbar. Die Anordnung ist ferner in anderen, weiter fortgeschrittenen Systemen einsetzbar.

D.G.Froggatt-3

In Fig. 1 werden in jedem Wort (Bitrahmen) die zehnten Bits für einen Datenkanal und die neunten Bits für verschiedene Funktionen benutzt. So werden im Bitrahmen 1 von vier Bitrahmen eines Mehrfachrahmens das Bit 10 für den Datenkanal und das Bit 9 für verschiedene Funktionen verwendet. Das Bit 9 wird daher im Bitrahmen 1 von vier Bitrahmen eines Mehrfachrahmens zur Synchronisation (SYNC), im Bitrahmen 2 zur Signalgabe (SIG), im Bitrahmen 3 für einen anderen und langsameren Datenkanal (DATA) und im Bitrahmen 4 zur Fernmessung (Gebührenzählung) (FM) benutzt.

Die Signalgabe schließt die Verwendung von mindestens zwei Mehrfachrahmen oder eines mehrere Mehrfachrahmen umfassenden Überrahmens ein, wobei die Verteilung der Bits in diesen Bitrahmen im vorliegenden Fall folgendermaßen getroffen ist:

a) Das erste Bit FG ist ein Flagbit, das in aufeinanderfolgenden Bitrahmen auf 0 oder 1 gesetzt wird, so daß ein Byte 01111110 entsteht, das das Vorhandensein eines Signalisierungsworts anzeigt.

b) Die zweiten Bits LI werden zur Anzeige einer Längenzahl benutzt, die angibt, wieviele Bitrahmen vom Signal isierungswort beansprucht werden, c) Die dritten Bits SI dienen zur Bedienungsanzeige, z.B.

zur Anzeige einer Adresse für das Signalisierungswort. d) Ein Bitblock INFORMATION dient zur Übertragung der Signalinformation.

e) Eine Rahmenprüffolge CRC dient zur Prüfung der Bitrahmensynchronisation und des Vorhandenseins von Datenbitfehlern.

Eine alternative Verwendung der neunten und der zehnten Bits ist in Fig. 2 gezeigt. Hier sind die Bits 9 und 10 zusammen verwendet, so daß der Mehrfachrahmen aus vier

D.G.Froggatt-3

Bitrahmen einen Kanal mit 16 kb/s ergibt, wobei die Bits

I für die Synchronisation in anderen Kanälen, die Bits 2, 3 und 4 sowie das Bit 1 in den anderen Kanälen für einen Signalisierungskanal vorgesehen sind. Die Bitverteilung

entspricht der für den Signalisierungskanal in Fig. 1 gewählten.

Die beim vorliegenden System verwendete Hardware umfaßt einen Mikroprozessor 10 (Fig. 3). Das Synchronisationsprogramm wird durch ein Interruptsignal eingeleitet, das
in regelmäßigen Zeitintervallen durch einen Taktgenerator

II zur Verfugung gestellt wird. Dies ereignet sich einmal pro Bitrahmen, weil es nicht praktikabel ist, daß das Intervall eine Bitperiode ist, denn das läßt nicht eine genügende Anzahl von Prozessorbefehlen zwischen den Inter-

rupts zu.

Das empfangene Leitungssignal von 80 kb/s wird in ein 16-Bit-Serien-ParalIeI-Register 12 unter der Steuerung eines 80-kHz-Taktimpulszuges eingegeben. Dieser Taktimpulszug wird mittels eines Frequenzteilers 13 durch den

Divisor 10 geteilt. Das Leitungssignal läuft mit einer Breite von 16 Bits vom Register 12 zum Mikroprozessor 10. Wenn das Signal richtig synchronisiert ist, besteht das erste Byte aus einer PCM-Oktalzahl, während die ersten beiden Bits des zweiten Bytes zusätzliche Bits sind, die

das erste Byte zu einem Zehnbitrahmen ergänzen. Die übrigen sechs Bits des zweiten Bytes sind die Bits 1 bis 6 des nächsten Bitrahmens und haben hinsichtlich des laufenden Bitrahmens keine Funktion.

Während der normalen Arbeitsweise im "Verkehrs"-Zustand
wird jede PCM-Oktalzahl sofort zu einem Ausgangsregister im Block 14 übertragen, doch während des Synchronisa-

D,G.Froggatt-3

tionszustands werden alle sechzehn Bits im Register 12 auf das Synchronisationsmuster hin abgefragt, wie noch erläutert wird. Register mit Anpassung für die ganzen 80 kb/s eines Bitrahmens bezüglich des gesendeten Verkehrs unter Einschluß des Sprechverkehrs werden einmal je Bitrahmen geladen oder gelesen. Die Register für einen anderen Verkehr oder für die Signalisierung werden durch den Mikroprozessor 10 in geeigneter Abfolge bedient; diese Register sind im Block 14 enthalten.

In Fig. 4 ist ein Flußdiagramm für das Mikroprozessorprogramm dargestellt.

Anhand der Fig. 3 sollen nun die Bitsynchronisation, die Bitrahmensynchronisation und die Mehrfachrahmensynchronisation betrachtet werden. Die mit 80 kb/s empfangene Bitfolge läuft mit gleicher Zeitdauer ab wie der von der Endstelle gesendete Zeittakt. Aus der ankommenden Bitfolge wird ein Bitratentakt in bekannter Weise wiedergewonnen, der über die gezeigte Verbindung dem Mikroprozessor 10 und dem Frequenzteiler 13 zugeführt wird. Dieser Bitratentakt wird wie gezeigt dazu benutzt, die ankommenden Bitfolgen seriell in das Register 12 zu bringen. Die Registerinhalte werden vom Mikroprozessor 10 beim Auftreten des Interrupts gelesen. Vorausgesetzt, daß eine Sperre vorgesehen ist, die eine Aufnahme von Daten während des Lesens des Registers verhindert, ist eine Wiedersynchronisation von Bits nicht notwendig.

Der Ausgang des Frequenzteilers 13 liefert einen Rahmentakt, der dazu benutzt wird, die ankommende Information im Register festzuhalten. Aber da diese Information bedeutend ist, muß die Phase des Rahmentakts durch die Synchronisationssignale synchronisiert werden. Dies wird da-

_ ₁₀.._.»-- ^ 17584

D.G.Froggatt-3

durch erreicht, daß der Frequenzteiler 13 entsprechend voreingestellt wird.

Der Mikroprozessor 10 arbeitet auf einer "Pro-Rahmen"-Basis, braucht aber nicht den Bitrahmen innerhalb des
Mehrfachrahmens identifizieren zu können. Dies wird dadurch erreicht, daß ein Bitrahmenzähler auf den das Synchronisationssignal enthaltenden Bitrahmen ausgerichtet ist.

Nun wird die Synchronisation mit besonderem Bezug auf die
Fig. 5 und 6 beschrieben. Wenn das System nicht synchron läuft, muß ein Signal zur Ermöglichung der Synchronisation gesendet werden. Dieses Signal kann als Synchronisationssuchmuster (SSM) bezeichnet werden. Das SSM hat dasselbe Synchronisationsmuster wie bei der normalen Übertragung, so daß Komplikationen vermieden werden, wenn von der Synchronisationssuchroutine zur Synchronisationsprüfroutine übergewechselt wird. Die Synchronisationsprüfroutine wird dann benutzt, wenn das System im Synchronzustand arbeitet. Ferner schließt das SSM keinen Verkehr
ein, weil dies keinem nützlichen Zweck dienen und nur das Erkennungssystem verwirren würde. Tatsächlich wurden etwaige Verkehrsbits im nichtsynchronen Zustand des Systems durcheinandergebracht.

Die einfachste Form des SSM ist "sync + 0", d.h., daß bei
Normalstellung des Synchronisationsmusters das Bit 9 im geeigneten PCM-Wort im Bitrahmen 0 des Mehrfachrahmens das Synchronisationsbit trägt, während alle anderen Zeitlagenbits auf den Binärwert 0 gesetzt sind. Dies hat den Nachteil, daß es - da nur jeweils 1 Synchronisationsbit
je 40 Bits auftritt und nur etwa die Hälfte dieser Bits 1-Bits sind - verhältnismäßig lange, z.B. 2 ms, dauern

D.G.Froggatt-3

kann, bis ein Synchronisationsbit erkannt worden ist. Ferner ist eine bestimmte Zeitspanne, z.B. 4 ms, zur Prüfung des Synchronisationsmusters nötig. In einem störspannungsbehafteten Gebiet können viele falsche Erkennungsvorgänge ablaufen, wobei jeder Erkennungsvorgang mit dem Synchronisationsmuster geprüft werden muß, so daß die für eine richtige Synchronisationserkennung benötigte Zeit vielfältig ausgedehnt wird. Ferner kann die Synchronisationsprüfung selbst aufgrund eines Fehlers im Synchronisationsmuster fehlerhaft ablaufen, wobei eine falsche Auslösung erfolgen oder eine Prüfung über mehrere SynchronisationsmusterintervclIe erforderlich sein kann.

Im vorliegenden System ist die Synchronisationserkennung während der Synchronisationssuche dadurch verbessert, daß die normalerweise fur den Verkehr vorgesehene Bandbreite benutzt wird. Die zusätzlich benötigte Synchronisationsinformation besteht in einem Zeiger für den Ort des Synchronisationsbits, für die Identität des Bitrahmens innerhalb des Mehrfachrahmens und für die Identität des Mehrfachrahmens innerhalb der Synchronisationsmusterfolge. Ideal wäre es, wenn diese Information in einem einzelnen Bitrahmen enthalten wäre.

Im vorliegenden System gibt es vier Bitrahmen in einem Mehrfachrahmen, so daß die Identitäten der Bitrahmen des Mehrfachrahmens mit zwei Bits codiert werden können. Da das neunte Bit für die Synchronisation benutzt wird (Fig. 5), werden diese beiden Bits für diese Codierung im siebten und achten Bit für den Fall des Synchronisationssuchzustandes untergebracht (Fig. 6). Die Bits 7, 8 und 9 können zusammen acht Kombinationen liefern, von denen zwei im Synchronisationsrahmen des Mehrfachrahmens auftreten können, weil das neunte Bit, das Synchronisations-

D.G.Froggatt-3

bit, eine binäre O oder 1 sein kann. Daher können sechs identifizierbare Kombinationen den Nichtsynchronisationsrahmen zugeordnet werden, so daß maximal sieben Bitrahmen pro Mehrfachrahmen auftreten können.

Im in einem vorgegebenen Bitrahmen betrachteten Wort können das siebte, achte und neunte Bit die eine oder die andere Polarität haben, so daß ihr Ort nur dann identifizierbar ist, wenn sie ein einziges Muster aufweisen. Das restliche Zehn-Bit-Wort muß einen zyklisch permutierbaren

Code aufweisen und darf nicht degeneriert sein, d.h. daß es nur einmal in jedem Zehn-Bit-Wort auftreten darf. Diesen Kriterien wird daourch genügt, daß das sechste und zehnte Bit des Worts auf eine binäre 1 gesetzt wird, siehe Fig. 6. Dort werden die Verwendung der Bits 7 bis 9

während der Synchronisätionssuche und die 1-Zustände des sechsten und zehnten Bits gezeigt.

Während des Synchronisationssuchvorgangs wird dem Mikroprozessor ein vollständiger Bitrahmen zugeführt, dessen Orientierung bezüglich des Prozessorworts aber nicht.be-

kannt ist. Daher findet im Suchvorgang eine Verschiebung bzw. eine Rotation des Inhalts statt, bis dasjenige Muster gefunden ist, bei dem zwei 1-Bits durch fünf O-Bits voneinander getrennt sind. Der hierfür benötigte Verschiebungsbetrag ist ein Maß für die Rahmenversetzung und

wird dazu benutzt, den Rahmentaktteiler voreinzustellen. Durch diese Steuerung wird bei der Eingabe des nächsten Bitrahmens eine Bitrahmensynchronisation erreicht. Die Bitrahmenidentität kann ebenfalls gelesen, im Mikroprozessorspeicher gespeichert und schrittweise um 1 bei je-

dem Interrupt erhöht werden.

In einem storspannungsverseuchten Gebiet kann der Fall

D.G.Froggatt-3

auftreten, daß zwei 1-Bits im Abstand von fünf Bits angetroffen werden, von denen ein Bit falsch ist. Dies würde zu einer falschen Synchronisationserkennung führen, die später als ungültig festgestellt wird und die somit zeitaufwendig ist. Die Prüfung auf O-Bits zwischen den beiden 1-Bits aber ermöglicht, daß ein solcher Fehler erkannt und der Synchronisationsversuch aufgegeben wird.

Ein Fehler im siebten, achten und neunten Bit ergibt eine falsche Bitrahmenidentität; daher wird angenommen, daß das Synchronisationsmuster sich im falschen Bitrahmen befindet. Daher geht die Synchronisationsprüfung fehl, begleitet von dem entsprechenden Zeitverlust. Es kann ge-

zeigt werden, daß bei einer Bitfehlerrate von 1/10 ein

Synchronisationsversuch von 3600 Synchronisationsversuchen aus diesem Grund fehlgeht. Dies kann dadurch vermieden werden, daß ein gesondertes Paritätsbit benutzt wird. Beispielsweise werden die Bits 6 bis 9 für Synchronisationssuchzwecke verwendet, wobei die Synchronisationszeigerbits nun vier Bits voneinander entfernt sind. Es gibt dann zwei solche Kombinationen im Bitrahmen, so daß der zyklische Code degeneriert ist. Wenn eine ungerade Parität benutzt wird, ist diese Schwierigkeit lösbar, aber dann werden besondere Prozessorbefehle benötigt. Der Wert der Parität ist in diesem Fall eine Kompromißsache im vorgenannten Störgebiet. In Systemen mit 11 oder mehr Bits je Wort ist das Vorsehen des Paritätsbit nicht mit einem Zeitverlust verbunden. Das Paritätsbit ist dort ein nütliches Additiv.

Das Mikroprozessorsystem arbeitet mit jedem Synchronisationscode zufriedenstellend, aber ein pseudozufälliger Polynominalcode hat Vorteile: er kann leicht erzeugt und erkannt werden, sowohl hinsichtlich der Hardware als auch

D.G.Froggatt-3

der Software. Obwohl er im Verkehr schwer zu simulieren ist, kann er sehr schnell als richtig oder falsch identifiziert werden. Die kürzeste, erzeugte, pseudozuf *äl 1 ige Folge ist (2³-l) Bits, d.h. 0001101. Ein weiteres nützliches Synchronisationsmuster ist die 15-Bit-Folge

4
(2 -1). Beide Folgen können leicht erzeugt werden, wenn rückgekoppelte Schieberegister verwendet werden.

Claims

Dipl.-Phys. Leo Thul

STUTTGART

INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK

D.G.Froggatt-3

Digitales PCM-Übertragungssystem

Patentansprüche

Digitales PCM-Übertragungssystem, dadurch gekennzeichnet, daß

a) die zu übertragene Nachricht in Bitrahmen auftritt, die jeweils ein PCM-Zeichen aus χ Bits, ein u.a. zur Übertragung der Synchronisationsinformation (SYNC) verwendbares Bit an der Stelle x+1 und mindestens ein zur Übertragung anderer Nachrichten (DATA) verwendbares Bit an der Stelle x+2 aufweisen,

b) beim Auftreten einer Synchronisationssuche entweder im Fall der Systemeinschaltung oder im Fall des Synchronisationsverlustes eine Anzahl y benachbarter Bits zur Übertragung der Synchronisationsinformation benutzt wird, wobei diese Bits die normalerweise für die PCM verwendeten sind und die Stelle χ einschließen,

c) in jedem zur Übertragung der Synchronisationsinformation benutzten Bitrahmen während einer Synchronisationssuche das Bit an der Stelle x+2 und das der Anzahl y vorangehende Bit auf einen ersten Binärwert (1) gesetzt werden, während alle anderen, normalerweise für PCM benutzen Bits auf den zweiten Binärwert (0) gesetzt werden, so daß das während der Synchronisationssuche gesendete Bitmuster zwei durch eine Anzahl x-y Bits des zweiten Bi-

D.G.Froggatt-3

närwerts (O) getrennnte Bits des ersten Binärwerts (1) aufweist,

d) beim Empfang einer während der Synchronisationssuche gesendeten Bitfolge ein vollständiger Bitrahmen in einem Register (12) gespeichert wird,

e) die gespeicherten Bits auf das Vorliegen der Kombination von zwei, den ersten Binärwert (1) aufweisenden Bits und durch diese beiden 3its getrennten, den zweiten Binärwert (O) aufweisendem x-y Bits geprüft werden (mittels 10),

f) die empfangenen Bits durch Steuerung mit Taktimpulsen verschoben werden, bis die genannte Kombination erkannt und das für die Kombinationserkennung benötigte Verschiebungsmaß festgehalten ist, und

g) der Takt (13) so in Übereinstimmung mit dem Verschiebungsmaß gebracht wird, daß der Takt und die Bitfolge aufeinander ausgerichtet sind.
2. Digitales PCM-Übertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß ein Bit aus den zusätzlichen y Bits ein Paritätsbit (P, Fig. 7) ist.
3. Digitales PCM-Übertragungssystem, dadurch gekennzeichnet, daß

a) die zu übertragene Nachricht in Bitrahmen aus jeweils 10 Bits auftreten, wobei jeder Bitrahmen ein PCM-Zeichen aus acht Bits, ein u.a. zur Übertragung der Synchronisationsinformation verwendbares neuntes B-it und ein zur Übertragung anderer Nachrichten verwendbares zehntes Bit aufweisen kann,

b) beim Auftreten einer Synchronisationssuche entweder im Fall der Systemeinschaltung oder im Fall des Synchronisationsverlustes zwei zusätzliche Bits, das siebte und achte Bit, der normalerweise als Teil der PCM-Zeichen

D.G.Froggatt-3

benutzten Bits auf den O-Zustand gebracht werden, so daß das während der Synchronisationssuche gesendete Muster zwei durch fünf O-Bits getrennte 1-Bits aufweist,

c) beim Empfang einer während der Synchronisationssuche gesendeten Bitfolge ein vollständiger Bitrahmen aus 10 Bits in einem Register (12} gespeichert wird,

d) der gespeicherte Bitrahmen auf das das Vorliegen der Kombination von zwei 1-Bits und fünf durch diese 1-Bits getrennten O-Bits geprüft wird,

e) der empfangene Bitrahmen a>js 10 Bits unter Steuerung von Taktimpulsen im Register (12) verschoben wird, bis die genannte Kombination erkannt und das für die Kombinationserkennung benötigte Verschiebungsmaß festgehalten i st, und

f) der Takt (13) so in Übereinstimmung mit dem Verschiebungsmaß gebracht wird, daß der Takt und die Bitfolge aufeinander ausgerichtet sind.