DE2233158C3 - Signalempfänger für ein Funk-Nachrichtenübertragungssystem - Google Patents

Description

Die Erfindung betrifft einen Signalempfänger für ein Funk-Nachrichtenübertragungssystem mit Informationsübertragung in aufeinanderfolgenden Rahmen eines synchronen Datensignals, von dem bestimmte Bitpositionen zur Übertragung eines Rahmensynchronisierungsworts verwendet werden, welcher Empfänger einen Rahmensynchronisator zum Synchronisieren des Rahmens des Empfängers mit dem Rahmen des Datensignals enthält, welcher Synchronisator eine Musterunterscheidungsschaltung zum Unterscheiden des Rahmensynchronisierungsworts enthält.

Ein in selektiven persönlichen Anrufsystemen oder Personenrufsystemen, die im großen Umfang wirken, auftretendes Problem ist der veränderliche und im allgemeinen niedrige Wert des Signal-Rauschverhältnisses, wodurch die Gewißheit, daß ein Anruf unter Anwendung einfacher und preisgünstiger Empfänger seinen Zweik erfüllt, im allgemeinen gering ist. Personenrufsysteme können mit verschiedenen Modulations und Kodierungsverfahren wirksam sein. Hier werden Systeme beschrieben, in denen die Anrufe binär kodiert sind und als eine Folge von Bits in einem kontinuierlichen, synchronen Bitslrom ausgesendet werden, In manchen Systemen mit intermittierender Wirkung wird vor jedem Anruf ein einmaliges Synchronisierungswort zur Bitsynchronisierung der Empfänger und zum Synchronisieren der Empfänger hinsichtlich des Anfangs des Anrufs ausgesendet. In solchen Systemen), in denen kontinuierlich ein Bitstrom ausgesendet wird, kann der Bitslrom in Rahmen eingeteilt werden, in denen die Anrufe feste Positionen einnehmen, und es braucht nur von Zeit zu Zeit Rahmensynchronisierungsinformation, normalerweise einmal je Rahmen, ausgesendet zu werden, um die Empfänger in der Synchronisation zu halten. Während derartige synchrone Systeme dadurch, daß sie Bits regenerieren können, auch bei niedrigen Werten des Signal-Rausohverhältnisses zuverlässig wirken können, können durch Störungen und Schwund Fehler aui.reten,

ίο die es erschwierigen, die Empfänger zuverlässig mit den Rahmen zu synchronisieren.

Es sind verschiedene Musterunterscheidungsschaltungen und Synchronisierungsalgorithmen bekannt, um eine Synchronisation zu erzielen, wenn Fehler auftreten, welche Algorithmen einen Kompromiß bilden zwischen der Geschwindigkeit, mit der die Synchronisation erreicht wird, und dem Sicherheitsgrad, daß der richtige Synchronisierungszustand erreicht wird. Aufgabe der Erfindung ist es, einen Signalempfänger vom beschriebenen Typ mit neu entworfenen Anordnungen zu schaffen, um die Zuverlässigkeit der Rahmensynchronisation zu erhöhen.

Der erfindungsgemäße Signalempfänger ist dadurch gekennzeichnet, daß jedes Bit des Datensignals gemeinsam mit den beiden vorhergehender. Bits, die um ein bzw. zwei Rahmen früher empfangen werden, einer Mehrheitsentscheidungsanordnung zugeführt werden, welche die drei Bits zu einem Bit zusammenfügt, dessen Wert dem Wert der Mehrheit der drei Bits entspricht, und daß das am Ausgang der Mehrheitsentscheidungsanordnung auftretende korrigierte Datensignal auf die Musterunterscheidungsschaltung einwirkt.

Die Erfindung und ihre Vorteile werden anhand der Figuren näher erläutert. Es zeigt

)5 Fig. 1 ein blockschemaiisches Schaltbild eines Ausführungsbeispiels des erfindungsgemäßen Signalempfängers,

F i g. 2 ein Schaltbild, das den Aufbau eines Überrahmens veranschaulicht,

ίο F i g. J ein Schaltbild, das den Aufbau des Überrahmens des korrigierten Datensignals veranschaulicht.

In dem vorliegenden Personenrufsystems sendet ein Hauptsender einen synchronen Bitstrom mit einer Geschwindigkeit von 200 Bit/s aus. Dieser Bitstrom ist in Überrahmen eingeteilt, die jeweils drei Rahmen umfassen. F i g. 2 stellt einen Überrahmen dar. Die drei Rahmen eines Überrahmens sind mit R\. R2 und R3 bezeichnet Jeder Rahmen ist in eine Synchronisierungsperiode S und vier Adressenperioden A. B. C. D

■>o eingeteilt, wie in F i g. 2 angegeben ist. Jede dieser Perioden umfaßt ein Wort von 20 Bits. Von den 20 Bits einer Adressenperiode werden die ersten 15 Bits für die Adresseninformation und die letzten 5 Bits zur Nachrichtenübertragung verwendet. Die Adresseninforma tion und die Nachrichteninformation für einen bestimmten Teilnehmer, die gemeinsam als Teilnehmcnnforma tion bezeichnet werden, werden in einem Übcrrahmen in gleichnamigen Adressenpennden der drei Rahmen dreimal ausgesendet, mithin beispielsweise in den

wi Adressenperioden A\. A2 und ΛΪ Dice drei Aussen düngen bilden gemeinsam einen Anruf. Der Anruf kann zur Erhöhung der Gewißheit, daß der erwünschte Teilnehmer erreicht wird, beispielsweise nach etwa 20 Sekunden wiederholt werden. In den Synchronisie·

'" rungsperioden 5wird ein einmaliges Syrtchrönisierungswort ausgesendet, auf das sich die Empfänger synchronisieren können.
Die Übcrrahmensynchronisicrung wird dadurch ver-

wirklicht, daß die Bits des Synchronisierungsworts in der Periode 52 mit umgekehrter Polarität ausgesendet werden. Aus bestimmten Gründen, die im weiteren erläutert werden, werden im Rahmen R2 alle Bits mit invertierter Polarität ausgesendei, mithin auch die Bits der Teilnehmerinformation. In F i g. 2 ist dies durch ein -1- Zeichen in allen Perioden dargestellt, in denen die Bits mit der normalen Polarität, und durch ein -Zeichen in allen Perioden, in denen die Bits mit der umgekehrten Polarität ausgesendet werden.

Der Bitstrom wird durch FSK-Modulation auf einem HF-Träger moduliert und zu den Signalempfängern ausgestrahlt. In einem Signalempfänger (Fig. 1) wird der HF-Träger von einer Antenne 10 aufgefangen und über einen HF-Vorverstärker 11 einer durch einen Überlagerungsoszillator 12 gesteuerten Mischstufe 13 zugeführt, welche den HF-Träger in einen ZF-Träger umwandeit Der ZF-Träger wird über ein ZF-Filter 14 und einen ZF-Verstärker 15 einem FN-Diskriminator 16 zugeführt. Dessen Ausgangssignal wird einem Bitregenerator 17 und einem Taktgenerator 18 zugeführt. Wie bereits erwähnt, ist der Bitstrom ein synchroner Bitstrom, d. h., ein Strom von Bits, bei denen die Zeitpunkte, in denen sie auftreten, mit einer Reihe äquidistanter Bittaktimpulse zusammenfallen, die im Sender erzeugt und darin zur Zeitbestimmung der Bits benutzt werden. Der Taktregenerator 18 regeneriert den Takt des Bitstroms aus den Nulldurchgängen des demodulierten Datensignals, das am Ausgang des FM-Diskriminators 16 auftritt. Derartige Taktregeneratoren sind bekannte Anordnungen und bedürfen keiner näheren Erläuterung. Der Taktregenerator 18 erzeugt äquidistante Bittaktimpulse, die verschiedenen Teilen des Empfängers zugeführt werden, um diesen zu steuern. Eine Reihe von Bittaktimpulsen wird dem Bitregenerator 17 zugeführt. Diese Bittaktimpulse bestimmen die Zeitpunkte, in denen das demodulierte Datensignal von Bitregeneratoren abgetastet wird, um den Wert der Bits festzustellen. Ein übliches Verfahren ist. die SignaHemente des demodulierten Datensignals in der Mitte abzutasten. Am Ausgang des Bitregenerators 17 entsteht ein regenerierter Bitstrom, der eine Kopie des ausgesendeten Bitstroms ist. In dieser Kopie entsteht jedesmal dann, wenn der Bitregenerator einem Signalelement einen anderen Bitwert verleiht als den Wert, mit d?m das Signalelement ausgesendet ist. ein Bitfehler. Derartige Bitfehler können eine Folge von HF Störungen oder Schwund des HF-Trägers sein.

Eine Reihe von Bittaktimpulsen wird der Zeitbestimmungsanordnung 19 zuge'"ihrt, die im wesentlichen eine Anzahl von hintereinandergeschalteten Impulszählern umfaßt Der erste dieser Zähler ist ein Modulo-20 Bit zähler, der die Nummern der Bits in einer Periode registriert Der zweite dieser Zähler ist ein Modulo-5-Wort/ <ihler, der dit Nummern der Perioden in einem Rahmen registriert, und der dritte dieser Zähler ist ein Modulo 3 Rahmenzdhler der die Nummern der Rahmen iti einem I iberrahmen registriert. Die Zeitbestim mungsanordnung 19 hat einen Zvklus nut der Länge eines I Iberrahmens Damit diese Nummern den wirklichen Nummern des Datensignals, wie dies empfangen wird, entsprechen, muß der Zyklus der Zeitbestimmungsanordnung 19 mit dem Überrahmen des empfangenen Datensignal synchronisiert sein. Dies wird durch einen Synchronisaior verwirklicht, der eine Musterunlerscheidungsschaltung 20 und eine Logikanordnung 21 umfaßt. Die Muslcrunterscheidungsschal· tung 20 ist in F i g. 1 als ein Dekoder dargestellt, der nur

dann ein Signal liefert, wenn das ihm zugefijhrte Won das Synchronisierungswort ist. Es sei verstanden, daß ein Signal der Anwesenheit eines ersten Logiksigna¹-pegels und daß kein Signal der Anwesenheit eines zweiten Logiksignals entspricht.

In bekannten Signalempfängern wird der regenerierte Bitstrom direkt gezwungen, entlang der Musterunlerscheidungsschaltung 20 zu fließen, wobei jedes Bit und die 19 vorhergehenden Bits, als ein Wort betrachtet, auf ihre Ähnlichkeit mit dem Synchronisierungswort hin überprüft werden. Der Ausgang des Dekoders 20 ist an die Logikanordnung 21 angeschlossen, die eine Hin- und eine Rückverbindung mit der Zeitbestimmungsanordnung 19 hat. Über die Hinverbindung können Befehle zum Verschieben des Zeitbestimmungszyklus gegeben werden, und über die Rückverbindung wird die Logikanordnung 21 über das Auftreten der Synchronisierungsperioden informiert. Fehler im regenerierten Bitstrom beeinflussen den Synchronisierungsvorgang und verlängern insbesondere die Zeit, die erforderen ist, um nach dem Verlust der Syn. ionisation wieder eine Synchronisation zu erreichen, d\e sogenannte Erfassungszeit. Aus diesen Gründen werden in der Praxis, wenn verhältnismäßig viele Fehler auftreten, d. h. bei niedrigen Werten des .Signal-Rauschverhältnisses, die Musterunterscheidungsschaltungen als Digitalfilter ausgeführt, die sich auf Korrelationstechnikeri gründen. Diese Filter ergeben eine Reaktion, die ein Maßstab für die Ähnlichkeit oder Korrelation zwischen den geprüften Wörtern und dem Synchronisierungswort ist. Überschreitet diese Reaktion eine Schwelle, so wird dies als Anzeige der Anwesenheit eines Synchronisierungsworis aufgefaßt. Die Schwelle kann in verschiedenen Phasen des Synchronisierungsvorgangs unterschiedliche Werte haben, um den Sicherheitsgrad, daß die richtige Synchronisierung erzielt wird, zu erhöhen. Derartige Synchronisatoren sind für Fehler weniger anfällig als wenn ein Dekoder angewendet würde, der nur auf das Synchronisierungswort reagiert.

Entsprechend der Erfindung wird der regenerierte Bitstrom zwei hintereinandergeschalteten 100-Bit-Schieberegistern 22 und 23 zugeführt, die durch eine Reihe von Bittaktimpulsen des Taktgebers 18 gesteuert werden. Diese Schieberegister bewirken jeweils eine Verzögerung von 100 Bitpositionen oder einen Rahmen. Der Ausgang des Bitregenerators 17, der Ausgang des Registers 22 und der Ausgang des Schieberegisters 23 sind an verschiedene Eingänge einer Mehrheitsentscheidungsanordnung 24 angeschlossen: der Ausgang des Registers 22 über ein NICHT-Element 25. Die Mehrheitsentscheidungsanordnung 24 enthält drei UND-Tore 26, 27 und 28. die jeweils die Signale vcn zwei Eingängen kombinieren.

Em ODER Tor 29 kombiniert die Signale der UND-Tore und führt diese dem Ausgang der Mehrheitsenlscheidungsanordnung zu. Die Menrheitsent Scheidungsanordnung 24 wirkt auf auffällige Weise derart, daß der Wert jedes dem Ausgang zugeführten Bits gleich dem WtI der Mehrheit derjenigen Bits ist. die gleichzeitig an den drei Eingängen auftreten.

In den gleichnamigen Perioden eines Überrahmens werden dieselben Informationen übertrafen. Wenn am Ausgang des Bitregenerators 17 ein Bit des Rahmens R3 auftritt, so tritt am Ausgang des Registers 22 das entsprechende Bit C¹SS Rahmens /?2 und am Ausgang des Registers 23 das entsprechende Bit des Rahmens ti 1 auf. Als entsprechende Bits werden hier diejenigen Bits betrachtet, die die gleiche Information übertragen.

Das am Ausgang des Registers 22 auftretende Bit hat eine umgekehrte Polarität, und es wird durch das NICHT-Elemenl 25 in ein Bit mit der normalen Polarität umgewandelt. Wenn in einem dieser Bits keine Fehler aufgetreten sind, so werden drei Bits, die alle den gleichen Wert haben, der Mehrheitsenlscheidungsan· Ordnung 24 zugeführt, und dieser liefert ein Bit mit dem gleichen Wert. Auch wenn eines der Bits falsch ist, liefert die Mehrheitsentscheidungsanordnung dennoch ein richtiges Bit. Nur dann, wenn zwei oder drei Bits falsch sind, liefert die Mehrheitsenlscheidungsanordnung ein -falsches Bit. Auf diese Weise werden beim Auftreten des 'Rahmens Ri alle Fehlermuster mit einem Fehler für jeweils drei entsprechende Bits vollständig korrigiert. •Durch die Polaritätsumkehrung aller Informationen im Rahmen Rl wird eine noch weitergehende Störungsempfindlichkeit verwirklicht. Wenn ein Bit des Rahmens Rl und das entsprechende Bit des Rahmens Rl durch ukscibc einseitige Störung gestört sind, so tr··· im Empfänger in höchstens einem dieser Bits ein Fehler auf. Eine Fehlerkorrektur ist dann noch stets möglich. Eine einseitige Störung ist eine solche Störung, die eine binäre Eins in eine Null umwandelt und eine Null eine Null sein läßt oder eine binäre Null in eine Eins ümwandel; und eine Eins eine Eins sein läßt. Da entsprechende Bits in den Rahmen RX und Rl mit umgekehrter Polarität ausgesendet werden, wird nur eins dieser Bits durch die Störung beeinflußt.

Es wird hervorgehoben, daß nur das Ergebnis der Mehrheitsentscheidungsanordnung in der mit dem Rahmen Ri zusammenfallenden Periode zweckmäßig ist. da in den anderen Rahmen Bits kombiniert werden, die verschiedene Informationen übertragen. Eine Ausnahme bilden die Synchronisierungsperioden .Sl und 52 in den Rahmen R\ und Rl. In diesen Perioden liefert die Mehiheitsentscheidungsanordnung 24Synchronisierungswörter mit umgekehrter Polarität. Diese Tatsache kann bei der Überrahmensynchronisierung berücksichtigt werden, sie wird hier jedoch außer Betracht gelassen. Der Überrahmenaufbau des Bitstroms am Ausgang der Mehrheitsentscheidungsanordnung 24, der im weiteren als der korrigierte Bitstrom bezeichnet wird, ist in F i g. 3 dargestellt Die X-Zeichen geben an. in welchen Perioden die Bits keine bedeutungsvolle Information übertragen. In den Perioden Ai. S3, d und Di treten korrigierte Teilnehmerinformationen auf. und in der Periode 53 tritt ein korrigiertes Synchronisierungswort mit positiver Polarität auf.

Der korrigierte Bitstrom wird den hintereinander geschalteten Schieberegistern 30 und 31 zugeführt, die durch eine Reihe vor Bittaktimpulsen des Taktgebers 18 gesteuert werden. Das Schieberegister 30 hat 15 Bitpositionen, und das Schieberegister 31 hat 5 Bitpositionen. An das Schieberegister 30 ist ein Adressendekodierer 32 angeschlossen, der ein Signal liefert, wenn die Adresse des Signalempfängers festgestellt wird. Die SynchronisierungsmustemnterscheidungsschaItung20 ist an das Schieberegister 30 und an das Schieberegister 31 angeschlossen. An das Schieberegister 31 ist ferner ein Nachrichtenpufferspeicher 33 angeschlossen, der eine Bildeinheit 34 zum Abbilden der Nachricht steuert

Der Ausgang des Adressendekoders 32 ist an den Eingang eines UND-Tors 35 angeschlossen, von dem ein zweiter Eingang durch die Zeitbestimmungsanordnung

19 in den Perioden Ai, ZB, C3 und Di mit einem Signal versehen wird. Wenn in einer dieser Perioden die Adresse des Signalempfängers festgestellt wird, so

' liefert das UND-Tor 35 ein Signal. Dieses Signal versetzt ein Flipflop 36 in den Zustand »1«, in dem das Flipflop den Pufferspeicher 33 aktiviert, um die im Register 31 vorhandene Nachrichteninformation zu übernehmen. Gleichzeitig mit dem Pufferspeicher 33

ίο wird auch die Bildeinheit 34 aktiviert und eine akustische Wiedergabeanordnung 37 in Betrieb gesetzt. Das Flipflop 36 kann von Hand in den Zustand »O« durch Betätigung des Rückstellschalters 38 rückgestellt werden.

Der Synchronisalor 20—21 bewirkt eine Überrahmensynchronisierung unter Verwendung des korrigierten Synchronisierungsworts mit normaler Polarität, das in der Periode 53 auftritt. Der Synchronisierungsalgo riiJjmMo lyjfjj dlirch die l_r»oiL· tttinrrlmina Oi iinlpi* Verwendung der von Dekoder 20 und von der Zeitbestimmungsanordnung 19 herrührenden Signale und von zur Zeitbestimmmungsanordnung 19 zum Verschieben des Zeitbestimmungszyklus gehenden Befehlen ausgeführt. Die genaue Art des Synchronisicrungsalgorithmus und die Ausführung der Logikanordnung 21 sind hier nicht von Bedeutung und werden deshalb nicht beschrieben. Synchronisatoren des beschriebene : Typs mit einer Muslerunterscheidungsschaltung und einer Logikanordnung sind aus der Technik bekannt, beispielsweise der Technik der PCMZeitmultiplexübertragung, und jeder dieser bekannten Synchronisatoren kann hier benutzt werden.

Die Fehlerkorrektur des Synchronisierungsworts verringert, bevor dieses Wort der Musterunterscheidungsschaltung zugeführt wird, den Mindestwert des Signal-Rauschverhältnisses, bei dem der Synchronisator

20 — 21 noch eine ausreichende Wirkung hat, um mehrere dB. Bei einem gegebenen Mindestmaß des Signal-Rauschverhältnisses kann der Synchronisator einfacher ausgeführt werden. Es ha; sich gezeigt, daß für Signal-Rauschverhältnisse, bis zu Null dB, eine gute Wirkung mit einer Musterunterscheidungsschaltung in Form eines Dekoders und mit einem nicht zu komplizierten Synchronisierungsalgorithmus erzielt werden kann, welche Ausführung der Musterunterscheidungsschaltung ohne Fehlerkorrektur bereits bei solchen Signal-Rauschverhältnisses, die einige dB höher liegen, versagen würde. Um eine wirksame Synchronisierung bei noch niedrigeren Signal-Rauschverhältnissen zu erzielen, wird die Musterunterscheidungsschaltung vorzugsweise als Digitalfilter mit einer veränderlichen Entscheidungsschwelle ausgeführt.

In Systemen, in denen kein Überrahmen angewendet wird, kann das Synchronisierungswort noch durch eine

">"> Mehrheitsentscheidung über drei aufeinanderfolgende Rahmen korrigiert werden. Dazu kann der Empfänger nach F i g. I verwendet werden. Die einzig erforderliche Modifikation ist das Ersetzen des NICHT-Elements 25 durch eine Direktverbindung. Die Teilnehmerinforma-

wi tion, die in einem System ohne Überrahmen einfach ausgesendet wird, muß nötigenfalls auf andere Art und Weise, beispielsweise durch Anwendung eines fehlerkorrigierenden Kodes, korrigiert werden.

Hierzu 2 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Signalempfänger für ein Funk-Nachrichtenübertragungssystem mit Informationsübertragung in aufeinanderfolgenden Rahmen eines synchronen Datensignals, von dem bestimmte Bitpositionen zur Übertragung eines Rahmensynchronisierungswerts verwendet werden, welcher Empfänger einen Rahmensynchronisator zum Synchronisieren des Rahmens des Empfängers mit dem Rahmen des Datensignals enthält, welcher Synchronisator eine Musterunterscheidungsschaltung zum Unterscheiden des Rahmensynchronisierungsworts enthält, dadurch gekennzeichnet, daß im Empfänger jedes Bit des Datensignals gemeinsam mit den beiden vorhergehenden Bits, die um einen bzw. zwei Rahmen früher empfangen werden, einer Mehrheitsentscheidungsanordnung zugeführt werden, welche die drei Bits zu einem Bit zusammenfügt, dessen Wert dem Wert der Mehrheit der drei Bits entspricht, und daß das am Ausgang der Mehrheitsentscheidungsanordnung auftretende korrigierte Datensignal auf die Musterunterscheidungsschaltung einwirkt

2. Signalempfänger nach Anspruch 1, dadurch gekennzeichnet, daß das empfangene Datensignal nach der Regenerierung zwei hintereinander geschalteten Schieberegistern zugeführt wird, die jeweils das Datensignal über ein Rahmen verzögern, und daß das unverzögerte Datensignal, das durch das erste Schieberegister verzögerte Datensignal und das durch die beiden Schieberegister gemeinsam verzögerte Datensignal einer Mehrheitsentscheidungsanordnung simultan zugeführt werden.