DE1512535C3

DE1512535C3 - System zum Übertragen von binär codierten Zeichen

Info

Publication number: DE1512535C3
Application number: DE1512535A
Authority: DE
Inventors: Hendrik Cornelis Anthony Van Wassenaar Duuren; Herman Da Voorburg Silva
Original assignee: Nederlanden Volksgezondheid Welzijn en Sport VWS
Current assignee: Nederlanden Volksgezondheid Welzijn en Sport VWS
Priority date: 1965-12-03
Filing date: 1966-11-29
Publication date: 1974-09-26
Also published as: DE1512535B2; NL135897C; BE690576A; US3528057A; CH469408A; NL6515723A; GB1159441A; FR1504893A; DE1512535A1

Description

Die Erfindung bezieht sich auf ein System zum Übertragen von binär codierten, aus verschiedenen

ao Quellen stammenden, je mehrere Bits umfassenden Zeichen, die unterschiedliche Frequenzen und eine unterschiedliche Anzahl von Zeichenbits je Zeichen aufweisen, wobei in einem übertragenen Zeichen oder in einer übertragenen Gruppe von Zeichen nicht mehr als sechs O-Bits aufeinander folgen, mit Fehlerermittlung und Korrektur durch selbsttätiges Wiederholen von fehlerhaft empfangenen Zeichen. ■ _;

Für die Übertragung von Daten kennt man sogenannte ungeschützte Codes mit fünf, sechs, sieben und acht Bits je Zeichen. Auch kennt man selbstprüfende Codes, wobei alle Zeichen ein konstantes Verhältnis von 1- und O-Bits aufweisen.

Weiterhin ist es bekannt, daß in manchen TeIegrafenübertragungssystemen Startpolarität (O-Polaritat) von einer Dauer von mehr als 120 ms (sechs Bits) bei einer Telegrafiergeschwindigkeit von 50 Baud für ein Schlußzeichen gehalten wird, wodurch die Verbindung gelöst wird. Auch kennt man bei der Übertragung die- Verwendung eines sogenannten Systemzyklus. Dabei werden die Zeichen in einer Gruppe von einer bestimmten Anzahl Zeichen nach einem bestimmten Muster normal und invertiert übertragen, welches Muster sich fortwährend wiederholt. Dieser Systemzyklus hat zum Zweck, beim Wiederphasieren nach längeren Wiederholungsperioden dem Verlorengehen oder dem Doppelabdruck von Zeichen vorzubeugen. Dabei ist es bekannt, beim Auftreten eines Wiederholungszyklus in gewissen Fällen sogenannte Dienstzeichen / nach dem besagten Inversionsmuster zu übertragen.

Bei der Erfindung wird kein Inversionsmuster verwendet, sondern wird der Systemzyklus durch die Übertragung des Alpha-Zeichens in der ersten Umdrehung dieses Zyklus markiert, wobei das AlphaZeichen denselben Wert hat und dieselbe Aufgabe erfüllt wie das /-Zeichen, das in allen anderen Umdrehungen des Systemzyklus übertragen wird.

Nach der Erfindung erfolgt die Umcodierung der ungeschützten Codes in die geschützten Codes und die Übertragung in solcher Weise, daß sich in einem übertragenen Zeichen oder in einer übertragenen Zeichengruppe nie mehr als sechs O-Bits unmittelbar folgen.

Die Erfindung ist dadurch gekennzeichnet, daß vor der Übertragung ein dargebotener, ungeschützter Code ungeachtet der Anzahl Bits mit einfachen, für alle Codes einheitlichen Mitteln in einen geschützten Code mit einem festen 0-1-Verhältnis je Code um-

gesetzt wird, wobei die Umsetzung einer bestimmten, der Gesamtzahl von Bits des Codes mit der kleinsten Bitzahl entsprechenden Anzahl von Bits jedes Zeichens je Code stets nach denselben Regeln erfolgt, daß bei allen dargebotenen Codes wenigstens dieselben Mittel verwendet werden, die beim Wiederphasieren nach längeren Wiederholungsperioden dem Verlorengehen oder dem Doppelabdruck von Zeichen vorbeugen, und daß auf dem Hin- und Rückmöglich sind.

Bei der Umcodierung von Zeichen geht man vom ungeschützten Fünfbitcode, der in einen geschützten Siebenbitcode umgesetzt wird, aus.

Dieses Umcodierungsmuster kann dann als Ganzes in normaler oder invertierter Form für die Umsetzung einer. Fünfbitgruppe in den Zeichen der weiteren, mehr als fünf Bits enthaltenden, un-

übernommen werden, so daß jedes übertragene Zehnbitzeichen fünf 1-Bits enthält.

Bei der Umcodierung des ungeschützten Achtbitcodes werden das erste bis dritte Bit in der Regel unverändert als zweites bis viertes Bit in einen Elfbitcode aufgenommen.

Das letzte Zeichen in F i g. 4 bildet hiervon eine Ausnahme. Diesen Bits geht als erstes Bit ein 1-Bit voran, wenn das zweite bis vierte Bit die Kombina-

weg ohne Schwierigkeiten hinsichtlich der Synchroni- ίο tion 000 oder 001 oder 111 aufweisen, während sierung verschiedene Telegrafiergeschwindigkeiten ihnen in allen anderen Fällen als erstes Bit ein O-Bit

vorangeht. Die Umsetzung des vierten bis achten Bits des Achtbitcodes erfolgt in gleicher Weise wie die Umsetzung des Fünfbitcodes in den Siebenbitcode, ■15 wobei die durch diese Umsetzung erhaltenen sieben Bits beim Vorhandensein einer der Kombinationen 000, 100 und 010 an der zweiten bis vierten Stelle normal und beim Vorhandensein aller anderen Kombinationen an diesen Stellen invertiert übernommen

geschützten Codes verwendet werden. Dabei werden so werden, so daß jedes übertragene Elfbitzeichen fünf die dieser Fünfbitgruppe vorangehenden Bits unver- 1-Bits enthält. Es ist auch möglich, ein solches Zeiändert aus dem ungeschützten in den geschützten chen zu invertieren, so daß jedes übertragene Zeichen Code aufgenommen. An Hand des derart aufgenom- sechs 1-Bits enthält.

menen Bits oder der derart aufgenommenen Bits Nach der Erfindung wird zum Wiederphasieren

wird bestimmt, ob das weitere Zeichen nach dem 25 der Stationen ein Synchronisierungszyklus übertragen, grundsätzlichen Umcodierungsmuster in der nor- der ein Alpha-Zeichen und mehrere Dienstzeichen I malen oder in der invertierten Form benutzt wird. enthält, wobei das Alpha-Zeichen in der ersten Um-

Bei der Umcodierung des ungeschützten Fünfbit- drehung des Systemzyklus übertragen wird, codes werden in der Regel die fünf Bits eines Zei- Weiter werden, um anzugeben, daß ein Zeichen

chens an der zweiten bis sechsten Stelle ins Sieben- 30 oder eine Zeichengruppe richtig empfangen worden bitzeichen aufgenommen. Im Zusammenhang mit ist, auf dem Rückweg sogenannte Wechsel übertragen, weiteren gestellten Regem gibt es sieben Ausnahmen
von dieser Regel. An der ersten Stelle wird in der
Regel ein 1-Bit übertragen. Von dieser Regel sind
die obenerwähnten sieben und noch sieben weitere 35
Zeichen ausgenommen. An der siebenten Stelle wird
ein O-Bit oder ein 1-Bit übertragen, und zwar derart,
daß jedes übertragene Zeichen vier 1-Bits enthält.

Es ist auch möglich, ein solches Zeichen vor der Übertragung zu invertieren, so daß jedes übertragene Zeichen drei 1-Bits enthält.

Bei der Umcodierung des ungeschützten Sechsbitcodes wird das erste Bit unverändert als erstes Bit
in den Achtbitcode aufgenommen. Die Umsetzung
des zweiten bis sechsten Bits des Sechsbitcodes er- 45 bis sechsten Stelle in den Siebenbitcode aufgenomfolgt in gleicher Weise wie die Umsetzung des Fünf- men. Von dieser Regel gibt es sieben Ausnahmen; bitcodes in den Siebenbitcode, wobei die durch diese diese sind in Tafel 2 angegeben und in Tafel 1 mit Umsetzung erhaltenen sieben Bits beim Vorhanden- einem Kreuz markiert. Diese Ausnahmefälle können sein eines 1-Bits an der ersten Stelle invertiert über- nicht nach der gestellten Regel behandelt werden, nommen werden, so daß jedes übertragene Achtbit- 50 sonst könnte bei der weiteren Übertragung die Regel, zeichen vier 1-Bits enthält. nach der sich in einer Zeichengruppe nie mehr als

Bei der Umcodierung des ungeschützten Siebenbit- sechs O-Bits folgen dürfen, nicht eingehalten werden, codes werden das erste und das zweite Bit unver- Das erste Bit des Siebenbitzeichens ist in der Regel

ändert als zweites und drittes Bit in einen Zehnbit- ein 1-Bit. Von dieser Regel sind die obenerwähnten code aufgenommen. Diesen Bits geht als erstes Bit 55 sieben Zeichen nach Tafel 2 ausgenommen. Dazu ein O-Bit voraus, wenn das zweite bzw. das dritte Bit kommen noch die in Tafel 3 angegebenen sieben ein 1-Bit bzw. ein O-Bit oder beide O-Bits sind, wäh- Ausnahmefälle, die in Tafel 1 mit zwei Kreuzen marrend ihnen als erstes Bit ein 1-Bit vorausgeht, wenn kiert sind. Weiter zeigt die Tafel 1 noch die drei das zweite bzw. das dritte Bit ein O-Bit bzw. ein 1-Bit Dienstzeichen /, α und ß, die im Siebenbitcode ver- oder beide O-Bits sind. Die Umsetzung des dritten 60 wendet werden.

bis siebenten Bits des Siebenbitcodes erfolgt in glei- In F i g. 2 sieht man links eine Anzahl Zeichen des

eher Weise wie die Umsetzung des Fünfbitcodes in Sechsbitcodes und rechts die entsprechenden Achtbitden Siebenbitcode, wobei die durch diese Umsetzung zeichen. Bei der Umsetzung wird das erste Bit unerhaltenen sieben Bits beim Vorhandensein eines verändert als erstes Bit in den Achtbitcode aufgenom-1-Bits bzw. eines O-Bits oder zweier O-Bits an der 65 men. Die Umsetzung des zweiten bis sechsten Bits zweiten bzw. der dritten Stelle normal und beim Vor- des Sechsbitcodes erfolgt in gleicher Weise wie die handensein eines O-Bits bzw. eines 1-Bits oder zweier Umsetzung des Fünf bitcodes in den Siebenbitcode, 1-Bits an der zweiten bzw. der dritten Stelle invertiert wobei die durch diese Umsetzung erhaltenen sieben

während, um anzugeben, daß ein Zeichen oder eine Zeichengruppe fehlerhaft empfangen worden ist, die Wechsel invertiert werden.

Die Zeitdauer eines vollständigen Wechsels auf dem Rückweg wird der Zeitdauer eines vollständigen Zeichens auf dem Hinweg gleichgesetzt.

Die Erfindung wird nunmehr an Hand der Zeichnungen erläutert.

F i g. 1 zeigt eine Anzahl Tabellen betreffend Umcodierung von fünf nach sieben Bits.

In Tafel 1 sieht man links (Spalte IB) den Fünfbitcode und rechts den Siebenbitcode. In der Regel werden die fünf Bits des Fünfbitcodes an der zweiten

Bits beim Vorhandensein eines O-Bits an der ersten Zeichenabzähler KT führt. Durch die Stellung des,

Stelle normal und beim Vorhandensein eines 1-Bits Schalters 52a bedingt, zählt diese Vorrichtung sie-:

an der ersten Stelle invertiert werden, so daß jedes ben, acht, zehn oder elf Bits ab und bringt ein"

übertragene Achtbitzeichen vier 1-Bits enthält. Auch Zeichen-Impulsmuster an die Ausgänge Tl, Tl, T 3

sind noch vier Dienstzeichen angegeben, die im Acht- 5 und Ti (s. Fig. 7, Zeilen 12 bis 15). Einer dieser

bitcode benutzt werden. Ausgänge, T 3, steuert einen Systemzykluszähler SCZ,

In F i g. 3 sieht man links die Zeichen des Sieben- der acht Zeichenzyklen abzählt und dabei während bitcodes und rechts die entsprechenden Zehnbit- jedes ersten Zeichenzyklus des Systemzyklus am zeichen. Bei der Umsetzung werden das erste und Ausgang 3 und während aller anderen Zeichenzyklen das zweite Bit unverändert als zweites und drittes Bit io des Systemzyklus am Ausgang 4 einen Impuls abgibt, in einen Zehnbitcode aufgenommen. Diesen Bits geht Die Frequenzteiler des Systemzykluszählers steuals erstes Bit ein O-Bit voraus, wenn das zweite bzw. era die Übertragung. . das dritte Bit ein 1-Bit bzw. ein O-Bit oder beide Die Datenzufuhr erfolgt z. B. mittels der Streifen-O-Bits sind, während ihnen als erstes Bit ein 1-Bit lesevorrichtung BZ. Diese kann fünf, sechs, sieben vorausgeht, wenn das zweite bzw. das dritte Bit ein 15 oder acht Bits je Zeichen ablesen und diese Informa-O-Bit bzw. ein 1-Bit oder beide O-Bits sind. Die Um- tion über die Vielfachverbindung 5 dem Und-Tor Gl setzung des dritten bis siebenten Bits des Siebenbit- weitergeben, welches Tor auch,von den Tl-Impulsen codes erfolgt in gleicher Weise wie,die Umsetzung und, über den Leiter 6, von einem Durchlaßpotential des Fünf bitcodes in. .den Siebenbitcode, wobei die aus der Wiederholungsvorrichtung HH.gesteuert wird, durch diese Umsetzung erhaltenen sieben Bits beim 20 Im Codeumsetzer CC werden die zugeführten Vorhandensein eines 1-Bits bzw. eines O-Bits oder Zeichen umcodiert, und zwar; je nach der Stellung zweier O-Bits an der zweiten bzw. der dritten Stelle der Schalter 52c und 52<2 von Fünf- in Siebenbitnormal und beim Vorhandensein eines O-Bits bzw. zeichen, von Sechs- in Achtbitzeichen, von Sieb.eneines 1-Bits oder zweier !.-Bits an der zweiten bzw. in Zehnbitzeichen oder von Acht- in Elfbitzeichen, der dritten Stelle invertiert übernommen werden, so 25 welche Umcodierung wärend des Impulses T2.zur daß jedes entsendete Zehnbitzeichen' fünf .1 -Bits stände kommt. Dieser Impuls- T 2 tritt unmittelbar enthält. : . ;;' ■ · ⁿach dem Impuls Tl auf (s. Fig. 7, Zeilen 13,

In Fig. 4 sieht man links.die Zeichen des Achtbit- und.14). · '.'■'■ /'.» ·...·'·'■; ·..-■■

codes .und rechts die."entsprechenden Elfbitzeichen. Der Ausgang 7 des Codeurnsetzers steuert, _;wernv

Bei der Umsetzung werden das erste bis dritte Bit in 30 zu urteilen nach dem Potential des Ausgangs 8 des_:

der Regel unverändert als zweites bis viertes Bit in Zählers HT, noch nicht zwei' aufeinanderfolgende

einen Elf bitcode aufgenommen. Das letzte Zeichen Wiederholungszyklen gezählt worden sind, über das

in Fig. 4 bildet hiervon eine Ausnahme. Diesen Bits Und-Tor Gl und den Leiter 9 das Oder-Tor G3..

geht als erstes Bit ein' i-Bit voraus, wenn das zweite Der Ausgang des Tors G 3 steuert die Ausgangskipp-

bis vierte Bit die Kombination ,000 oder 001 oder 35 schaltung KE, deren Ausgang nach dem Datenkanal·

111 aufweisen, während ihnen in allen anderen Fäl- führt. , . '.'■■·/

len als erstes Bit ein O-Bit vorausgeht. Die Umsetzung Die am Ausgang 7 des Codeumsetzers CC abv,

des vierten bis achten. Bits, des Achtbitcodes erfolgt gegebene Information wird auch dem Siebenzeichen-

in gleicher Weise wie .die-Umsetzung des Fünf bit- speicher 5Γ zugeführt. In diesem Speicher sind ajso'.

codes in den-Siebenbitcode, wobei die durch.diese 40 stets die letztübertragenen sieben Zeichen (höchstens

Umsetzung erhaltenen sieben Bits beim Vorhanden- 77 Bits) vorhanden, und diese erscheinen mit einer

sein einer der Kombinationen 0Ö0, 100 und 010 an Verzögerung von sechs Zeichen am Ausgang 12 von.,

der zweiten bis vierten Stelle normal und beim Vor- 5Γ, von wo. sie über das Und-Tor G 4 wiederum in

handensein aller anderen Kombinationen an diesen den Codeumsetzer geführt und über dessen Ausgang7.

Stellen invertiert übernommen werden. Auch hier 45 aufs neue im Speicher 5Γ registriert werden können,

bildet das letzte Zeichen in F i g. 4 eine Ausnahme. Das Tor G 4 läßt aber die 5T-Information nur wäh-r

Fig. 5 gibt beispielsweise ein Schaltbild für den rend des T 2-Impulses im zweiten, bis achten Zeichen-Sender. Ein Kristalloszillator 05 liefert dem Fre- zyklus des Widerholungszyklus durch. Während der| quenzteiler FD eine Frequenz von 18000Hz. Daraus Übernahme der Zeichen aus dem Speicher werden in erhält man durch Teilen die folgenden Frequenzen: 50 der Zufuhrapparatur keine Zeichen gelesen, da Gl,

, . „ ., ■ j , „ ■■-·· , ...... _/1N ^: über den Leiter 6 gesperrt ist. In einem Wieder--.

bei Teilung durch 2 ..,,.: 9000Hz 1 holungszyklus ist auch der Streifentransport unter-;

bei Teilung durch 4 ......:... 4500 Hz ,(2) brachen, da im Tor G6 der Transportimpuls. Ti,

bei Teilung durch 6 gesperrt wird

bei Teilung durch 12 .......... 1500 Hz (4) _{Die aus dem Rückkanal übe}f Leiter 14 erhaltenen

bei Teihmg durch 24 .750 Hz 5 _a _{le yon abwechselnder} _A. _und Z-Polarität mit.

bei. Temmg durch 48 375 Hz (6) _{je dner der halben Zeichendauer} J_1n Datenkanal·

Indem man den Schalter 51 in eine dieser sechs gleichen Dauer werden mittels der über den Leiter 15.

Stellungen setzt, wählt man eine von den oben- zugeführten Verschiebungsimpulse ins Empfangs-,

erwähnten Frequenzen, die dem Steuerfrequenzformer 60 Verschiebungsregister Oi? geschoben.

FO (für den Empfänger) und FZ (für den Sender) ' Wenn die datenempfangende Station einen Fehler,

zugeführt werden. Bei Teilung durch 15 entsteht ermittelt hat, erfolgt eine Phasenumkehrung (180°,

dann eine Frequenz, die der gewählten Telegrafier- Phasenverschiebung), der. A-Z-Wechsel, was im De-

geschwindigkeit von 1200, 600, 400, 200, 100 oder tektor RQ bemerkt wird,' da die Eingangskippschal-..

50 Baud entspricht. ■·..-,·■■■ _6s tung während des Verschiebungsimpulses (Leiter 15).

Der Ausgang 1 von FZ steuert den Bit-Impuls- nicht mehr die Lage wechselt."·■·. - ...

former Z, der die Bitlänge bestimmt und dementspre- Der Ausgang 16 von RD setzt .dann die Wieder-

chend über den Ausgang 2 Bit-Impulse, an einen holuhgsvorrichtung HH in Gang. Diese zählt acht

' ■'■ ' ' . ' 409509/Π6·

Zeichenzyklen ab und führt dabei während aller acht Zeichenzyklen über den Leiter 6 ein Sperrpotential an die Tore G 5 und G 6.

Während des ersten Zeichenzyklus wird über den Leiter 17 der Wiederholungszykluszähler HT in Gang gesetzt und eine Durchlaßspannung an die Und-Tore G 8 und G 9 geführt.

Ist während des ersten Zeichenzyklus des Wiederholungszyklus auch der Systemzykluszähler SCZ in der ersten Zeichenzykluslage, so wird über den Leiter 3 das Tor G 8 geöffnet und erzeugt der Alpha-Generator AG ein Alpha-Zeichen, das über den Leiter 10 und das Oder-Tor G 3 die Ausgangskippschaltung KE erreicht, so daß es in den Datenkanal übertragen wird.

Fallen die ersten Wiederholungszyklen von Wiederholungs- und Systemzyklus aber nicht zusammen, so ist das Tor G 8 gesperrt, während über den Leiter 4 das Tor G 9 zum Steuern des /-Zeichen-Generators IG geöffnet wird. Die folgenden sieben Zeichenzyklen des Wiederholungszyklus werden benutzt, um die aus dem Speicher ST nach dem Codeumsetzer CC zurückgeführten, letztübertragenen sieben Zeichen über den Leiter 7 und die Tore Gl und G3 aufs neue zu übertragen.

Wenn nach dem Wiederholungszyklus keine neue Bitte um Wiederholung ermittelt worden ist, wird der Wiederholungszykluszähler HT mittels eines Zurückstellimpulses über das Tor G12 in die Anfangslage zurückgesetzt.

Ist dagegen nach Beendung des Wiederholungszyklus wiederum eine Bitte um Wiederholung ermittelt worden und demzufolge die Wiederholungsvorrichtung wieder in Gang gesetzt, so registriert der Wiederholungszykluszähler zwei aufeinanderfolgende Wiederholungszyklen und sperrt über den Leiter 8 das Tor Gl, so daß keine Daten mehr übertragen werden können. Der Wiederholungszykluszähler ist dann in die Synchronisierungslage gekommen.

Über den Leiter 18 werden nun die Tore GlO und G11 geöffnet, wodurch während des ersten Zeichenzyklus des Systemzyklus ein Alpha-Zeichen und während der anderen Zeichenzyklen ein /-Zeichen erzeugt wird.

Die Ausgangskippschaltung KE sendet dann Synchronisierungszyklen, auf Grund derer die datenempfangende Station in die richtige Phase kommen kann.

Die Übertragung dieser Zyklen geht weiter, bis der /?Q-Detektor RD keine Bitte um Wiederholung mehr vorfindet, so daß der Wiederholungszykluszähler HT die Anfangslage annimmt, wodurch das Tor G 2 wieder geöffnet wird und die Tore GlO und GIl wieder gesperrt werden.

Auch wird beim Zurückstellen des Wiederholungszykluszählers HT aus der Synchronisierungslage der Wiederholungsvorrichtung HH über den Leiter 19 ein Impuls zugeführt, worauf die Wiederholungsvorrichtung HH reagiert, als ob es sich um eine Bitte um Wiederholung handle. Es geht hieraus hervor, daß einer Reihe von Synchronisierungszyklen stets ein Wiederholungszyklus folgt.

F i g. 6 zeigt beispielsweise einen Empfänger. Wie die datensendende Station hat auch die datenempfangende Station einen Kristalloszillator OS und Frequenzverteilstufen FD mit Einstellmöglichkeit für Telegrafiergeschwindigkeiten von 1200, 600, 400, 200, 100 und 50 Baud.

Eine Verteilschaltung FOZ liefert die Steuerfrequenz für den Empfangsverteiler (Leiter 21) und gibt den Takt für die Übertragung der Wechsel. Die Bitimpulse (0) werden über den Leiter 22 nach dem Zeichenzykluszähler KT, wo mittels des Schalters SIa die richtige Zeichenlänge bestimmt wird, und über das Und-Tor G 21 nach dem Empfangs-Verschiebungsregister OR geführt. Das Verschiebungsregister wird auch mittels des Schalters 526 auf die richtige ίο Zeichenlänge eingestellt. Vom Zeichenzykluszähler KT wird einmal je Zeichen ein Impuls über den Ausgangsstromkreis 23 und das Und-Tor G 22 an die Sperrvorrichtung BV und an die Und-Tore G24, G 25 und G 26 geführt.

Die Zeichenimpulse werden auch dem Systemzykluszähler SCO zugeführt, der stets acht Zeichenzyklen abzählt. Das Tor G 22 ist leitend, wenn auf dem Leiter 24 das von der Startvorrichtung S in der »An«-Lage abgegebene Durchlaßpotential vorhanden ist.

Der erste Zeichenzyklus des Systemzykluszählers kann über den Leiter 25 das Und-Tor G 23 leitend machen, wenn vom Sperrzykluszähler BC her über den Leiter 26 das Sperrpotential zugeführt wird, um »5 anzugeben, daß dieser Zähler zwei aufeinanderfolgende Sperrzyklen wahrgenommen hat. Über das Tor G 23 kann die Startvorrichtung in die »Aus«- Lage gesetzt werden; dies kann jedoch nur während des ersten Zeichenzyklus eines Systemzyklus erfolgen. In solchem Fall wird das Tor G 22 gesperrt, so daß keine weiteren Zeichenimpulse weitergegeben werden. Die Sperrvorrichtung bleibt in dem ersten Zeichenzyklus des dem Systemzykluszähler entsprechenden Zeichenzyklus, und der Systemzykluszähler bleibt im ersten Zeichenzyklus des Systemzyklus liegen.

Es treten nur noch die Bitimpulse auf dem Leiter 22 auf, wodurch jede auf dem Leiter 27 erscheinende, aus dem Empfangskanal empfangene Information ins Verschiebungsregister OR geschoben wird.

Wenn nun der Alpha-Detektor das Alpha-Zeichen im Verschiebungsregister vorfindet, wird im ersten Zeichenzyklus des Systemzyklus die Startvorrichtung wieder in Gang gesetzt und fährt die Sperrvorrichtung fort, die Sperrzyklen in derrichtigen Phase des Systemzyklus abzuzählen.

Wenn während des Empfangs der Information der Fehlerermittler ED einen Fehler, der Alpha-Detektor AD ein Alpha-Zeichen oder der /-Zeichen-Detektor ID ein /-Zeichen wahrnimmt, wird die Sperrvorrichtung über das Oder-Tor G 30 in Tätigkeit gesetzt, worauf durch die Zeichenimpulse acht Zeichenzyklen abgezählt werden. Dann kommt die Sperrvorrichtung wieder in die »Frei«-Lage, es sei denn, daß nach dem Wiederholungszyklus wiederum ein fehlerhaftes Zeichen, ein Alpha-Zeichen oder ein /-Zeichen empfangen wird.

Wenn sich die Sperrvorrichtung in der Sperrlage

befindet, wird das Tor G 27 über den Leiter 32 gesperrt, so daß die decodierte Information über den Leiter 28 nicht dem Datenverarbeiter DP zugeführt wird.

Die Ausgangskippschaltung KE sendet Wechsel, deren Bits hinsichtlich Zeitdauer einem halben Zeichen gleich sind, und zwar unter normalen Umstänständen durch eine Steuerung über den Leiter 29 und das Tor G 28. Findet der Fehlerermittler aber einen Fehler, so führt der Leiter 30 eine Durchlaßspannung

an das Tor G 29, das dadurch leitend wird und die auf dem Leiter 29 vorhandenen Wechsel in umgekehrter Phase der Ausgangskippschaltung weitergibt. Dieser Zustand ändert sich erst, wenn sich der Fehlerermittler wieder in der Normallage befindet, d. h. wenn der Verkehr wieder normal stattfindet und keine Fehler mehr vorgefunden werden.

Die Fehlermeldung erfolgt also mittels der Wechsel, die im Fehlerfall in umgekehrter Phase übertragen werden.

F i g. 7 zeigt eine Anzahl Zeitdiagramme, die einige Zeitbeziehungen wiedergeben.

Zeile 1 zeigt die Ausgangsspannung der Verteilstufen FD.

Zeile 2 zeigt diese Spannung nach einer Frequenzteilung durch 15 im Frequenzteiler FZ. Die dadurch erhaltene Frequenz ist die Steuerfrequenz des Senders.

Wenn im Empfänger der Vergleicher VG einen Phasenunterschied zwischen dem empfangenen Zeichen und der Steuerfrequenz von FO oder FOZ feststellt, wird in der Phasenkorrekturschaltung FC ein Impuls erzeugt. Bei nacheilenden Zeichen entsteht ein L-Impuls, wodurch die FD-Frequenz nicht durch 15, sondern durch 16 geteilt wird und die Ausgangsfrequenz von FO und FOZ also für kurze Zeit erniedrigt wird (Zeile 4). Eilt aber das Signal vor, so tritt ein S-Impuls auf, der in FD eine Teilung durch

14 veranlaßt, wodurch die Frequenz für kurze Zeit erhöht wird (Zeile 3). In der Datenempfangs-Apparatur sind die Empfangssteuerung und die Wechselsendung gesteuert.

Zeile 5 zeigt die Steuerfrequenz nach oder ohne Phasenkorrektur. Von den Wechselflanken sind Bitimpulse abgeleitet (Zeile 6). Die Zeilen 7, 8, 9 und 10 zeigen die den verschiedenen gewählten Zeichenlängen entsprechenden Impulse des Zeichenzyklus- Zählers KT.

Die Zeile 11 zeigt diese Impulse in vergrößertem Maßstab, wobei die letzte Bitperiode in schwerer Linie angegeben ist. In dieser Periode treten die Impulse Ti, Tl, T2 und T3 auf, deren Lage mit Rücksicht aufeinander in den Zeilen 12, 13, 14 und

15 angegeben ist.

Die Zeilen 17 und 18 zeigen die Ausgangsspannungen des Systemzykluszählers SCZ. Die Zeile 19 zeigt die Übertragung eines Synchronisierungszyklus.

ao In Zeile 20 sind zwei mit HC bezeichnete Wiederholungszyklen dargestellt. Im ersten dieser Zyklen fällt der erste Zeichenzyklus mit dem ersten Zeichen des Systemyzklus zusammen, wobei das /-Zeichen durch ein Alpha-Zeichen ersetzt wird. Der zweite Wiederholungszyklus fällt nicht mit dem Systemzyklus zusammen, so daß das /-Zeichen aufrechterhalten bleibt.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. System zum Übertragen von binär codierten, aus verschiedenen Quellen stammenden, je mehrere Bits umfassenden Zeichen, die unterschiedliche Frequenzen und eine unterschiedliche Anzahl von Zeichenbits je Zeichen aufweisen, wobei in einem übertragenen Zeichen oder in einer übertragenen Gruppe von Zeichen nicht mehr als sechs O-Bits aufeinander folgen, mit Fehlerermittlung und Korrektur durch selbsttätiges Wiederholen von fehlerhaft empfangenen Zeichen, dadurch gekennzeichnet, daß vor der Übertragung ein dargebotener, ungeschützter Code ungeachtet der Anzahl Bits mit einfachen, für alle Codes einheitlichen Mitteln in einen geschützten Code mit einem festen 0-1-Verhältnis je Code umgesetzt wird, wobei die Umsetzung einer bestimmten, der Gesamtzahl von Bits des Codes mit der kleinsten Bitzahl entsprechenden Anzahl von Bits jedes Zeichens je Code stets nach denselben Regeln erfolgt, daß bei allen dargebotenen Codes wenigstens dieselben Mittel verwendet werden, die beim Wiederphasieren nach längeren Wiederholungsperioden dem Verlorengehen oder dem Doppelabdruck von Zeichen vorbeugt und daß auf dem Hin- und Rückweg ohne Schwierigkeiten hinsichtlich der Synchronisierung verschiedene Telegrafiergeschwindigkeiten möglich sind.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Zeichen des ungeschützten Fünfbitcodes nach einem bestimmten Umcodierungsmuster in Zeichen eines geschützten Siebenbitcodes umgesetzt werden, daß dieses Umcodierungsmuster auch, in der normalen und in der invertierten Form, für die Umcodierung einer Fünf bitgruppe in den Zeichen der weiteren, mehr als fünf Bits enthaltenden, ungeschützten Codes verwendet wird, wobei die dieser Fünfbitgruppe vorhergehenden Bits unverändert aus dem ungeschützten in den geschützten Code aufgenommen werden und an Hand des derart aufgenommenen Bits oder der derart aufgenommenen Bits bestimmt wird, ob das weitere Zeichen nach dem grundsätzlichen Umcodierungsmuster in der normalen oder in der invertierten Form umgesetzt wird.

3. System nach Anspruch 2, dadurch gekenn- so zeichnet, daß bei der Umcodierung des ungeschützten Fünfbitcodes in der Regel die fünf Bits eines Zeichens an der zweiten bis sechsten Stelle ins Siebenbitzeichen aufgenommen werden (sieben Ausnahmen), wobei an der ersten Stelle in der Regel ein 1-Bit übertragen (7 + 7 Ausnahmen) und an der siebenten Stelle ein 1-Bit oder ein O-Bit übertragen wird, und zwar derart, daß jedes übertragene Zeichen vier 1-Bits enthält.

4. System nach Anspruch 3, dadurch gekennzeichnet, daß jedes Zeichen vor der Übertragung derart invertiert wird, daß jedes übertragene Zeichen drei 1-Bits enthält.

5. System nach Anspruch 2, dadurch gekennzeichnet, daß bei der Umcodierung des ungeschützten Sechsbitcodes das erste Bit unverändert als erstes Bit in den Achtbitcode aufgenommen wird, daß die Umsetzung des zweiten bis sechsten Bits des Sechsbitcodes in gleicher Weise erfolgt wie die Umsetzung des Fünfbitcodes in den Siebenbitcode und daß die durch diese Umsetzung erhaltenen sieben Bits beim Vorhandensein eines O-Bits an der ersten Stelle normal und beim Vorhandensein eines 1-Bits an der ersten Stelle invertiert übernommen werden, so. daß jedes übertragene Achtbitzeichen vier 1-Bits enthält.

6. System nach Anspruch 2, dadurch gekennzeichnet, daß bei der Umcodierung des ungeschützten Siebenbitcodes das erste und das zweite Bit unverändert als zweites und drittes Bit in einen Zehnbitcode aufgenommen werden, daß diesen Bits als erstes Bit ein O-Bit vorangeht, wenn das zweite bzw. das dritte Bit ein 1-Bit bzw. ein O-Bit oder beide 1-Bits sind, und daß als erstes Bit ein 1-Bit vorangeht, wenn das zweite bzw. das dritte Bit ein O-Bit bzw. ein 1-Bit oder beide O-Bits sind, daß die Umsetzung des dritten bis siebenten Bits des Siebenbitcodes in gleicher Weise erfolgt wie die Umsetzung des Fünfbitcodes in den Siebenbitcode und daß die durch diese Umsetzung erhaltenen sieben Bits beim Vorhandensein eines 1-Bits bzw. eines O-Bits oder zweier O-Bits an der zweiten bzw. der dritten Stelle normal und beim Vorhandensein eines O-Bits bzw. eines 1-Bits oder zweier 1-Bits an der zweiten bzw. der dritten Stelle invertiert übernommen werden, so daß jedes übertragene Zehnbitzeichen fünf 1-Bits enthält.

7. System nach Anspruch 2, dadurch gekennzeichnet, daß bei der Umcodierung des ungeschützten Achtbitcodes das erste bis dritte Bit in der Regel unverändert als zweites bis viertes Bit in einen Elfbitcode aufgenommen werden (eine Ausnahme), daß diesen Bits als erstes Bit ein 1-Bit vorangeht, wenn das zweite bis vierte Bit die Kombination 000 oder 001 oder 111 aufweisen, während ihnen in allen anderen Fällen als erstes Bit ein O-Bit vorangeht, daß die Umsetzung des vierten bis achten Bits des Achtbitcodes in gleicher Weise erfolgt wie die Umsetzung des Fünfbitcodes in den Siebenbitcode und daß die durch diese Umsetzung erhaltenen sieben Bits beim Vorhandensein einer von den Kombinationen 000, 100 und 010 an der zweiten bis vierten Stelle normal und beim Vorhandensein aller anderen Kombinationen an diesen Stellen invertiert übernommen werden, so daß jedes übertragene Elfbitzeichen fünf 1-Bits enthält.

8. System nach Anspruch 7, dadurch gekennzeichnet, daß jedes Zeichen vor der Übertragung invertiert wird, so daß jedes übertragene Elfbitzeichen sechs 1-Bits enthält.

9. System nach Anspruch 2, dadurch gekennzeichnet, daß zum Wiederphasieren der Stationen ein Synchronisierungszyklus übertragen wird, der ein Alpha-Zeichen und mehrere Dienstzeichen / enthält, wobei das Alpha-Zeichen in der ersten Umkehrung des Systemzyklus übertragen wird.

10. System nach Anspruch 9, dadurch gekennzeichnet, daß um anzugeben, daß ein Zeichen oder eine Zeichengruppe richtig empfangen worden ist, sogenannte Wechsel übertragen werden, während um anzugeben, daß ein Zeichen oder eine Zeichengruppe fehlerhaft empfangen worden ist, die Wechsel invertiert werden.

11. System nach Anspruch 10, dadurch gekennzeichnet, daß bei Verwendung verschiedener Telegrafiergeschwindigkeiten auf Hin- und Rückweg die Zeitdauer eines vollständigen Wechsels auf dem Rückweg der Zeitdauer eines vollständigen Zeichens auf dem Hinweg gleich ist.

12. System nach den vorhergehenden Ansprüchen, gekennzeichnet durch einen Sender mit einem Kristalloszillator (OS, Fig. 5), der einer aus einer Anzahl Stufen bestehenden Frequenzteilschaltung (FD) eine solche Grundfrequenz liefert, daß die von den Ausgängen der verschiedenen Verteilstufen abgegebenen Frequenzen alle ein festes Vielfaches der die erwünschten TeIegrafiergeschwindigkeiten bestimmenden Freqüenzen bilden und die besagten Verteilerausgänge mittels eines Umschalters mit einem Frequenzteiler (FZ) verbunden werden können, welcher die dargebotene, gewählte Frequenz durch eine bestimmte Zahl teilt und das Ergebnis einem die Bitlänge bestimmenden Bit-Impulsformer (Z) abgibt, dessen Ausgang mit einem Zeichenabzäh-1er (KT) verbunden ist, der, durch die Lage eines Schalters bedingt, sieben, acht, zehn oder elf Bits, die im gewählten Code zusammen ein Zeichen bilden, abzählt und an eine Anzahl Ausgänge ein Zeichen-Impulsmuster abgibt.

13. System nach Anspruch 12, gekennzeichnet durch einen Systemzykluszähler (SCZ), welcher acht Zeichenzyklen abzählt und während jedes efsten Zeichenzyklus des Systemzyklus einem ersten Ausgang und während aller anderen Zeichenzyklen des Systemzyklus an einem anderen Ausgang einen Impuls abgibt, mittels welcher Impulse über logische Schaltungen ein Alpha-Generator und ein /-Zeichen-Generator gesteuert werden.

14. System nach Anspruch 13, gekennzeichnet durch eine Streifenlesevorrichtung (BZ), die die fünf, sechs, sieben oder acht Bits je Zeichen von einem Lochstreifen oder von Lochkarten abliest, und durch einen Codeumsetzer (CC), dem die Lesevorrichtung die gelesene Information über eine logische Schaltung in einem der besagten Codes zuführt, und der, durch die Bitzahl des eingehenden Codes bedingt, die Zeichen des eingehenden Fünf-, Sechs-, Sieben- bzw. Achtbitcodes in die entsprechenden Zeichen des ausgehenden Sieben-, Acht-, Zehn- bzw. Elfbitcodes umsetzt, und zwar unter der Steuerung des Zeichenabzählers (KT), wobei der Ausgang des Codeumsetzers (CC) über eine auch von dem Wiederholungszykluszähler (HT) gesteuerte logische Schaltung mit dem Datenübertragungskanal verbunden ist.

15. System nach Anspruch 14, gekennzeichnet durch ein Verschiebungsregister (OR), dessen Eingang über eine Logikschaltung unter der Steuerung eines von einem Frequenzteiler (FD) herrührenden Verschiebungsimpulses mit dem Rückkanal in Verbindung steht und dessen Ausgang mit Rücksicht auf die Ermittlung einer etwaigen Bitte um Wiederholung mit einem RQ-Detektor (RD) verbunden ist.

16. System nach Anspruch 15, gekennzeichnet durch eine Wiederholungsvorrichtung (HH), die, nachdem sie vom Üg-Detektor (RD) infolge der Ermittlung einer Bitte um Wiederholung angelassen worden ist, acht Zeichenzyklen abzählt und dabei über einen Ausgang während aller acht Zeichenzyklen den mit dem Lochstreifenleser bzw. mit dem Codeumsetzer verbundenen Logikschaltungen ein Sperrpotential zuführt und über einen anderen Ausgang während des ersten Zeichenzyklus des Wiederholungszyklus mittels eines Impulses, der zugleich die Eingangs-Logikschaltungen (G8 bzw. G9) des Alpha-Generators bzw. des /-Zeichen-Generators öffnet, den Wiederholungszykluszähler (HT) in Gang setzt.