DE2233158A1 - Signalempfaenger fuer ein funk-nachrichtenuebertragungssystem - Google Patents

Description

Pr, F7·-:»fort Scholj

N. V- Philips' Gloeilair.penfabriekefl
Akte No., ^'- ^ri727
'.«' _; ^T"li 197°

" Signalenpfanger ■ für ein Punk-Nachrichtenübertragungssystar.i" «

Die Erfindung betrifft einen Signa!empfänger für ein riinlc-Nachrichtonnbor fc ragung s sy st em mit Informo_tioiisübe:c tragung in aufeinanderfolgenden Räumen eines synchronen Datensi(jnala, von dem bestimmte Bitpositionen zur Uebertragung eines Hahmensyncbronisierungsvoi'-ts voi'wondet werden, welcher Empfänger einen liahuensjTichr-on.isator zvaa Synchronisieren des Rahmens dos Empfängers mit dem Rahmen des Datensignals enthlllb, ve.1 ehe !■;ynchroii:f:sator eine Mufjtoiruntorscheidungsschaltung zum Uriterfo.olie:.i.dcii.. des Rahmensynchronisierungsworts. enthält« Ein in s-elektivön porsö-n liehen Anruf systemen oder Person.onruf sy steinen, die :i.i;: trossen Umfang, wirlien, auftretende, Problem ist der veränderliche und im allgemeinen niedrige Uert doc Sitpiiil-tlausclivex'hit.ltn.ios.e.s, v/od\jrch_ die Govris dr'i.G·.; olii. Anruf unlor Anvwidung einfacher und prQisf.iiiT-.i.I^

2 0 9 8 8 4/0937

BAD ORIGINAL

- ST - PIIN. 5727.

Empfänger seinen Zweck erfüllt, im allgemeinem gering ist» Personenruf systeme körinen mit verschiedenen Modulations- rind Kodiorungsverfahren wirksam sein. Hier werden Systeme beschrieben, in denen die Anrufe biniir kodiert sind und als eine Folge von Bits in einem kontinuierlichen, synchronen Bitstrom ausgesendet werden. In manchen Systemen mit intermittierender Wirkung wird vor jedem Anruf ein einmaliges Synchronisierungswort zur Bitsynchronisierung der Empfänger und zum Synchronisieren der Empfänger hinsichtlich des Anfangs des Anrufs ausgesendet. In solchen Systemen, in denen kontinuierlich ein Bitstrom ausgesendet wird, kann der Bitstrom in Rahmen eingeteilt werden, in denen die Anrufe feste Positionen einnehuen, und es braucht nur von Zeit zu Zeit Rahraensynchronisierun/jsinformation, normalerweise- einmal je Rahmen, ausgesendet zu werden, um die Empfänger in der Synchronisation zu halten, WUhrend derartige synchrone Systeme dadurch, dass sie Bit:; regenerieren können, auch bei niedrigen Vierten dos Signal-Rauschverhältnisses zuverlässig wirken können, können durch Störungen und Schwund Fehler auftreten, die es efrschwierigen, die Empfänger zuverlässig mit den Rahmen zu synchronisieren.

Es sind verschiedene Musterunterseheidungsschaltungen und Synchronisierungsalgorlbhraan bekannt, um eine Synchronisation zu erzielen, wenn Fehler auftreten, welche Algorithmen einen Kompromiss bilden zwischen der Geschwindigkeit, mit der die Synchronisation erreicht wird, und dem Sicherheitsgrau, dass dor richtige SyncliEoni si cranes zustand erreicht wird, .Die Erfindung bezweckt, einen SignalejnpfHngor vom beschriebenen Typ mit neu entworfenen Anordnungen zu schaffen, um die

209 8 8A /0937

- 3 - PHN.372?.

Zuverlässigkeit der Rahmensynchronisation zu erhöhen.

Der erfindimgsgemiisso Signal empfänger ist dadurch gekennzeichnet, dass im Empfänger jedes Bit des Datensignals gemeinsam mit den beiden vorhergehenden Bits, die um ein bzw, zwei Rahmen früher empfangen werden, einer Mehrheitsontßcheidungsanordnung -zugeführt werden-, welche die drei Bits zu einem Bit zusaramenftigt, dessen ¥ert dem Wert der Mehrheit der drei Bits entspricht, und dass das ara Ausgang der Mehrheit sent Scheidungsanordnung auftretende korrigierte Datensignal auf die Musterunterscheidungsschaltrtng eimrirkt.

Die Erfindung und ihre Verteile werden anhand der Figuren näher erläutert. Es zeigen:

Pig, 1 ein bloclcschematisches Schaltbild eines Ausführungsbeispiels des erfindimgsgenassen Signalempfangers,

Fig, 2 ein Schaltbild, das den Aufbau eines Ueberrahinen veranschaulicht,

Fig· 3 ein Schaltbild, das den Aufbau des Ueberrahinens ■ des korrigierten Datensignals veranschaulicht.

In dem vorliegenden Personenrufsystem sendet ein Hauptsender einen synchronen Bitstrom mit einer Geschwindigkeit von 200 Bit/s aus. Dieser Bitstrom ist in Ueberrahmon eingeteilt, die jeweils drei Rahmen umfassen, Fig. 2 stellt ein üeberrahmen dar. Die drei Rahmen eines Tieborrahmen sind mit RI, R2 und R3 bezeichnet. Jeder Rahmen ist in eine Synchronisiernngsporiode S und vier Adressenpez-ioden A, B, C, D eingeteilt, vie in Fig, 2 angegeben ist. Jede dieser Perioden umfasst' ein Uort von 20 Bits, Von den 2O Bits einer Ad?, es conpnrriode worden die ersten 15 Bits für die Adresseninfonnation

209884/0937

-Jf- . PiKi. 5727.

und die letzten 5 Bits zur Nachrichtenübertragung verwendet. Die Adresseninformation und die Nachrichteninformation für einen bestimmten Teilnehmer, die gemeinsam als Teilnehmerinformation bezeichnet worden, werden in einem Ueberrahmen in gleichnamigen Adressenperioden der drei Rahmen dreimal ausgesendet, mithin beispielsweise in den Adressenperioden A1, A2 und A3. Diese drei Aussendungen bilden gemeinsam einen Anruf. Der Anruf kann zur Erhöhung der Gewissheit, dass der erwünschte Teilnehmer erreicht wird, beispielsweise nach etwa 20 Sekunden wiederholt werden. In den Synchroni si erungfi-Perioden S wird ein einmaliges Synchronisierungswort ausgesendet, auf das sich die Empfänger synchronisieren können,

Die Ueberrahrnensyiichronisierimg wird dadurch verwirklicht, dass die Bits des Synchronisierungswox-ts in der Periode S2 mit umgekehrter Polarität ausgesendet werden. Aus bestu.uirr.ten Gründen, die im weiteren erläutert werden, werden im Rahmen R2 alle Bits mit invertierter Polarität ausgesendet, mithi.n auch die Bits der Teilnehmerinforraatioii, In Fig. 2 ist dies durch ein +Zeichen in allen Perioden dargestellt, in denen die Bits mit der normalen Polarität, und durch ein -Zeichen in allen Perioden, in denen die Bits mit der ungekehrt on Polarität ausgesendet werden.

Der Bitstrom wird durch FSK--lodulation auf einem HF-Träger moduliert und zu den Signalempfangem ausgestrahlt. In einem Signalempfänger (Fig. 1) wird der HF-Träger von einer Antenne 10 aufgefangen und über einen I1F-Vorverstärker cinor durch 'einen -TJoberlagorungfiOiizi Ilator 12 gesteuerten Mischstufe 13 zugeführt, welche den HF-Träger in einen ZF-Trägor

. 209884/0937

PHN,5727.

umwandelt. Der ZF~Träger wird über ein' ZF-Filter 14 und einen ZF-Verstärker 15 einem FM-Diskriminator 16 zugeführt« Dessen Ausgangssignal wird einem Bitregenerator 17 und einem Taktregenerator 18 zugeführt. Wie bereits erxtfähnt, ist der Bitstrom ein synchroner Bitstrom, d.h., ein Strom von Bits, bei denen die Zeitpunkte, in denen sie auftreten, mit einer Reihe äquidistanter Bittaktimpulse zusammenfallen, die im Sender erzeugt und darin zur Zeitbestimmung der Bits benutzt werden. Der Taktregenerator 18 regeneriert den Takt des Bitstroms aus den Null durch gangen des deinodulierten Datensignals, das am Ausgang des FM-Diskrimiiiators 16 auftritt«. Derartige Taktregeueratoren sind bekannte Anordnungen und bedürfen keiner n-Mheren Erläuterung, Der Taktregenerator 18 erzeugt äquidistunte Bittaktimpulse, die verschiedenen Teilen des Empfängers zugeführt werden, um diesen zu steuern. Eine Reihe von BitttJctimptxlsen wird dem Bitregenerator 17 zugeführt. Diese Bittaktimpulse bestimmen die Zeitpunkte, in denen das deiiiodulierte Datensignal von Bitregeneratoren abgetastet /ird, um den Wert der Bits festzustellen. Ein übliches Verfahren ist, die Signalelemente des deinodulierten Datensignals in der Mitte abzutasten« Am Ausgang des Bitregenerators 17 entsteht ein regenerierter Bitstrom, der eine Kopie des ausgesendeten Bitstroms ist. In dieser Kopie entsteht jedesmal dann, wenn der Bitregerierator einem Signalelemont einen anderen Bitwert vex^leiht als den ¥ert, mit dem das Signalelement ausgesendet ist, ein Bitfehler, Derartige Bitfehler können' eine Folge von IIF~otörungen oder Schwund des HF-Tragers sein.

9884/0 9 37

- 6 - PJIN.572.7.

Eine Reihe von Bit takt impuls en wird der Zeitbestimr.rungsanordnung 19 zugeführt, die im wesentlichen eine Anzahl von hintereinander geschalteten Impulszählern umfasst, Der erste dieser Zähler ist ein Modulo-20 Bitzähler, der die Nummern der Bits in einer Periode registriert. Der zweite dieser Zähler ist ein Modulo-5 Vortzähler, der die Nummern der Perioden in einem Rahmen registriert, und der dritte dieser Zähler ist ein Modulo-3 Rahmenziihler, dor die Nummern, der* Rahmen in einem Ueöerrahmen registriert. Die Zeitbestimmungsanordnraig hat einen Zyklus mit der Länge eines Uoberrahmens. Damit diese Nummern den wirklichen Nummern des Datensignals, wie dies empfangen wird, entsprechen, muss der Zyklus der Zeitbestihinruügsanordnung 19 mit dem Ueberrahmen des empfangenen Datensigxials synchronisiert sein. Dies wird durch einen Synchronisator verwirklicht, der eine Musterunterscheidungsschaltung 20 und eine Logikanordnung 21 umfasst» Die Must erunter scheidungs schaltung 20 ist in Fig. 1 als ein Dekoder dargestellt, der nur dann ein Signal liefert, wenn das ihm zugeführte Wort das Synchronisierungswort ist» Es sei verstanden, dass ein. Signal der Anwesenheit eines ersten Logik-Signalpegels, und dass kein Signal der Anwesenheit eines zweiten Logiksignalpegels entspricht.

In. bekannten Signalempfängern wird der regenerierte Bitstrom direkt gezwungen, entlang der Musterunterscheidungsschaltung 20 zu fliossen, wobei jedes Bit und die 19 vorhergehenden Bits, als ein Vort betrachtet, ?mf ihre Aehnliclikcit mit dem Synchroni sierungswort bin überprüft werden. Der Ausgang des Dekodern 20 ist an die Logikanordnung 21 angeschlor.nn■;.'.,

20988A/0937

-■ 7 - , . ■ PHN. 5727*

die eine Hin— und eine Rückverbindung init der Zeitbestiramungsanordnung 19 hat· Ueber die Hi'nverbindung können Befehle zum Verschieben des Zeitbestitniimngszyklus gegeben werden, und Über die Rttekverbindung wird die Logikanordnung 21 über das Auftreten der Synchronisierungsperioden informiert» Fehler im regenerierten Bitstrom beeinflussen den Synchronisierungsvorgang und verlängern insbesondere die Zeit, die erforderlich ist» um nach dem Verlust der Synchronisation wieder eine Synchronisation zu erreichen, die sogenannte Erfassungszeit, Aus diesen Gründen werden in der Praxis, wenn verhältnismässig viele Fehler auftreten, d.h. bei niedrigen Uerten des Signal-Rauschverh&ltnisses, die Must erur.t er sclieidungs schaltungen als Digitalfilter ausgeführt, die sich auf Korrelationstechniken gründen. Diese Filter ergeben eir.e Reaktion, die ein Masstab für die Aehnlichkeit oder Korrelation zwischen der geprüften Wörter und dem Synchronisierungswort ist. tJeberschreitet diese Reaktion eine Schwelle, so wird dies als Anzeige der Anwesenheit eines Synchronisierungsvorts aufgefasst. Die Schwelle kann in verschiedenen Phasen des Synchronisierungsvorgangs unterschiedliche "Werte haben, um den Sicherheitsgrad, dass die x*iclitige Synchronisierung erzielt wird, zu erhöhen. Derartige Synchronisatoren sind für Fehler weniger anfällig, als wenn ein Dekoder angewendet würde, der nur auf das Synchronisierungswort reagiert.

Entsprechend der Erfindung wird der regenerierte Bitstrom zwei hintereinander geschalteten 1OO-Bit Schieberegistern 22 und 23 zugeführt, die durch eir.e Reihe von Bittaktimpulsen des Taktgebers 1S gesteuert werden, Diese

209884/0937.

BAD ORIGINAL

]1Π\ trr- .,ry

Schieberegister bewirken jcv.^reils eine Verzögerung von 100 Bitpositionoji odor ein Rahmen. Der Ausgang des Bitregrmo-rators 17» der Ausgang des Registers 22. und der -Ausgang des Schieberegisters 23 sind an verschiedene Eingänge einer Mohrheitoentscheudiragsanordnung 2k angosclilossen; der Aua^ung des Regiütors 22 über ein NT CJ IT-Element 25. Die H&hrheitr,-entschoidungsanordnuns 24 enthält drei WD-Tore 26 _t 27 und 28, die jeweils die Signale von zwei Eingängen konihinieren, Ein ODER-Tor 29 kombiniert die Signale der U?iD-Toro und füljrt diese dein Ausgang der Mehrlieitsentschoidungsanordnung itu. Die Mchrheitsentscheidtxngsanordnang 2k \/irlct auf auffällige Weise derart, dass der Wert j ede 3 dem Ausgang inigo führt er. Bits gleich dem T-'ert der Mehrheit derjenigen Bits ist, die gleichzeitig an den drei Bin&iin^on auftreten.

In den gleichnamigen Periodeji eines Ueberrahmons v/erden dieselben .Tnformatiojien übertragen, lienn am Ausgang des P>itregenerators 17 ein Bit des Rahmens R3 auftritt, so tritt am Ausgang des Registers 22 das entsprechende Bit des Rahmens R2 und am Ausgang des Registers 23 das entsprechende Bit des Rahmens R1 auf. Als entsprechende Bits werden hier diejenigen Bits betrachtet, die die gleiche Information übertragen, 'Das am Atisgang des Registers 22 auftretende Bit hat eine umgekehrte Polarität, und es wird durch das NICIIT-Elernont 25 ±ώ ein Bjt mit der normalen Folarit'it uiiigevandolt, V/erm in einen dieser Bits keine Fehler aufgetreten sind, oo werden <lx"oi Bits, die alle den gleichen Wert haben, dor IiehrhojJT.;-entschodilunrsfinordupirj 2h zugcfübi-t, und dri^s-~ liofort cdn Bit mit dem gleichon I.'crt , Audi wejm eines der Bit.s f;il.<t.h ii;t ,

20988A/0937

BAD

liefert die Mehrheitseiitscheidungsanordmmg dennoch ein. richtiges Bit. Nur dann, v/enn zwei oder drei I3its falsch sind, liefert die Mehrheit sent Scheidungsanordnung ein falscher, Bit« Auf diese l.'oise v/ordcn beim Auftreten dos Rahmens R3 alle Pehlennuster mit einem Fehler für jeweils drei entsprechende Bits vollständig korrigiert. Durch die Polaritätsumkohrung aller Informationen im Rahmen R2 λ/ird eine noch weitergehende Störuiigsunewpf indlichkcil verwirklicht. lieiin ein Bit des Rahmens R1 und das entsprechende Bit dos Rahmens ΙΪ2 durch dieselbe einseitige Störung gestört sind, so tritt im Empfänge;? in höchstens einem diener Bits ein Fehler auf. Eine Fehlerkorrektur ist dann noch stets möglich. Eine einseitige Störung ist eine solche Störung, die eine binäre Eins in eine Null umwandelt und eine Null eine Null sein lässt oder eine binäre Null in eine Eins umwandelt und eine Eins eine Ein·? sein lässt. Da entsprechende Bits in den Rahmen R1 und R2 mit umgekehrter Polarität ausgesendet werden, wird nur eins dieser Bits durch die Störung beeinflusst.

Es wird hervorgehoben, dass nur das Ergebnis der Mehrheitsent scheidung in der mit dem Rahmen R3 zusammenfallenden Periode zweckmässig ist, da in den anderen Rahmen Bits kombiniert worden, die verschiedene Informationen übertragen. Eine Aiisiiahme bilden die Synchronisierungsperioden S1 und S2 in den Rahmen R1 und R2. In diesen Perioden liefert, die Mehrheitsentscheidtmgsanordnung 2h Synchronisierungswörter mit umgekehrter Polarität, Diese Tatsache kann bei der Ueb.er~ ralnrionöynchrcmisiei'urig b ertick ei oh L igt worden, sie wire¹ hier jedoch ru.iBf.or Betracht gelassen. Der Uebe-erahmori aufbau der,

209 884/0937

' PIHi. 5727.

Bitstroins am Ausgang der Mehrheitsentscbeidungsanordmmg Zh_t der im weiteren als der korrigierte JBitstrom bezeichnet wird, ist in Fi-s. 3 dargestellt. Di ο X-Z eich on geben an, in !reichen Perioden die Bits koine bedeutungsvolle*- Information übertragen. In den Perioden A3, B3, C3 und D3 trot on korrigierte Teilnehmerinformationen auf, und in der Periode S3 tritt ein koi'rigiortes Synchronificnmgswoi't mit positiver P ο Z. ar it JIt auf.

Der korrigiorto Bitstrom wird den hintereinander geschalteten Schieberegistern 30 und 31 angerührt, die durch eine Reihe von Bittai:timpulf..on des Taktgebers 18 gesteuert werden. ¹Ja-S Schieberegister 30 hat 15 Bitpocitionen und das Schieberegister 31 list 5 Bitpositionen« An das Schieberegister 3^; ist ein Adressendekodierer 32 angeschlossen, der ein Signal liefert, wenn die Adresse des Signalor.xif ängers festgestellt wird. Die Synchronisierungsmusterunterscheidimgsschalttmg 20 ist an das Schieberegister 30 und an das Schieberegister 31 angeschlossen. An das Schieberegister 31 ist ferner ein Nachrichtenpufferspeicher 33 angeschlossen, der eine BiIdeinheit 3^ zum Abbilden der¹ Nachricht steuert.

Der Ausgang des Adressedekoders 32 ist an den Eingang eines UND-To rs 35 angeschlossen, von dem ein zv/eiter Eingang durch die Zeitbestimuungsanordmmg 19 in den Perioden A3, B3, C 3 tmd D3 mit- einem Signal ν ex· seh en wird. Wenn in einer dieser Perioden die Adresse des Signalempfängers festgestellt vfird, so liefert das UND-Tor 35 ein Signal. Dieses Signal vorsetzt ein Flipflop 36 in er er,. Zustand "1", in dem das Flipflop den Pufferspeicher 33 aktiviert, um die in Rer,i;jtor 31 vorhandene Naohx'ichtcniinforni'xtion zu übornehnien« Gleicht vi t:i £

209884/0937

- "Ν· ~ FHN. 572.7 ·

mit dem Pufferspeicher 33 wird auch, die Bildeinheit 3^ aktiviert und eine akustische "Wiedergabeanordnung 37 in Betrieb gesetzt. Das Flipflop 36 kann von Hand in den Zustand "0" durch Betätigung· des -Rttckstellschalters 3S rückgestellt werden.

Der Synchronisator 20-21 bewirkt eine Uoberrahinensyn-

chronisierung unter Verwendung des korrigierten Synchronisierungsworts mit normaler Polarität.,- das in der Periode S3 auftritt* Der SynchronisierimgsalgorHthnms wird durch die Logikanordmmg 21 unter Verwendung der vom Dekoder 20 und von der Zeitbestiminungsanordnung 19 herrührenden Signale und von 2ur Zeitbestimmungsanordnung 19 zum Verschieben c'en Zoitbostiimnungszyklus gehenden Bf fehl en aiisgeführt. Die genaue Art des SynchronisierungsalgoritLmus und die Ausfühiang der Lo^ikanordnuiig 21 sind hier nicht von Bedeutung und werden deshalb nicht beschrieben» Synchionisatoren des beschriebenen Typs mit einer Musterunterscheidtingsschaltung und einer Logikanordnung sind aus der Technik bekannt, beispielsweise der Teclmik der PCM—Zeitmultiplexübertragung, und jeder dieser bekannten Synchronisatoren kann hier benutzt werden.

Die Fehlerkorrektur des Synchronisieriuißswortε verringert, bevor dieses Vort der Musteruntorscheidungsschaltung zugeführt wird, den Mindestwert des Signal-Rauschvorhältnisses, bei dem der Synchronisator 20-21 noch eins ausreichende Wirkung hat, um iuehrerc dB, Bei einem gegebenen Mindestmass des Üigiial-Rauüchvorhiütiiisses kann der Synchroni sat or oin-TrK-ker nuf3goführt v;erdcn, Ksi hat sich- goaeigt, dass ftb? Signa 1-Rausclw erh'Ll tni sse , bi.« zu Null t]T'·, eine gute TJirkung

20 9 884/0937

» - pun.

mit einer Mtisterunterscheidungsschaltung- in Form eines Dekodern und mit einem nicht zu komplizierten SynchronisierungsalgoriL'i hmus erzielt werden kann, welche Avisführung der Musteruuterscheidungsschaltung ohne Fehlerkorrektur bereits bei solchen Signal-Iiauschverhältnissen, die einige dB höher liegen, versagen würde. Um eine wirksame iSynchronisierung bei noch niedrigeren Signal-Rauschverhctltnisijen zu erzielen, vlrd die Must ertuit er scheidung;-, schaltung vorzugsweise als Digitalfilter mit einer veränderlich cn Ent scheidungsschwelIe ausgeführt,

Xn Systemen, in denen kein Ueborrahi.ien angewendet wird, kann das Synchroni si erungr-ywort noch durch eine Mehrheitsent scheidung über dre:i auf ο inand c-rf ο 1 goiid e Rahmen korrigiert werden. Dazu kann der Empfänger nach Fig. 1 vorwendet weiden, Die einzig erforderliche Modifikation ist das Ersetzen des NICHT-Eloments 25 durch eine Direktverbindung. Die Teilnehmerinformation, die in einem System ohne Ucberrahmen einfach ausgesendet wird, muss nötigenfalls awf andere Art und Tveise, beispielsweise durch Anwendung eines fehlerlcoi'rigiereuden Kodes korrigiert werden»

209884/0937

Claims (1)

1. - Vb - ' . PHfc, 5727.

   Signal empfänger für ein· Ftmk-iiachrichtenÜborträgungs« system mit Informationsübertragung in aufeinanderfolgenden Rahmen eines sjoichronen Datensignals, von dem bestimmte Bitpositionen zur Uebcrtragung eines Rahmensynchronsisierungs-v/orts verwendet werden, welcher Empfänger einen Rahmensynchronisätor zürn Synchronisieren des Rahmens des Empfängers mit dem Rahmen des Datensignals enthellt j welcher Synchronisator eine Mttsterünt er scheidungs schaltung zum Unterscheiden des Rahmensynchronisierimgsworts enthält, dadurch gekennzeichnet, dass im Empfänger« jedes Bit des Datensignals gemeinsam mit der. beiden vorhergehenden Bits, die um ein bzw» zwei Rahmen früher empfange]! worden, einer Mehrheit;jentscheidurigsanordnung zugeführt werden, welche die drei T3i;s zu einem Bit zusammenfügt, dessen Wert, dem Wert der Mehrheit; der drei Bits entspricht, und dass das am Ausgang der Mehrheitsentscheidungsanordniing auftretende korrigierte Datensignal auf die Musterunterscheiduhgssclialtung einwirkt,

   2* . Signalempfänger nach Anspruch 1, dadurch gekennzeichnet, dass das empfangene Datensignal nach der Regenerierung zwei hintereinander geschalteten Schieberegistern sr-ugefÜhrt wird, die jeweils das Datensignal Über ein !lahmen verziJgei-n, und dass das unverzcSgerte Datensignal, das rhireh das erste Schieberegister verzögerte Datensignal und das durch die beiden Schieberegister gemeinsam verzögerte Datensignal einer MehrhtiitsentRcheidungsaiiordnung simultan zugeführt werden,

   £0188 4/0937