DE2814000B2 - Demultiplex-Anordnung - Google Patents

Description

Die Erfindung bezieht sich auf eine Demultiplex-Anordnung wenigstens dritter Ordnung für ein Zeitmultiplexsignal. das aus mehreren Digilalsignalen und aus Zusatzbits. wie einem Rahmenkennungswort, einem Meldcwort, einer Stopfinfonnation und Slopfbits besteht, mit einem Serien-Parallel-Umseizcr, dessen Eingang den Gesamteingang bildet und dessen Ausgänge Zwischen-Zcilmultiplcxsignalc abgeben, mit einer Rahmenkennungswort-Erkcnnungsschaltung, mit einer Synchronisicrschaltung, mit Kanalteilen, deren Eingänge mit den Ausgängen des Scrien-Parallel-Umsctzcrs verbunden sind und deren Ausgänge die Digitalsignalc abgeben und mit einer Taklzcnirale.

In einer derartigen Demultiplex-Anordnung, wie sie beispielsweise in »Cables el Transmissions«, 29. Dez. 1975, Seiten 411 bis 433. insbesondere Fig. 15, beschrieben ist, wird das Zeitmultiplexsignal in zwei oder mehrere Digilalsignale aufgelöst. Sind diese plesiochron, so ist ein Stopfverfahren zur Anpassung der Bitraten erforderlich.

In einem Digitalnctz bilden die Digitalsignalc verschiedener Bitraten eine Hierarchie. Im Hierarchicsystem der C'EPT-Länder (Conference Eiironeenue des Administrations des Posies et Telecommunications) sind für die ersten vier llierarchicstufen die Bitr;Hen 2048 kbit/s. 8448 kbil/s. 34 36H kbit/s und 139 264 kbit/s festgelegt. Die Dcmultiplex-Anordnungen für dieses Hierarchiesystem bündeln sendeseitig jeweils, vier plesiochrone Digitalsignale einer llierarchiestufc zu einem Zeitmultiplexsignal der nächsten Ilicraichicstufe. Einpfangsscitig lösen sie ein Zfitmulliplexsignal der höheren Hierarchiestufe in vier Digitalsignale der niedrigeren Hierarchiestufe auf. Bei Demultiplex-Aiiordnungen der dritten Ordnung, die ein 34 368-kbit/s.Signal in vier 8448-kbit/s-SignaIe auflösen, tritt das Problem auf, daß die Taktfrequenz von 34 368 kHz mit der üblichen Low-Power Scholtky-TTL-Technologie nicht mehr beherrscht werden kann. Es müssen deshalb schnellere Technologien, beispielsweise ECL- otter Schoiiky-TTL-Technik mit sehr viel höherem l.eistungsbedarf eingesetzt werden.

Aus der DE-AS 26 22 107 ist eine weiie-c Demuliiplex-Anordnung bekannt, die jedoch lediglich erster Ordnung ist.

Der Erfindung liegt die Aufgabe zugrunde, für die Demuliiplex-Anordnung für diese oder eine noch höhere Hierarchiestufe eine Lösung anzugeben, bei der der Umfang der schnellen und leistungsintensiven Schaltungsteilc möglichst klein gehalten wird.

Ausgehend von einer Demultiplex-Anordnung der einleitend geschilderten Art. wird diese Aufgabe erfindtingsgemäß dadurch gelöst, da!3 eine Takizentralc vorgesehen ist, deren schneller Teil aus der Taktfrequenz des Zeitmulliplexsignals eine Taktfrequenz für einen ersten Teil einer Synchronisierschaltung sowie eine weitere Taktfrequenz ebenfalls für diesen ersten Teil, für die Kanalleile und für einen langsamen Teil dieser Taktzcntrak. ableitet, der wiederum Steuertakte für die KanaSteile erzeugt, daß der ersic Teil der Synchronisierschaltung beim Empfangeines Rahmcnerkennungsimpulses an deren /weiten Teil und den schnellen Teil der Takizentralc einen Rückstcllimpuls abgibt, und daß der erste Teil der Synchronisierschaltung die Phasenlage des schnellen Teils der Taktzcntra-Ie und der zweite Teil der Synchronisierschaltung die Phasenlage des langsamen Teils der Takizentralc überwacht.

Anhand eines Ausführiingsbeispiels wird die Erfindung nachstehend näher erläutert.

F i g. 1 zeigt einen Pulsrahmen r.-ch der CCITT-EmpfchlungCj.751 und

F i g. 2 zeigt eine erfindiingsgem.ißc Demultiplex-Anordnung.

Fig. I zeigt den Pulsrahmen eines 34 368-kbit/s-Signals nach der CCITT-Empfehlung G.751. Der Pulsrahmen besteht aus vier Abschnitten I bis IV, die jeweils 384 Bit«, lang sind. Die ersten vier bzw. zwölf Bits jedes Abschnitts werden für Rahmenkennung, Meldewort und Slopfinformation benötigt. Die übrigen Bits enthalten vier 8448-kbit/s-Signalc, die bitweise verschachtelt sind. Die ersten zwölf Bits des Abschnitts I enthalten ein lO-Bit-Rahmenkenntingswort und zwei Meldebils D und N. Die ersten vier Bits der Abschnitte Il bis IV enlhahrn die bitweise verschachtelte StopfinfOrmation für die vier 8448 kbit/s-Signale. |cdcm solchen Signal ist somit ein 3-Bit-Wort zugeordnet, das geschützte Übertragung der Slopfinformation ermöglicht. »Ill« bedeute!, daß in dem Pulsrahmen gestopft wurde, »000« bedeutet, daß nicht gestopft wurde. Die Bits Nr. 5 bis 8 des Abschnitts IV sind stopfbarc Bits. Sie sind entweder Informationsbits bei einer Stopfinformation »000« oder Slopfbits bei einer Stopfinformaiion »111«.

F i g. 2 zeig! eine erfindungsgemäße Dcmultiplex-An-Ordnung. Diese enthält vier Kanalleile 1 bis 4. einen Serien-Parallel-Umselzer 5, eine Rahmcncrkennungsschallung 6, den schnellen Teil 7 und den langsamen Teil 10 der Takt/cntrale, einen ersten Teil 8 und einen /weilen Teil 9 einer Synchronisierschaltung und einen Eingang 18. Lediglich der Vollständigkeit halber ist noch

ein 11DBJ-Decodierer 16 und eine .Schnittstelle 17 eingezeichnet.

Die Eingänge und der Ausgang der Kanalleile I bis 4 sind mit Bc/ugszeichen versehen, deren erste Ziffer auf den Kanalteil und deren /weite Ziffer auf den jeweiligen > Eingang bzw. Ausgang verweist. Als zweite Ziffer bedeutet I den Kanalteilausgang. 2 den Karuilteileingang. } bis 4 Eingänge für Steuerlakte 7"2.SuHd 5 einen umgang für ein.η langsamen Fakt T2. Die Steuertakteingänge mil den Endziffern 3 bis 4 sind mit den m Ausgängen 19 bis 20 des langsamen Teils 10 der Taktzentrale und die Eingänge mit der /weiten Ziffer 5 sind mit dem Ausgang 26 des Teilers 7 /u verbinden.

An den Eingang 18 der Demulliplex-Anordnung nach Fig. 2 wird das Zeitmultiplexsignal gemäß fig. I ιί angelegt. In der Schnittstelle 17 wird der schnelle Takt 7" I des Signals wiedergewonnen und zusammen mit dem Signal — getrennt nach positiven und negativen Impulsen — an den HDBJ-Deeodierer 16 weitergegeben. Dieser führt das decodierte Signal D 1 zusammen ju iiiii dem schnellen Takt 7"! dem Scricn-Paraiici-umsiM-/er 5 /u. der das 34 3b8-kbit/s-Signal in vier ^.wischen-Zeitmultiplexsignalc D 2 zerlegt, die jeweils ein; Bilrate von 8592 kbit/s haben. Diese werden den vier Kanalteilen 1 bis 4 zugeführt, die die Stopfinformaiion y, auswerten und den ursprünglichen 8448-kHz-Takt wiederherstellen. An den Ausgängen II, 21, 31, 41 werden vier ple.sioclirone 8448-kbit/s-Signale abgegeben.

Der Scrien-Parallcl-lJmsei/er 5 ist mit einem m lO-Bii-Schicberegisicr ausgeführt, dessen zehn Ausgänge mit der Rahmenerkennungsschaltung 6 verbunden sind. Diese gibt an ihrem Ausgang ein ImpuLssignal Eab. wenn das zehnstcllige Rahmenkenmingswori im Schiebercgisier des Serien-ParallelUmsct/ers 5 erscheint. Beim erstmaligen Erkennen des Rahmenkennungswoi r, wird der Impuls /:' über den ersten Teil 8 der Ssnchronisierschaltung als Rückstclliiiipuls (CL 1 und CL 2) an den Teiler 7 und an den ersten feil 8 der Synchronisiersch.illiing weitergegeben 13er Rücksiellimpuls CiLl und C/. 2 setzt den Teiler 7 in seine Ausgangsstellung und '.eranlal.lt den /weiten Teil 9 der .Synchronisierschaltung, die "feilersiufen des /weilen Teils 10derTakl/entrale mit dem Rücksiellimpiils ί /.in ihre Ausgangsstellung /ti setzen. Bei den weiteren Erkennungen des Rahmenkeiinungswnnes und nur jeweils ein Ruckstellimpuls (7.2 an den /weilen Teil 4 der .Synchronisierschaltung abgegeben, und /war nur dann, wenn der impuls /:' bei der richtigen Phasenlage des Teilers 7 eintrifft. Dieser Teil überwacht mit Hilfe des Rahinentakies TR das regelmäUige phasenrichtige Auftreten dieses Rücksleilimpulses. lileibi er aus. wird ein neuer Suchvorgang eingeleitet. Bei dieser Anordnung überwacht der erste Teil 8 der '■'. .nchroriisierschaluing die Phasenlage des Teiiers 7 und de · /weite I eil 4 der Synchronisierschaltung die Phasenlage der Teilersiufen des /weiten Teils. 10 der Takt/cntrale. Verschiebt sich die Phasenlage des Teilers 7 beispielsweise durch eine St.Vbeeinflussung, so gibt der erste Teil 8 der .Synchronisierschaltung keine regelmäUig auftretenden Rückstcllimpulse mehr ab. Verschiebt sich die Phasenlage der Teilerstufen des zweiten Teils 10 der Taktzentrale. so treten die Rückstellimpulse nicht phasenrichtig auf. Die Kanalteile 1 bis 4 und der langsame Teil 10 der Tak'zentrale können mit TTI.-Baiisteinen realisiert werden. Lediglich die restlichen Teile müssen mit einer schnellen Technologie, beispielsweise Schottky-TTL. realisiert werden.

Hierzu 2 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Demultiplex-Anordnung wenigstens dritter Ordnung Tür ein Zeitmultiplexsignal, das aus mehreren Digiialsignalen und aus Zusatzbits, wie einem Rahmenkennungswort, einem Meldewort, einer Stopfinformation und Stopfbits besteht, mit einem Sericn-Parallel-Umsetzer, dessen Eingang den Gesamteingang bildet und dessen Ausgänge Zwischen-Zcitmultiplexsignale abgeben, mit einer Rahmenkennungswort-Erkennungsschaltung, mit einer Synchronisierschallung, mit Kanalteilen, deren Eingänge mit den Ausgängen des Serien-Parallel-Umset-/ers verbunden sind und deren Ausgänge die Digitalsignale abgeben und mit einer Takt/entrale, dadurch gekennzeichnet, daß ein schneller Teil (7) dieser Taktzentrale aus der Taktfrequenz 'Tl) des Zeiimultiplex-Signals (Di) eine Taktfrequenz (Tit) für einen ersten Teil (8) einer SynchroEi'r-Jerschaltung sowie eine Taktfrequenz (T2) ebenfalls für diesen ersten Teil (8), für die Kanalteile (I bis 4) und für einen langsamen Teil (10) dieser Taktzentrale ableitet, der wiederum Steucrtaktfrequenzcn (T2S) für die Kanalteile (I bis 4) erzeugt, daß der erste Teil (8) der .Synchronisierschaltung beim Empfang eines Rahmenerkennungsimpulses an deren zweiten Teil (9) und den schnellen Teil (7) der Taktzcntrale einen Rückstcllimpuls abgibt, und daß der erste Teil (8) der .Synchronisierschaltung die Phasenlage des schnellen Teils (7) der Taktzentral.· und der zweite Teil (9) der Synchronisierschaltung die Phasenlage des langsamen Teils (10) der Takt/enirale überwacht (F ig. 2).