DE3885489T2

DE3885489T2 - Multiplexvorrichtung mit BSI-Codeverarbeitungs- und Bitverschachtelungsfunktionen.

Info

Publication number: DE3885489T2
Application number: DE88104844T
Authority: DE
Inventors: Kazuo Iguchi; Kazuo Murano; Tetsuo Soejima
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-03-25
Filing date: 1988-03-25
Publication date: 1994-04-21
Anticipated expiration: 2008-03-26
Also published as: CA1281144C; EP0284089B1; EP0284089A2; DE3885489D1; EP0284089A3; US4829518A; JPS63236432A

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Multiplex- Vorrichtung, die eine Funktion zur Verarbeitung eines BSI-Codes und eine Funktion zur Bit-Verschachtelung aufweist.
In einem digitalen Übertragungssystem unter Verwendung von optischen Fasern etc., muß eine zuverlassige Übertragung von allen Arten von Informationssignalen gewährleistet werden. Um diese Übertragungszuverlässigkeit sicherzustellen, wird eine Kanallösch-Möglichkeit benötigt, bei der Zeitsteuerungs- Taktsignale stabil aus den eingegebenen Informationssignalen ohne Erzeugung von Codefehlern extrahiert werden können, sogar wenn die eingegebenen Informationssignale aufeinanderfolgende Nullen oder Einsen, d.h. Gleichstromkomponenten, enthalten. Um die Kanallösch- Kapazität zu verwirklichen, müssen die Codes auf den Übertragungsleitungen Bit-Sequenz unabhängig (BSI) sein.
Andererseits ist in einem Zeitmultiplexsystem eine digitale Hierarchie entwickelt worden, die viele Gruppen von der Gruppe mit niedrigster Ordnung zur Gruppe höchster Ordnung umfaßt. Zusätzlich sind Anstrengungen unternommen worden, um ein synchrones Multiplexsystem zu entwickeln, welches eine Multiplexübertragung realisieren kann, ohne in jedem Multiplexprozeß in jeder Multiplexschaltung in jeder Gruppe Steuersignale, wie beispielsweise Rahmensynchronisations- Signale einzufügen, so daß kein Anstieg der Übertragungsgeschwindigkeit nach jedem Multiplexprozeß aufgrund der Einfügung der Steuersignale bewirkt wird. Durch dieses System ist die Übertragungsgeschwindigkeit in jeder Multiplexschaltung somit ein ganzzahliges Vielfaches einer Basis-PCM-Signalgeschwindigkeit und somit kann in jeder Multiplexschaltung eine Signalverarbeitung nur unter der Steuerung des Basistaktsignals ausgeführt werden.
Um das oben beschriebene synchrone Multiplexsystem zu realisieren, werden PCM-Signale mit einer Basissignal-Übertragungsgeschwindigkeit mit Rahmenstrukturen versehen, die mit Multiplex-Steuersignalen, wie beispielsweise Rahmensynchronisationssignalen und Kanalnummern von Kanälen, die in einem Multiplexbetrieb verarbeitet werden sollen, versehen sind. Durch diesen Rahmenaufbau wird die Signalgeschwindigkeit nach der Multiplexverarbeitung auf ein ganzzahliges Vielfaches der Basis-PCM-Signalgeschwindigkeit eingestellt. Somit wird ein synchrones Multiplexsystem realisiert, welches sich von dem herkömmlichen Füllverfahren unterscheidet. Die synchrone Multiplextechnik ist jedoch nur unter Berücksichtigung des Multiplexsystems entwickelt worden und somit eignet es sich nicht als ein Übertragungssystem mit der Kanallösch- Möglichkeit. Inbesondere ist in dem synchronen Multiplexsystem die Realisierung der BSI von Übertragungsleitungscodes nicht berücksichtigt worden. Somit besteht ein Erfordernis für einen Aufbau, der die BSI des Übertragungssystems sowie das synchrone Multiplexsystem berücksichtigt.

2. Beschreibung des Standes der Technik

Die EP-A-0 206 409 zeigt ein digitales Übertragungssystem, in dem Bitblöcke synchron in einem Multiplexbetrieb und in einer Bit-Verschachtelungsart zusammengefaßt werden. Vor dem Multiplexer in dem Sender und nach dem Demultiplexer in dem Empfänger wird eine Synchronisation durch Worte durchgeführt.
Normalerweise wird der BSI-Prozeß von digitalen Übertragungscodes in einem Übertragungsstationsgerät realisiert und ein Zeitmultiplexprozeß etc. wird gewöhnlicherweise in einer Multiplexeinheit vorgenommen. Dafür wird eine Signalgeschwindigkeit der PCM-Hierarchie als eine Schnittstellengeschwindigkeit zwischen dem Zeitmultiplexprozeß und dem Übertragungsstationsgerät verwendet. Dementsprechend muß das Übertragungsstationsgerät, welches die PCM-Multiplexsignale empfängt, durch Ausführen des BSI-Prozesses, wie beispielsweise einem 8B1C-Prozeß (achtes Bit-eins-Komplement, durch das ein Block 9 Bit wird) oder einem 5B6B-Prozeß (fünftes Bit 6-Bit, durch den ein Block 6 Bit wird) eine Geschwindigkeitsumwandlung des PCM-Signals ausführen und die Signale mit umgewandelter Geschwindigkeit an eine Übertragungsleitung übertragen. Außerdem werden die Signale an einer Empfangsstation einem Umkehr-BSI-Prozeß, einem Geschwindigkeitsumwandlungsprozeß und einem Demodulationsprozeß unterzogen und an einen Multiplexwandler übertragen. In dieser Art wird der BSI-Prozeß in dem Übertragungsstationsgerät ausgeführt, wie im folgenden noch unter Bezugnahme auf die Zeichnungen eingehend beschrieben wird.
Wie oben beschrieben, sind in einem herkömmlichen digitalen Multiplexübertragungssystem das Multiplexsystem und das Übertragungssystem (BSI etc.) getrennt voneinander vorgesehen. Sogar wenn ein Rahmenaufbau verwendet wird, der für das Multiplexsystem geeignet ist, d.h., sogar wenn Informationssignale mit einer Basis-PCM- Signalgeschwindigkeit vorher mit einem Rahmenaufbau versehen werden, zu dem Steuersignale, wie beispielsweise Rahmensynchronisationssignale und Kanalnummern von Kanälen, die in einem Multiplexbetrieb verarbeitet werden sollen, für die synchronen Multiplex- und Demultiplexprozesse hinzugefügt werden, behandelt das Übertragungsstationsgerät diese Steuersignale und die Rahmensynchronisationssignale nur als Informationssignale. Der herkömmliche BSI-Prozeß, wie beispielsweise eine BSI-Bit-Einfügung oder -Entfernung, die für das Übertragungssystem erforderlich ist, wird in jedem Übertragungsstationsgerät durchgeführt. Deshalb muß in jedem Übertragungsgerät das Multiplexsignal mit einer regulären Geschwindigkeit von beispielsweise einem ganzzahligen Vielfachen der Basis-PCM-Signalgeschwindigkeit in ein Signal mit der BSI umgewandelt werden, welches eine erhöhte Geschwindigkeit aufweist. Aufgrund der Geschwindigkeitsumwandlung geht der Vorteil des Multiplexsystems der digitalen Hierarchie, die die Basis- PCM-Signalgeschwindigkeit verwendet, in dem Übertragungsgerät verloren. Außerdem wird aufgrund des Erfordernisses einer Geschwindigkeitsumwandlung der Hardware- Aufwand des Übertragungsgeräts groß und teuer.

ZUSAMMENFASSUNG DER ERFINDUNG

Eine Aufgabe der vorliegenden Erfindung ist es, eine Multiplex-Vorrichtung mit einer Funktion zur Verarbeitung eines BSI-Codes und mit einer Funktion zur Bit- Verschachtelung vorzusehen, in dem der Vorteil des synchronen Multiplexsystems beibehalten wird.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, die obige Multiplex-Vorrichtung vorzusehen, in der jede Einheit keinen Geschwindigkeitsumwandlungsteil aufweist.
Noch eine andere Aufgabe der vorliegenden Erfindung ist es, die obige Multiplex-Vorrichtung vorzusehen, bei der das Übertragungsgerät geringe Abmessungen besitzt.
Eine noch weitere Aufgabe der vorliegenden Erfindung ist es, die obige Multiplex-Vorrichtung vorzusehen, bei der das Übertragungsgerät bei geringem Kostenaufwand vorgesehen wird.
Gemäß der vorliegenden Erfindung wird eine Multiplex- Vorrichtung eines Bit-Verschachtelungstyps zur Bit-weisen Zeitmultiplexverarbeitung von PCM-Signalen einer Vielzahl von Kanälen vorgesehen, um die PCM-Signale in ein PCM- Signal mit hoher Geschwindigkeit umzuwandeln, wobei die Multiplex-Vorrichtung eine Funktion zur Verarbeitung eines BSI-Codes und eine Funktion zur Bit-Verschachtelung aufweist, umfassend:
eine BSI-Code-Hinzufügungseinrichtung, um an die PCM- Signale vor der Multiplexverarbeitung BSI-Codes anzuhängen; und eine Multiplexeinrichtung, gekennzeichnet durch eine BSI-Code-Position-Verschiebeeinrichtung, um die Positionen der BSI-Codes in den PCM-Signalen jeweils in bezug auf die PCM-Signale einer Vielzahl von Kanälen an unterschiedliche Positionen zu schieben; und wobei die Multiplexeinrichtung betreibbar ist, um die Ausgänge der BSI-Code-Positions- Verschiebeeinrichtung durch einen Bit-Verschachtelungsmodus in einem Multiplexbetrieb zu verarbeiten.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Die obigen Aufgaben und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung der bevorzugten Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen besser ersichtlich. In den Zeichnungen zeigt
Fig. 1 eine Ansicht, die ein Datenformat eines PCM- Kanals zeigt, der in der vorliegenden Erfindung verwendet wird;
Fig. 2 ein Erklärungsdiagramm, welches ein prinzip der vorliegenden Erfindung zeigt;
Fig. 3 eine Ansicht, die den Aufbau einer Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 4 eine Ansicht, die den Aufbau einer anderen Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 5 ein Erklärungsdiagramm, welches einen Effekt der vorliegenden Erfindung zeigt;
Fig. 6 eine Ansicht, die einen herkömmlichen Aufbau zeigt; und
Fig. 7 eine Ansicht, die ein Beispiel eines Rahmenaufbaus zeigt, welcher einem BSI-Prozeß unterzogen wird.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Zum besseren Verständnis der vorliegenden Erfindung wird zunächst unter Bezugnahme auf die Figuren 6 und 7 ein herkömmliches Multiplexsystem mit BSI-Bit-Verschachtelung beschrieben. Fig. 6 ist ein Blockschaltbild, das ein herkömmliches Multiplexsystem mit BSI-Bit-Verschachtelung zeigt.
In der Figur bezeichnet 1 einen Multiplexwandler und 2 bezeichnet ein Übertragungsstationsgerät. Der Multiplexwandler 1 führt eine Multiplexverarbeitung der Eingangssignale CH1 bis CHn von n"-Kanälen durch, um ein Signal mit (n x fo + a) bps an das Übertragungsstationsgerät 2 zu liefern und liefert außerdem einen Takt von (n x fo + a) Hz entsprechend dem Signal. Die "a" Bits sind diejenigen, die in jedem Rahmen für ein Rahmensteuersignal zugeordnet sind. In dem Übertragungsstationsgerät 2 wird das Multiplexsignal einer Reihen/parallel (S/P)-Wandlung einer Zwischenspeicherung und einer Parallel/Reihen (P/S)-Wandlung unterzogen und ausgegeben. Während dieses Prozesses wird unter Verwendung einer Geschwindigkeitsumwandlungsschaltung 2a mit einer PLL-Schaltung ein Block von 8 Bits durch Einfügen eines BSI-Bits in einen Block mit 9 Bits umgewandelt.
Fig. 7 ist eine Ansicht, die den Umwandlungsprozeß in die 9 Bits zeigt. Das Multiplexsignal wird in Segmente mit jeweils 8 Bits unterteilt. Zum Beispiel wird ein achtes Bit #8 in invertiert und zu dem Block hinzugefügt. Das Signal wird dann als Multiplexübertragungssignal gesendet.
Mit dem in Fig. 6 gezeigten Aufbau wird eine Geschwindigkeit des Übertragungssignals aufgrund der Einfügung des BSI erhöht. Deshalb wird der Vorteil des synchronen Multiplexsystems, nämlich daß die Übertragungsgeschwindigkeit nach der Multiplexverarbeitung ein ganzzahliges Vielfaches der Basis-PCM- Signalgeschwindigkeit wird, so daß die Schnittstellengeschwindigkeit und die Multiplexeinheit vereinfacht sind, in dem herkömmlichen übertragungsgerät nicht effektiv verwendet.
Im Folgenden werden Ausführungsformen der vorliegenden Erfindung beschrieben.
Fig. 1 ist eine Ansicht, die ein Datenformat eines PCM- Kanals zeigt, das in einer Multiplex-Vorrichtung gemäß der vorliegenden Erfindung verwendet wird. In der Figur umfaßt ein PCM-Signal eines Kanals CHi vor der Multiplexverarbeitung eine Sequenz von Rahmen, wobei jeder aus einem Rahmensynchronisationssignal F, einer Kanalnummer ID und einer Nutzinformation (Daten) IP besteht. In der Nutzinformation IP wird beispielsweise nach jedem achten Bit eines Blocks, wie in Fig. 2 gezeigt, ein BSI-Bit eingefügt.
Fig. 2 ist ein Erklärungsdiagramm, welches das Prinzip der vorliegenden Erfindung zeigt. In der Figur wird die Nutzinformation IP in jedem Kanal in eine Anzahl von Blöcken unterteilt. Ein BSI-Bit wird beispielsweise jedem Block in jedem der Kanäle CH1 bis CHn vor der Multiplexverarbeitung hinzugefügt. Die BSI-Bits können vor dem Eingang an die Multiplex-Vorrichtung hinzugefügt werden. Alternativ können die BSI-Bits in der Eingangsstufe der Multiplex-Vorrichtung hinzugefügt werden. Nach der Hinzufügung der BSI-Bits wird jedes BSI-Bit in einem Kanal CHi um "i x k"-Bits von der ursprünglichen hinzugefügten Position verschoben.
Beispielsweise wird jedes BSI-Bit in dem Kanal CH2 um "k"-Bits verschoben. Ebenso wird jedes BSI-Bit in dem Kanal CHm um "m x k"-Bits verschoben. Alternativ kann jeder Block, der ein BSI-Bit umfaßt, vollständig um k-Bits verschoben werden. Dieses alternative Verfahren verursacht jedoch eine Verzögerung der Nutzinformation, d.h. der Daten um k-Bits, und vorzugsweise wird die Nutzinformation nicht verzögert. Um dies zu bewirken, wird in der Figur die Nutzinformation (IP) nicht verzögert, sondern nur die BSI-Bits werden um K- Bits verzögert. Es soll darauf hingewiesen werden, daß die Positionen der verschobenen BSI-Bits durch die Kanalnummern und die vorgegebene Anzahl "k" bestimmt sind. Die Verschiebung der BSI-Bits ist erforderlich, um nach der Multiplexverarbeitung eine aufeinanderfolgende Reihe von BSI- Bits zu vermeiden. Da die Positionen der in jedem Kanal verschobenen BSI-Bits identifiziert werden können, indem die Bitlänge von dem Rahmensteuersignal in dem Kanal gezählt wird, müssen die Phasen von Blöcken der jeweiligen Kanäle nicht ausgerichtet sein, obwohl sie in der Figur zum einfacheren Verständnis ausgerichtet sind.
Die Kanäle CH1 bis CHm mit den verschobenen BSI-Bits werden dann durch ein Bit-Verschachtelungsverfahren einer Multiplexverarbeitung unterzogen.
Beispielsweise wird als das BSI-Bit ein differentielles 8B1M (8 Bit eine Marke), wie in der Figur dargestellt, verwendet. Durch das differentielle 8B1M (D8B1M) wird eine Marke M zu einer Position entsprechend einem neunten Bit in jedem Block hinzugefügt und wenn die Marke M durch einen Empfänger festgestellt wird, wird ein Bit #8 in #8' invertiert und in das neunte Bit eingefügt. Somit wird ein neuer Block, bestehend aus 9 Bits, #l, ..., #8, und gebildet. Die Gleichstrom (D.C.)-Komponenten in den PCM-Signalen können durch die Differenzcodierung entfernt werden.
Anstelle des D8B1M kann alternativ ein 8B1C als das BSI- Bit verwendet werden. Durch das 8B1C ist das neunte Bit in jedem Block immer ein invertiertes Signal des achten Bits. Somit erscheint nach der Multiplexverarbeitung von m-Kanälen ein invertiertes Signal längstens bei m x k Bits, so daß das BSI erfüllt ist, obwohl es nicht ausreicht.
Im Betrieb werden die Basis-PCM-Signale so eingestellt, daß sie BSI-Bits besitzen, wenn ihre Rahmen gebildet werden. Um die Basis-PCM-Signale mit den BSI-Bits in einem Multiplexbetrieb zu verarbeiten, werden die Positionen der BSI-Bits gemäß der Kanalnummern der Kanäle verschoben, die einer Multiplexverarbeitung unterzogen werden sollen. Deshalb kann der Einfügungsprozeß für das BSI-Bit realisiert werden, ohne nach der Multiplexverarbeitung die PCM-Signale mit hoher Geschwindigkeit zu verarbeiten. Infolgedessen kann das Übertragungsgerät vereinfacht werden und in kompakten Größen realisiert werden, während die Merkmale des synchronen Multiplexsystems erfüllt sind. Dementsprechend können Takte in dem Übertragungsschaltnetz vereinfacht werden und Multiplexschaltungen können in Modulen gebildet werden, um Kosten zu reduzieren.
Fig. 3 ist ein Blockschaltbild, das den Aufbau einer Multiplex-Vorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. In der Figur bezeichnet ein Bezugszeichen 10 einen Multiplexabschnitt entsprechend einem herkömmlichen Multiplexwandler 1, der in Fig. 6 gezeigt ist. Die Bezugszeichen 11-1, 11-2, . . . 11-m bezeichnen Kanalverarbeitungsabschnitte für Basis-PCM-Signale, die vorgesehen sind, um den jeweiligen Kanälen zum Ausführen eines Vorbereitungsprozesses entsprechend dem in Fig. 1 gezeigten Multiplexprozeß zu entsprechen. Ein Bezugszeichen 12 bezeichnet ein Rahmensteuersignal und ein BSI-Bit- Trennabschnitt, der Informationssignale (IP), Rahmensteuersignale und BSI-Bits voneinander trennt. Ein Bezugszeichen 13 bezeichnet einen Rahmensynchronisationsabschnitt, um eine Rahmensynchronisation der Eingangssignale durchzuführen und um Zeitsteuerungs-Signale zu erzeugen, die für die jeweiligen Schaltungen erforderlich sind. Ein Bezugszeichen 14 bezeichnet einen elastischen Speicher zum Einstellen einer Zeit zum Schreiben oder Lesen von Informationssignalen. Ein Bezugszeichen 15 ist ein Rahmensteuerabschnitt, um Multiplexzusätze zu aktualisieren, von beispielsweise Kanalnummern von in den Rahmensteuersignalen enthaltenen Kanälen, die einer Multiplexverarbeitung unterzogen werden sollen. Ein Bezugszeichen 16 ist ein BSI-Bit-Schiebeabschnitt zum Verschieben von Positionen der BSI-Bits, um die Bedingung zu erfüllen, daß nach der Multiplexverarbeitung jeder Block in jedem Kanal wenigstens ein BSI-Bit umfaßt. Ein Bezugszeichen 17 ist ein Multiplex-Steuerabschnitt, um Rahmensignale zu erzeugen und um gemäß der Instruktionen von einer Multiplexkanal-Steuerschaltung 19 Phaseneinstellungsinstruktionen in bezug auf die Multiplex- Referenzphasen vorzusehen. Ein Bezugszeichen 18 ist ein Differenz-Codierungsabschnitt, um eine Differenzcodierung ("1": Invertieren von Daten; "0": Halten von Daten eines vorangegangenen Zeitschlitzes) von Multiplexsignalen von den jeweiligen Kanalverarbeitungsabschnitten (11-1 bis 11-m) durchzuführen. Ein Bezugszeichen 19 ist die Multiplex- Kanalsteuerschaltung zum Erzeugen von für den Multiplexprozeß erforderlichen Referenzrahmen und zum Zuweisen von Kanalnummern der jeweiligen Kanalverarbeitungsabschnitte. Ein Bezugszeichen 20 ist eine Bit-Verschachtelungs-Multiplexschaltung, um eine Bit- Verschachtelungs-Multiplexverarbeitung durchzuführen.
Die Bezugszeichen 22-1, 22-2, . . ., und 22-m sind BSI-Code- Hinzufügungsschaltungen, um den eingegebenen Basis-PCM- Signalen BSI-Codes hinzuzufügen.
Im Betrieb wird ein Basis-PCM-Signal jedes Kanals in der BSI- Code-Hinzufügungsschaltung 22-1, 22-2, . . . oder 22-m einem BSI-Prozeß unterzogen. Das Basis-PCM-Signal nach dem BSI-Prozeß wird dem Rahmensteuersignal und dem BSI-Bit- Trennabschnitt 12 eingegeben werden, wobei Rahmensteuersignale und BSI-Bits von dem PCM-Signal (Nutzinformation) getrennt werden und dem Rahmensteuerabschnitt 15 bzw. dem BSI-Bit- Schiebeabschnitt 16 eingegeben. Nutzinformation (Daten) werden dem elastischen Speicher 14 eingegeben. In dem BSI- Bit-Schiebeabschnitt 16 werden die BSI-Bits vorher so geschoben, daß ein Übertragungssignal die BSI-Charakteristik aufweisen kann. Gemäß dem Steuersignal von der Multiplex- Kanal-Steuerschaltung 19 erzeugt der Multiplex- Steuerabschnitt 17 Rahmensignale und vorgesehene Instruktionen in bezug auf die Multiplexphasen. Dementsprechend führt die Multiplexschaltung 21 die Multiplexverarbeitung der Daten, der Rahmensignale und der BSI-Bits aus.
Die Signale von jeweiligen Kanälen, die in dieser Multiplexart verarbeitet worden sind, werden der Bit- Verschachtelungs-Multiplexschaltung 20 eingegeben, in der die Signale für jedes Bit unter einem Bit- Verschachtelungsmodus eine Multiplexverarbeitung erfahren. Die Multiplex-verarbeiteten Signale werden in dem Differenzcodierungsabschnitt 18 differenzcodiert und übertragen.
Die BSI-Code-Hinzufügungsschaltungen 22-1 bis 22-m an der Eingangsstufe der Multiplexvorrichtung, wie in Fig. 1 gezeigt, können weggelassen werden und die BSI-Bits können an einer (in der Figur nicht gezeigten) Übertragungsseite hinzugefügt werden. In diesem Fall sind die BSI-Bits bereits in den eingegebenen Basis-PCM-Signalen enthalten.
Fig. 4 zeigt eine andere Ausführungsform der vorliegenden Erfindung. In der Figur umfaßt die Multiplex-Vorrichtung gemäß der anderen Ausführungsform der Erfindung BSI-Code- Hinzufügungsschaltungen 22-1a, 22-2a, ... und 22-ma, Basissignal-Kanalverarbeitungsabschnitte 11-1a, 11-2a, ... und 11-ma und einen Multiplexabschnitt 10a. Die BSI-Code- Hinzufügungsschaltungen 22-1a, 22-2a, ... und 22-ma sind die gleichen wie diejenigen aus Fig. 3. Jede der Basissignal-Kanalverarbeitungsabschnitte 11-1a, 11-2a, ... und 11-ma umfasst ein Schieberegister (SR) 16a und eine Wähleinrichtung (SEL) 21a. Der Multiplexabschnitt 10a umfaßt eine Bit-Verschachtelungs-Multiplexschaltung 20a und eine Steuerschaltung 19a zur Multiplexverarbeitung von Kanälen. Die Wähleinrichtungen (SEL) 21a werden von der Steuerschaltung 19a für die Multiplexverarbeitung von Kanälen gesteuert.
Im Betrieb wird das Basis-PCM-Signal in jedem Kanal nach der BSI-Verarbeitung durch die entsprechende BSI-Code- Hinzufügungsschaltung bitweise in dem Schieberegister 16a verschoben. Dann wählt die Wähleinrichtung (SEL) 21a unter der Steuerung der Multiplex-Steuerschaltung 19a die erforderlichen Ausgänge aus den Ausgängen Q1 bis Qn des Registers 16a. Jedesmal wird beispielsweise ein Block von 9 Bit gewählt. Der gewählte Block wird gemäß der Kanalnummer bestimmt. Somit wird an dem Ausgang der Wähleinrichtung 21a ein vollständig verschobenes PCM-Signal eines Blocks erhalten und der verschobene Wert wird gemäß der Kanalnummer bestimmt. Die Ausgänge der Wähleinrichtungen 21a in allen der Basis-PCM-Signal-Verarbeitungsabschnitte 11-1a bis 11-ma werden bei der durch die Bit-Verschachtelungs- Multiplexschaltung 20a durchgeführte Bit-Verschachtelung in einem Multiplexbetrieb verarbeitet. Das Multiplexsignal wird dann an eine abgehende Leitung ausgegeben.
Gemäß der obigen Ausführungsform wird nicht nur das BSI-Bit, sondern auch die Nutzinformation verschoben. Es ist nicht schwierig, die Nutzinformation zu unterscheiden, indem eine erforderliche Unterscheidungsschaltung vorgesehen wird, obwohl es nicht vorzuziehen ist, die Nutzinformation zu verschieben. Da die BSI-Bits vor der Multiplexverarbeitung verschoben werden, wird auch in dieser Ausführungsform der Effekt der vorliegenden Erfindung erhalten.
Fig. 5 ist ein Erklärungsdiagramm, welches einen experimentellen Effekt des differentiellen 8B1M zeigt, der für den BSI-Prozeß verwendet wird. In der Figur ist auf der Abszisse die Anzahl von Kanälen aufgetragen, die einer Multiplexverarbeitung unterzogen werden sollen, und eine gepunktete Linie zeigt an, wie gemäß der Anzahl von Kanälen die Verschiebegröße "k" gewählt wird, die unter Bezugnahme auf Fig. 2 erklärt wurde. Eine durchgezogene Linie zeigt für den schlechtesten Fall (worst-case), wieviele Bits desselben Codes in bezug auf einen gegebenen optimalen Verschiebewert "k" fortdauern. Natürlich werden die BSI-Bits eingefügt, um zu verhindern, daß der gleiche Code aufeinanderfolgend erscheint.
Wie aus Fig. 5 ersichtlich ist, setzen sich die gleichen Codes nur zwischen 9 Bits und 11 Bits fort, wenn der Schiebewert "k" gewählt wird, wie in der gepunkteten Linie angezeigt.
Aus der obigen Beschreibung wird ersichtlich, daß gemäß der vorliegenden Erfindung das Übertragungsgerät vereinfacht und seine Größe minimiert werden kann, da die Basis-PCM-Signale BSI-Eigenschaften mit keinen weiteren Prozessen für PCM- Signale mit hoher Geschwindigkeit nach einer Multiplikation besitzen. Außerdem können die Merkmale eines synchronen Multiplexsystems in einer zufriedenstellenden Weise gleichzeitig vorgesehen werden. Zusätzlich können Takte des Übertragungsschaltnetzes vereinfacht werden und Multiplexschaltungen können zur Kostenreduzierung in Modulen gebildet werden.

Claims

1. Multiplex-Vorrichtung vom Bit-Verschachtelungstyp zum bitweisen Zeitmultiplex von PCM-Signalen einer Vielzahl von Kanälen, um die PCM-Signale in ein PCM-Signal mit hoher Geschwindigkeit zu wandeln, wobei die Multiplex- Vorrichtung eine Funktion zur BSI-Codeverarbeitung und eine Funktion zur Bit-Verschachtelung aufweist, umfassend:

eine BSI-Code-Hinzufügungseinrichtung (22-1, 22-2, ..., und 22-m), um den PCM-Signalen vor der Multiplexverarbeitung BSI-Codes hinzuzufügen; und eine Multiplexeinrichtung (10);

gekennzeichnet durch eine BSI-Code-Position- Verschiebeeinrichtung (16), um die Positionen der BSl-Codes in den PCM-Signalen jeweils bezüglich der PCMSignale einer Vielzahl von Kanälen an verschiedene Positionen zu schieben; und

wobei die Multiplexeinrichtung (10) betreibbar ist, um die Ausgänge der BSI-Code-Positions-Verschiebeeinrichtung durch einen Bit-Verschachtelungsmodus zu multiplexieren.

2. Multiplex-Vorrichtung nach Anspruch 1, umfassend:

eine Basis-PCM-Signal-Kanalverarbeitungseinrichtung (11-i); und

einen Multiplexabschnitt (10);

wobei die Basis-PCM-Signal- Kanalverarbeitungseinrichtung umfaßt:

eine Trenneinrichtung zum Abtrennen eines Rahmensteuersignals, eines BSI-Codes und Daten, die in jedem Rahmen der Eingangs-PCM-Signale enthalten sind;

einen Speicher zum vorübergehenden Zwischenspeichern der Daten;

eine Rahmensteuereinrichtung, um die Kanalnummer in dem Rahmensteuersignal zu ändern;

die BSI-Code-Verschiebeeinrichtung zum Verschieben des BSI-Codes;

eine Multiplexeinrichtung, um die aus dem Speicher gelesenen Daten, das Rahmensteuersignal und den BSI- Code zu multiplexieren, und

wobei der Multiplexabschnitt (10) umfaßt:

die Bit-Verschachtelungs-Multiplexeinrichtung, zum Multiplexen einer Bit-Sequenz, eingegeben von den PCM- Signalen einer Vielzahl von Kanälen, die durch die Basis-PCM-Signal-Verarbeitungseinrichtung ausgegeben werden.

3. Multiplex-Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die BSI-Code-Positions- Verschiebeeinrichtung (16) die Positionen der BSI- Codes jeweils entsprechend der Nummern der Vielzahl von Kanälen verschiebt.

4. Multiplex-Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jedes der PCM-Signale eine Vielzahl von Blöcken umfaßt und die BSI-Code-Positions- Verschiebeeinrichtung (16) nur die Positionen der BSI- Codes in den jeweiligen Blöcken jeweils entsprechend der Nummern der Vielzahl von Kanälen verschiebt.

5. Multiplex-Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jedes der PCM-Signale eine Vielzahl von Blöcken umfaßt und die BSI-Code- Positions-Verschiebeeinrichtung (16) jeden der Blöcke vollständig um einen vorgegebenen Wert jeweils gemäß der Nummer der Vielzahl von Kanälen verschiebt.

6. Multiplex-Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in der BSI-Code-Positions- Verschiebeeinrichtung (16) die Schiebewerte der BSI- Codes als ganzzahlige Vielfache für jeweilige Kanäle jeweils entsprechend der Nummern der Vielzahl von Kanälen bestimmt werden und die Schiebewerte für verschiedene Kanäle verschieden bestimmt werden.

7. Multiplex-Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Schiebewerte bestimmt werden, so daß sie geradezahlige Vielfache der Kanalnummern in den PCM-Signalen einer Vielzahl von Kanälen sind.

8. Multiplex-Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die BSI-Code- Hinzufügungseinrichtung ein Differenz-8B1M verwendet.

9. Multiplex-Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die BSI-Code-Hinzufügungseinrichtung einen 8B1C verwendet.

10. Multiplex-Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die BSI-Code- Hinzufügungseinrichtung BSI-Codes verwendet, die bereits in den Eingangs-PCM-Signalen enthalten sind.

11. Multiplex-Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die BSI-Code- Hinzufügungseinrichtung BSI-Codes verwendet, die in der Multiplex-Vorrichtung erzeugt werden.

12. Multiplex-Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die BSI-Bits vorher in jeden vorgegebenen Block von Eingangs-PCM-Signalen eingefügt sind, umfassend:

eine Vielzahl von Basis-PCM-Signal- Kanalverarbeitungsabschnitten (11-i) jeweils zum Verschieben von Positionen der BSI-Bits der jeweiligen Kanäle und zum Multiplexen der verschobenen Bits mit den PCM-Signalen eines entsprechenden Kanals;

wobei die Ausgänge der Basis-PCM-Signal- Kanalverarbeitungsabschnitte in einem Bit- Verschachtelungsmodus multiplexiert werden; und

die multiplexierten Signale an den BSI-Bits invertiert sind.