NL8501738A - Hogere orde digitaal transmissiesysteem voorzien van een multiplexer en een demultiplexer. - Google Patents

Description

* i ESN.11.425 1 N.V. Philips' Gloeilampenfabrieken, Eindhoven "Hogere orde digitaal transmissiesysteem voorzien van een multiplexer en een demultiplexer"

De uitvinding heeft betrekking op een hogere orde digitaal transmissiesysteem voorzien van een digitale multiplexer net N paral-lelingangen en een digitale demultiplexer net N paralleluitgangen voor transmissie van N onderling gesynchroniseerde digitale signaal-5 stromen over een gemeenschappelijk digitaalpad tussen de genoemde multiplexer en demultiplexer, waarbij N 2 is en waarbij de multiplexer is ingericht voor het cyclische symboolsgewijze vervlechten van de N digitale signaalstranen tot een samengestelde digitale signaalstrocm, waarbij het transmissiesysteem verder tenminste een 10 blokcodeerinrichting en een blokdecodeerinrichting bevat.

In een digitale multiplexer worden N inkanende signaal-stronen (tributaries) gekonbineerd tot één uitgaande signaalstrocm, terwijl in de demultiplexer de omgekeerde bewerking plaats vindt.

Het multiplexen van de inkcmende s ignaalstremen gebeurt met behulp 15 van vervlechten (interleaving), hetgeen inhoudt, dat een bit uit een binaire signaalstrocm 1 gevolgd wordt door een bit uit een binaire signaalstrocm 2 enzovoorts. De resulterende uitgaande signaalstrocm heeft een digitale snelheid, welke hoger of gelijk is aan N maal de digitale snelheid van de N inkcmende signaalstrcmen. Een reden hier-20 voor is, dat de uitgaande signaalstrocm zijn eigen framewoord en een paar servicebits nodig heeft, welke aan de uitgaande signaals troon worden toegevoegd. Voorzieningen worden tevens getroffen cm frequentieverschillen tussen de tributaire signaalstrcmen en de multiplexklok te compenseren. Dit is noodzakelijk omdat elk van de tributaire 25 signalen zijn eigen vrij lopende klokfrequentie heeft. Hiertoe worden idle bits geïnjecteerd in het nultiplexsignaal, tezamen met stuurbits, welke de status van de idle bits aangeven. Dit proces wordt positief justificeren genoemd en is in het algemeen de eenvoudigste manier cm pleisiochrone signaalstrcmen te multiplexen.

30 Bij transport van digitale signalen over lange afstanden is het gebruikelijk cm een vorm van codering in het zenderdeel en decodering in het ontvangerdeel van het transmiss iesysteen toe te passen, zodanig dat het digitale signaal wordt aangepast aan het fcc -j -/38 * ς ΡΗΝ.11.425 2 digitale pad. Dit digitale pad kan bijvoorbeeld bestaan uit symmetrische of coaxiale kabels, glasfibers of de aether. Een van de oogmerken hierbij is meestal het onderdrukken van de gelijkstroomcomponent, waardoor wisselstroomkqppelingen in het transmissiesysteem toegepast 5 kunnen worden en waarbij de gelij kstroonvoeding van de regeneratoren uit het transmissiesysteem via de transmissiekabel mogelijk is. Een ander oogmerk is veelal het verhogen van de pulsdichtheid van het te transporteren digitale signaal danwel het garanderen van een minimum pulsdichtheid zodanig, dat extractie van een kloksignaal, nodig bij 10 regeneratieve circuits, mogelijk is.

In een blokcodeer inrichting wordt gebruik gemaakt van zogenaamde vertaaltabellen, zoals bijvoorbeeld beschreven zijn in Philips Telecormunication Review, Vol. 34, no. 2, juni 1976, pp. 72-86. Aan de ingang van de codeerinrichting is een serie/parallel-cmzetter 15 aanwezig, welke de aan zijn ingang aangeboden bitstrocm opdeelt in opeenvolgende blokken van een vast aantal bits n. Een blok van n bits wordt vervolgens met behulp van de vertaalcodematrix omgezet in een nieuw blok van m symbolen volgens een bepaald voorschrift. Aan de uitgang van de codeerinrichting worden blokken van m symbolen met 20 behulp van een parallel/serie-cmzetter weer omgezet in een bitstrocm, welke via het digitale pad (kabel, fiber) naar het ontvangende deel van het digitaal transmissiesysteem wordt getransporteerd. In het ontvangerdeel van het systeem wordt net behulp van de decodeer inrichting een omgekeerde bewerking uitgevoerd op de daar aangeboden bit-25 stroom. Voorbeelden van een codeerinrichting en een decodeerinrichting zijn bijvoorbeeld beschreven in Proceedings 17th International Scientific Congress on Electronics, Rome, 16-18 maart 1970, pp. 275-283.

Een hogere orde digitaal nultiplexsysteem van bovengenoemde soort is bijvoorbeeld bekend uit Recommendation G922 van de C.C.I.T.T.

30 Daarin wordt de frame-opbouw van een nultiplexsysteem met 4 tribu-taire signaalstromen van elk 140 Mbit/s aangegeven. Een frame is 2688 bits lang en bevat: een framesynchronisatiewoord van 12 bits; 4 servicebits; 4 justificatiestuurwoorden van 5 bits, voor elke tributaire signaalstroom 1; 4 justificeerbare bits, voor elke tribu-35 taire signaalstroom 1 en 2648 tijdsloten voor de informatie van de vier tributaire signaalstromen. De blokcodeer inrichting is aangebracht na de multiplexer en de blokdecodeerinrichting is aangebracht voor de demultiplexer. Dit heeft tot gevolg, dat zowel de blokcodeerinrich- r - r ** fr? PHN.11.425 3 » ting alsmede de blokdecodeerinrichting cp de volle lijnsnelheM bedreven moeten warden. Wanneer deze lijnsnelheid groter wordt dan 565 Mbit/s wcrdt het realiseren van de codeer- en decodeer inrichtingen problematisch, andat weinig dissiperende digitale bouwstenen vereist 5 warden. Met de huidige stand van de industriële integratieprocessen zijn deze bouwstenen niet of zeer moeilijk te realiseren. Het is daardoor erg moeilijk on dezelfde ontwerpfilosofieën te hanteren in een hogere orde digitaal transmissiesysteem als in een lagere orde digitaal transmissiesysteem gebruikelijk is.

10 De uitvinding beoogt een nieuwe conceptie van een hogere orde digitaal transmissiesysteem van het in de aanhef vermelde type aan te geven, waardoor bovengenoemde problemen worden opgelost.

De uitvinding heeft als kenmerk, dat elk van de N digitale signaalstremen via een blokcodeerinrichting aan één van de N parallel-15 ingangen van de multiplexer warden toegevoerd, dat de N digitale signaalstromen onder besturing van een gemeenschappelijk kloksignaal synchroon in de N blokcodeer inrichtingen worden ingelezen en in de respektieve blokcodeer inrichtingen worden voorzien van een woordsyn-chronisatiekenmerk, dat de paralleluitgangen van de demultiplexer 20 elk met de ingang van een blokdecodeerinrichting verbonden zijn, dat de aan de paralleluitgangen van de demultiplexer aangeboden signalen onder besturing van het uit het samengestelde digitale signaal teruggewonnen kloksignaal in de respektieve blokdecodeerinrichtingen worden ingelezen, dat de uitgangen van de blokdecodeer inrichtingen elk met 25 een signaaluitgang verbonden zijn van het transmissiesysteem, dat in een fasevergelijkingsinrichting de woordsynchronisatiekenmerken van de blokdecodeer inrichtingen met elkaar vergeleken worden, waarna als funktie van de gereten faseverschillen tussen de genoeirde woord-synchronisatiekenmerken, de fase van de inleesklok van de blokdecodeer-30 inrichtingen zodanig gestuurd wordt, dat daarna de blokdecodeer inrichtingen de woordsynehronisatiekennerken net de aan de zendzijde aangebrachte onderlinge faseverschillen vertonen.

De uitvinding zal beschreven worden aan de hand van een tekening.

35 Figuur 1 geeft een voorbeeld van een hogere orde digitaal transmissiesysteem volgens de uitvinding weer?

Figuur 2 geeft een volgordediagram van de multiplexer weer?

Figuur 3 geeft tijdvolgordediagrairmen van de vier moge- Λ « ' »-- .%

W vi j i * V W

o ; PHN.11.425 4 lijke faseposities weer van de demultiplexer; figuur 4 geeft een volgordediagram van de aan de uitgang van de demultiplexer optredende symbolen; figuur 5 geeft een uitvoeringsvoorbeeld weer van een blok-5 decodeer inrichting.

In het hogere orde digitaal transmissiesysteem volgens figuur 1 is I het zendergedeelte van het systeem en II het ontvanger-gedeelte van het systeem. Het zendergedeelte I bevat de blokcodeer-inrichtingen 1, 2, 3 en 4, de multiplexer 6, de deler 5 en de ver-10 menigvuldigers 7 en 9. Het ontvanggedeelte II bevat de blokdecodeer-inrichtingen 12, 13, 14 en 15, de demultiplexer 11, de fasecomparator 16, de deler 19 en de klokregenerator 17. De N onderling gesynchroniseerde digitale signaalstromen A, B, C en D worden respektievelijk aan de signaalingang van één der blokcodeerinrichtingen 1 tot en met 4 15 toegevoerd. In het gegeven uitvoeringsvoorbeeld is N = 4. De inlees-klokingangen van de blokcodeerinrichtingen 1 tot en met 4 zijn gezamenlijk via de leiding 70 verbonden met de klokingang 8 van het zend-gedeelte I van het transmissiesysteem. De klokingang 8 is enerzijds via een vijf deler 5 en de leiding 71 verbonden met de klokingangen 2o van de blokcodeerinrichtingen 1 tot en met 4, welke uit de vier digitale signaalstromen A tot en met D blokken van 5 bits vormen en anderzijds met de ingang van een 6-vermenigvuldiger 9. De uitgang van de 6-vermenigvuldiger 9 is enerzijds via de leiding 72 verbonden met de inlees-klokingangen van de multiplexer 6 en anderzijds via een 4-vermenig-25 vuldiger verbonden met de uitleesklokuitgangen van de multiplexer 6.

Elk van de signaaluitgangen 60 tot en met 63 van de blokcodeerinrichtingen is verbonden met een signaalingang van de multiplexer 6. De signaaluitgang 65 van de multiplexer 6 is via een digitaalpad 10 verbonden met de ingang 66 van het ontvanggedeelte II van het transmissie-20 systeem. De ingang 66 is enerzijds verbonden met de signaalingang van de demultiplexer 11 en anderzijds met de ingang van de klokregenerator 17. De uitgang van de klokregenerator 17 is enerzijds verbonden met de klokingang van de demultiplexer 11 en anderzijds met de ingang van een 4-deler 19. De uitgang van de deler 19 is verbonden met de 35 inleesklokingangen van de blokdecodeerinrichtingen 12 tot en met 15.

Aan de uitgangen 44 tot en met 47 van de blokdecodeerinrichtingen 12 tot en met 15 staan de oorspronkelijke digitale signaalstromen A tot en met D weer ter beschikking. De uitgangen 40 tot en met 43 van de n 5 :i 7 ^ p PHN.11.425 5 blokdecodeer inrichtingen 12 tot en met 15 zijn ieder verbonden met een ingang van de fasecomparator 16.

We veronderstellen, dat de vier binnenkomende digitale signalen A tot en met D binaire signalen zijn met een symboolsnelheid 5 (= bitsnelheid) van 140 Mb/s. Deze digitale stromen worden met behulp van het op de leiding 70 aanwezige kloksignaal van 140 MHz synchroon in de 5B/6B blokcodeerinrichtingen 1 tot en met 4 ingelezen. In de 5B/6B blokcodeerinrichtingen worden de 140 Mbit/s signaalstromen met behulp van het op de leiding 71 aanwezige kloksignaal van 28 MHz in 10 blokken van elk 5 bits lang verdeeld. De vijf bits blokken worden vervolgens in de blokcodeerinrichtingen vertaald in blokken van 6 symbolen. Uit de blokdecodeerinrichtingen 1 tot en met 4 komen uit hun respek-tieve uitgangen 60 tot en met 63 digitale signaalstromen van elk 6/5 x 140 = 168 M baud. De vier van de uitgangen 60 tot en met 63 15 van de blokcodeerinrichtingen 1 tot en met 4 komende digitale signaal-stremen worden met behulp van het uit de vermenigvuldiger 9 kanend kloksignaal, dat een frequentie heeft van 6 x 28 = 168 MHz, parallel in de multiplexer 6 ingelezen. Met behulp van de aan de uitgang van de vermenigvuldiger 7 aanwezige kloksignaal, dat een digitale snelheid 20 heeft van 4 x 168 = 672 MHz wordt de digitale inhoud van de multiplexer 6 in serie uitgelezen.

In de vier parallelle 5B/6B blokcodeerinrichtingen worden de 6B woorden elk voorzien van een woordsynchronisatiekenmerk. Omdat de vier parallelle 5B/6B blokcodeerinrichtingen 1 tot en met 4 door 25 hetzelfde kloksignaal van 28 MHz gestuurd worden en de blokcodeerinrichtingen 1 tot en met 4 identiek zijn, zullen de 6B worden in fase aan de uitgangen 60 tot en met 63 van de blokcodeerinrichtingen verschijnen. Dit is schematisch aangegeven in het tijdvolgardediagram van figuur 2. De met opstaande streepjes symbolisch aangegeven woard-30 synchronisatiekenmerken K(1) ... K(4) kernen op hetzelfde manent aan de uitgangen 60 ... 63 van de blokcodeerinrichtingen aan. Het onderlinge faseverschil tussen de synchronisatiekenmerken is dus gelijk aan 0 graden. Met behulp van het aan de uitgang van de vermenigvuldiger 7 aanwezige kloksignaal van 672 MHz, worden telkens 4 bits 35 net dezelfde indices achter elkaar gezet. Aan de uitgang 65 van de multiplexer 6 verschijnt een samengesteld digitaal signaal van de vorm, zoals in het volgordediagram volgens figuur 2 is aangegeven.

Het samengesteld digitale signaal wordt via het digitale A ** Λ ·; 7 "7 Λ * y EHN.11.425 6 pad 10 toegevoerd aan de ingang 66 van het ontvanggedeelte II van het digitale transmissiesysteem. Met behulp van de klokregenerator 17 wordt uit het samengestelde digitale signaal het kloksignaal teruggewonnen, dat voor de verdere signaalbewerking in het ontvanggedeelte 5 II van het transmissiesysteem gebruikt wordt. Het teruggewonnen kloksignaal van 672 MHz wordt toegevoerd aan klokingang van de multiplexer 11 en via een deler 19 toegevoerd aan de klokingangen van de blokdeco-deerinrichtingen 12 tot en met 15. In de demultiplexer 11 worden met behulp van het 672 MHz kloksignaal vier symbolen ingeschoven, welke 10 symbolen vervolgens met een kloksignaal van 1/4 x 672 = 168 MHz parallel in de vier parallelle blokdecodeerinrichtingen 12 tot en met 15 worden ingelézen. Daarna worden met behulp van het 672 MHz kloksignaal vier nieuwe symbolen ingeschoven, welke symbolen vervolgens met behulp van het kloksignaal van 168 MHz parallel in de vier parallelle blokdeco-15 deerinrichtingen 12 tot en met 15 worden ingelezen, enzovoorts. In de tijdvolgordediagrammen volgens figuur 3 zijn de vier mogelijke fasestanden van de decodeerinleesklok (168 MHz) ten opzichte van de schuifklok (672 MHz) en de daarbij aan de vier paralleluitgangen van de demultiplexer optredende digitale signaalstromen ten opzichte van 20 elkaar weergegeven. In het tijdvolgordediagram volgens figuur 3a zijn de vier woordsynchronisatiekenmerken K(1) ... K(4), alsmede de synchro-nisatiekenmerken K(10) ... K(40) met elkaar in fase. Dit houdt in, dat de demultiplexer 11 en de multiplexer 6 ten opzichte van elkaar gesynchroniseerd zijn. Aan de uitgangen 44 tot en met 47 van de blok-25 decodeer inrichtingen staan de respéktieve digitale ingangssignaal- stranen A, B, C en D van het transmissiesysteem weer ter beschikking.

Uit de tijdvolgordediagrammen volgens figuren 3b, 3c en 3d blijkt, dat de drie andere fasestanden een afwijkend fasepatroon in de woordsynchronisatiekenmerken K(1) ... K(4) tot gevolg hebben. Het 3Q faseverschil tussen de woordsynchronisatiekenmerken is niet gelijk aan 0, zoals aan de zendzijde I van het transmissiesysteem. In alle drie van deze gevallen zijn de demultiplexer 11 en de multiplexer 6 ten opzichte van elkaar niet gesynchroniseerd.

In het tijdvolgordediagram volgens figuur 3b lopen de 35 synchronisatiekenmerken K (1) en K(10) voor in tijd ten opzichte van de andere synchronisatiekenmerken K(2) tot en met K(4) en K(20) tot en met K(40), respektievelijk. In het tijdvolgordediagram volgens figuur 3c lopen de synchronisatiekenmerken K(1) en K(2) voor ten opzichte van 350 1 73 8 PHN.11.425 7 de synchronisatiekenmerken K(3) en K(4). Eveneens Iepen de synchroni-satiekenrrerken K(10) en K(20) voor in tijd ten opzichte van de kenmerken K (30) en K (40). In het tijdvolgordediagram volgens figuur 3d loopt het synchronisatiekemrerk K(4) achter in tijd ten opzichte van de 5 andere kenmerken K(1) tot en met K(3). Eveneens loopt het kenmerk K(40) achter in tijd ten opzichte van de andere kenmerken K(10) tot en met K (30).

De fases tanden overeenkomstig de figuren 3b tot en met 3d worden met behulp van de fasevergelijkingsinrichting 16 gedetekteerd, 10 waarna een regels ignaal aan de 4-deler 19 wordt af gegeven voor het bewerkstelligen van synchronisatie tussen de multiplexer 6 en de demultiplexer 11. Wanneer door de fasevergelijker 16 een fasestand overeenkomstig figuur 3a gedetekteerd wordt, dan staan aan de uitgangen 44 tot en met 47 van de blokdecodeerinrichtingen 12 tot en met 15, de 15 oorspronkelijke digitale signaalstranen A, B, C en D in de juiste volgorde weer ter beschikking en wordt geen regelspanning toegevoerd aan de 4-deler 19.

Wanneer door de fasevergelijker 16 een fasestand overeenkomstig figuur 3b gedetekteerd wordt, zal net behulp van het door de 20 fasevergelijker 16 afgegeven regelsignaal, de 4-deler 19 één maal als 3-deler werken. Dit is nader in figuur 4b weergegeven. Met S(2) is de inhoud van de derrultiplexer 11 aangegeven op het narent, dat deze parallel uitgelezen wordt. Wanneer nu met het door de fasevergelijker 16 afgegeven regelsignaal de 4-deler één maal na drie klok-25 pulsen, welke corresponderen net de symbolen d2, c2, b2 een inleespuls af geeft, zal de inhoud van de demultiplexer 11 na de volgende 4-klok-pulsen gelijk zijn aan S(20). De symbolen a3, b3, c3 en d3 zijn nu in de juiste geheugenplaatsen opgeslagen cp het narent, dat ze parallel worden uitgelezen, zie figuur 3b. De derrultiplexer 11 loopt nu syn-30 chroon met de multiplexer 6. Aan de uitgang 44 tot en met 47 van de blokdecodeer inrichtingen 12 tot en met 15 staan van nu af aan de oorspronkelijke digitale signaalstromen A, B, C en D in de juiste volgorde ter beschikking.

Wanneer door de fasevergelijker 16 een fasestand overeen-35 kanstig figuur 3c gedetekteerd wordt, zal met behulp van het door de fasevergelijker 16 afgegeven regelsignaal, de 4-deler 19 één maal als 2-deler werken. Dit is nader in figuur 4c weergegeven. Met S (3) is de inhoud van de demultiplexer 11 aangegeven qp het morrent, dat ö ~ ?*7 -.- ·ϊ^ -j 2 g ij ✓ v PHN.11.425 8 deze parallel uitgelezen wordt. Wanneer nu net behulp van het door de fasevergelijker 16 afgegeven regelsignaal de 4-deler één naai na twee klokpulsen, welke corresponderen net de symbolen d2 en c2 een inlees-puls af geeft, zal de inhoud van de demultiplexer 11 na de volgende 5 vier klokpulsen gelijk zijn aan S (30). De symbolen a3, b3, c3 en d3 zijn nu in de juiste geheugenplaatsen van de demultiplexier 11 opgeslagen, op het moment dat ze parallel worden uitgelezen, zie figuur 3c.

De demultiplexer 11 loopt nu synchroon met de multiplexer 6. Aan de uitgangen 44 tot en met 47 van de blokdecodeerinrichtingen 12 tot en 10 met 15 staan van nu af aan de oorspronkelijke digitale signaalstromen A, B, C en D in de juiste volgorde ter beschikking.

Wanneer door de fasevergelijker 16 een fasestand overeenkomstig figuur 3d gedetekteerd wordt, zal met behulp van het door de fasevergelijker 16 afgegeven regelsignaal de 4-deler Ί9 één maal.

15 als 1-deler werken.Dit is nader in figuur 4d weergegeven. Met S(4) is de inhoud van de demultiplexer 11 aangegeven, cp het narent dat deze parallel uitgelezen wordt. Wanneer nu met behulp van het door de fasevergelijker 16 afgegeven regelsignaal de 4-deler 19 één maal na één klokpuls, welke correspondeert met het symbool d2, een inleespuls 20 afgeeft, zal de inhoud van de demultiplexer 11 na de volgende vier klokpulsen gelijk zijn aan S(40). De symbolen a3, b3, c3 en d3 zijn nu in de juiste geheugenplaatsen van de demultiplexer 11 opgeslagen, op het moment dat ze parallel uitgelezen worden. De demultiplexer 11 loopt nu synchroon met de multiplexer 6. Aan de uitgangen 44 tot en 25 met 47 van de blokdecodeerinrichtingen 12 tot en met 15 staan van nu af aan de oorspronkelijke digitale signaalstromen A, B, C en D in de juiste volgorde ter beschikking.

Tijdens de synchronisatiezoekfase gaat de woordsynchronisa-tie in de blokdecodeer inrichting tijdelijk verloren. De woordsynchro-3Q nisatie wordt pas hersteld, nadat de symbolen a tot en met d met het indices 6 de ingang van de demultiplexer 11 gepasseerd zijn.

Door het feit, dat de blokcodeerinrichtingen 1 tot en met 4 en de blokdecodeerinrichtingen 12 tot en met 15 op een N maal lagere symboolsnelheid bedreven worden, maakt het mogelijk, dat genoemde 35 inrichtingen geïntegreerd kunnen worden, ondanks de hoge lijnsymbool-snelheid van het transmissiesysteem. Verder is het met de aangegeven methode van multiplexen mogelijk alle signaalverwerkingen, zoals scrambling, justificeren, lijncoderen, foutbewaking en woordsynchroni- 8501730 PHN.11.425 9 satie, te laten plaatsvinden op een N maal lagere symboolsnelheid.

De multiplexer 6 en de demultiplexer 11 kunnen gerealiseerd worden net behulp van een simpele parallel/serie-omzetter en een simpele serie/parallel-onzetter. Ook ontbreekt de noodzaak van het toevoegen 5 van franewoorden en langdurige framesynchronis atietechnieken.

In figuur 5 is een uitvoeringsvoorbeeld van een blokdeco-deerinrichting weergegeven. Het bevat een inputschuifregister 30, een buffer 31, een decodeereenheid 32, een outputschuifregister 33 en een woordsynchronisator 34. Met behulp van het aan de klokingang 36 10 aanwezige kloksignaal van 168 MHz wordt via de ingang 35 een woord mat 6 binaire symbolen in het serreregister 30 ingeschreven, zie bijvoorbeeld figuur 3a het woord a1 ... a6. Door de woordsynchronisator 34 wordt na het detekteren van het synchronisatiekenmerk K(40) een puls afgegeven, waardoor de irihoud van het serieregister 30 wordt 15 overgeheveld in de buffer 31. Genoemd woordsynchronisatiekenmerk wordt tevens via de leiding 40 toegevoerd naar een ingang van de fasevergelijker 16. Via de decodeereenheid 32 wordt het woord met 6 binaire symbolen omgezet in een woord net 5 binaire symbolen, dat parallel wordt toegevoerd aan het outputregister 33. Met behulp van bet aan de 20 klokingang 37 aanwezige kloksignaal van 140 MHz wordt dit outputregister uitgelezen. Aan de uitgang 44 staat de oorspronkelijke digitale signaalstroon A weer ter beschikking.

25 30 35 e Λ A -3 7 a w V 1 t ö ij

Claims (1)

1. PEJN. 11 .425 10 CONCLUSIE; Een hogere orde digitaal transmissiesysteem voorzien van een multiplexer met N parallelingangen en een digitale demultipler 5 met N paralleluitgangen voor transmissie van N onderling gesynchroniseerde digitale signaalstronen over een gemeenschappelijk digitaal pad tassen de genoemde nultiplexer en de genoemde demultiplexer, waarbij N ^ 2 is en waarbij de nultiplexer is ingericht voor het cyclische symboolsgewijze vervlechten van de digitale signaalstrcmen 10 tot een samengestelde digitale signaalstroam, waarbij het transmissiesysteem tenminste een blokcodeerinrichting en tenminste een blokdeco-deerinrichting bevat, met het kenmerk, dat elk van de N digitale signaalstromen via een blokcodeerinrichting aan één van de N parallelingangen van de multiplexer worden toegevoerd, dat de N digitale 15 s ignaals tromen onder besturing van een gemeenschappelijk kloksignaal synchroon in de N blokcodeerinrichtingen worden ingelezen en in de respektieve blokcodeerinrichtingen worden voorzien van een woord-synchronisatiekenmerk, dat de paralleluitgangen van de demultiplexer elk met de ingang van een blokdecodeerinrichting verbonden zijn, dat 20 de aan de paralleluitgangen van de demultiplexer aangeboden signalen onder besturing van het uit het samengestelde digitale signaal teruggewonnen kloksignaal in de respektieve blokdecodeer inrichtingen worden ingelezen, dat de uitgangen van de blokdecodeer inrichtingen elk met een signaaluitgang verbonden zijn van het transmissiesysteem, dat in een 25 fasevergelij kings inrichting de woordsynchronisatiekenmerken van de blokdecodeer inrichtingen met elkaar vergeleken worden, waarna als funktie van de gemeten faseverschillen tussen de genoemde woordsynchronisatiekenmerken, de fase van de inleesklok van de blokdecodeer inrichtingen zodanig gestuurd wordt, dat daarna de blokdecodeerinrichtingen 30 de woordsynchronisatiekenmerken met de aan de zendzijde aangebrachte onderlinge faseverschillen vertonen. 35 © 5 Λ “? "7 ^ © 5 ί / O ó