DE2814001B2 - Multiplex-Anordnung - Google Patents

Description

Die Erfindung bezieht sich a>if eine Multiplex-Anordnung für ein Zusammenfassen von Digital- und Zusatzsignalen, wie einem Rahmenkennungswort, einem Meldewurt, einer Stopfinformation und Stopfbits, zu einem Zeitmultiplexsignal, - At einem Kanalteil für jedes Digitalsignal mit eir?m Parallel-Serien-Umsetzer, dessen Eingänge mit den Aus£ igen der Kanalteile verbunden sind und dessen Ausgang den Gesamtausgang bildet, und mit einer Taktzentrale.

In einer derartigen Multiplex-Anordnung, wie sie beispielsweise in »Cables et Transmissions«, 29, Dezember 1975, Seiten 411 bis 433, Fig. 12 beschrieben ist, werden zwei oder mehrere Digitalsignale zu einem Zeitmultiplexsignal gebündelt. Sind die Digitalsignale plesiochron, so ist ein Stopfverfahren zur Anpassu/ig der Bitraten erforderlich.

Aus der DE-AS 26 02 937 ist ein Demultiplexer für wortweise verschachtelte, ursprünglich synchrone Digitalsignale bekannt. Dieser benötigt wenig Speicherplätze durch den Einsatz einer Anordnung, bei der ein Serien-Parallel-Umsetzer die Bits des Zeitmultiplexsignals nach einer bestimmten Regel auf zwei Speicher verteilt, aus deren Inhalt anschließend die Einzelsignale gebildet werden.

In einem Digitalnetz bilden die Digitalsignale verschiedener Bitraten eine Hierarchie. Im Hierarchiesystem der CEPT-Länder (Conference Europeenue des Administration des Postes et Telecommunications) sind für die ersten vier Hierarchiestufen die Bitraten 2048 kbit/s, 8448 kbit/s, 34 368 kbit/s und 139 264 kbil/s festgelegt. Die Multiplexanordnungen für dieses Hicrarchiesysiem bündeln jeweils vier plesiochrone Digitalsignale einer Hierarchiestufe zu einem Digitalsignal der nächsthöheren Hierarchiestufe.

Bei Multiplexanordnungen der dritten Hierarchiestufe, die vier 8448 kbit/s-Signale zu einem 34 368 kbit/s-Signal bündeln, tritt das Problem auf, daß die Taktfrequenz von 34 368 kHz mit der üblichen Low-Power· Schottky-TTL-Technologie nicht beherrscht werden kann. Es müssen deshalb schnellere Technologien, beispielsweise ECL- oder Schottky-TTL-Technik mit sehr viel höherem Leistungsbedarf eingesetzt werden.

Der Erfindung liegt die Aufgabe zugrunde, für die Multiplex-Anordnung für diese oder eine noch höhere Hierarchiestufe eine Lösung anzugeben, bei der der Umfang der schnellen und leistungsintensiven Schaltungsteile möglichst klein gehalten wird.

Ausgehend von einer Multiplex-Anordnung der einleitend geschilderten Art, wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß in den Kanalteilen zyklisch zugeteilte Bits des Rahmenkennungs- und Meldeworts mit Stopfinformationsbits, Stopfbits und den Digitalsignalen zu Zwischen-Zeitmultiplexsignalen verschachtelt werden, daß in dem Parallel-Serien-Um-

Ί5 setzer diese Zwischen-Zeitmultiplexsignale verschachtelt werden, und daß ein schneller Teil der Taktzentrale die Taktfrequenz des Zeitmultiplexsignals und die Taktfrequenz der Zwischen-Zeitmultiplexsignale liefert und ein langsamer Teil der Taktzentrale die Steuertakte für die Kanalteile liefert

Anhand eines Ausführungsbeispiels wird die Erfindung nachstehend näher erläutert.

F i g. 1 zeigt einen Pulsrahmen nach der CCITT-EmpfehlungG.751,

F i g. 2 zeigt einen Pulsrahinen eines Zwischen-Zeitmultiplexisgnals und

Fig.3 zeigt eire erfindungsgemäiie Multiplex-Anordnung.

F i g. I zeigt den Pulsrahmen eines 34 368 kbit/s-Si-

JO gnals nach der CCITT-Empfehlung G. 751. Der Pulsrahmen besteht aus vier Abschnitten I bis IV, die jeweils 384 Bits lang sind. Die ersten vier bzw. zwölf Bits jedes Abschnitts werden für Rahmenkennung, Meldebits und Stopfinformation benötigt. Die übrigen Bits enthalten

JS vier 8448-kbit/s-Signale a bis d, und zwar in der Reihenfolge a. b, c und d bitweise verschachtelt Die ersten zwölf Bits des Abschnitts I enthalten ein ΙΟ-Bit-Rahmenkennungswort und zwei Meldebits D und N. Die ersten vier Bits der Abschnitte Il bis IV enthalten die Stopfinformation für die vier 8448-kbit/s-Signale a bis d, und zwar in der Reihenfolge a, b,c und d bitweise verschachtelt. Jedem 8448-kbit/s-Signal ist somit ein 3-Bit-Wort zugeordnet, das die geschützte Übertragung der Stopfinformation ermöglicht. »Ill« bdeutet, daß in dem Pulsrahmen gestopft wurde. »000« bedeutet, daß nicht gestopft wurde. Die Bits Nr. 5 bis 8 des Abschnitts IV sind stopfbare Bits. Sie sind entweder Informationsbits bei einer Stopfinformation »000« oder Stopfbits bei einer Stopfinformation»! 11«.

so Fig.2 zeigt den Pulsrahmen eines erfindungsgemäß gebildeten Zwischen-Zeitmultiplexsignals. Dieser enthält drei Rahmenkennungs- oder Meldebits, drei Stopfinformationsbits und ein Stopfbit. Werden vier derartige Zwischen-Zeitmultiplcxsignale verschachtelt,

Ι=* so ergibt sich das 34 368-kbit/s-Signal nach F i g. I.

Fig.3 zeigt eine erfindung.sgemäße Multiplex-Anordnung. Diese enthält vier Kanalteile I bis 4, einen Parallel-Serienumsetzer 5, einen schnellen Teil einer Taktzentrale mit einem Oszillator 6 und einen Teiler 7

w) mit einem Teilerverhältnis 4:1, einen langsamen Teil 8 der Taktzentrale und lediglich der Vollständigkeit halber einen HDB3-Codierer 9 und eine Schnittstelle 10 mit dem Gesamtausgang 19.

Die Eingänge und Ausgänge der Kanalteile I bis 4

sind mit Bezugszeichen versehen, deren erste Ziffer auf den Kanalteil und deren zweite Ziffer auf den jeweiligen Eingang bzw. Ausgang verweist. Als zweite Ziffer bedeutet I den Kanalteilcingang, 2 den Kunaltcilaus-

gang, 3,4 und 5 Eingänge für Bits des Rahmenkennungs- und Meldeworts, 6 bis 7 Eingänge für Steuertakte 752 und 8 einen Eingang für einen langsamen Takt TZ Die Steuertakteingänge mit den Endziffern 6 und 7 sind mit den Ausgängen 29 bis 30 des langsamen Teils 8 der Taktzentrale zu verbinden. Die Eingänge mit der zweiten Ziffer 8 sind mit dem Ausgang 20 des Teilers 7 zu verbinden.

Den Kanalteil-Eingängen 11, 21, 31 und 41 werden jeweils die Digitalsignale a bis d zugeführt Die ι ο Kanal teile fügen in bekannter Weise zur Taktanpassung Stopfbits ein und erzeugen die Stopfinformation. Jedem Kanalteil werden die gemäß F i g. 2 auf ihn entfallenden Rahmenkennungs- bzw. Meldebits als statische Signale an den Eingängen mit den zweiten Ziffern 3, 4 und 5 is zugeführt Mit Hilfe des langsamen Taktes TI und der Steuertakte TS 2 werden die Digitalsignale mit den Stopfbits den Stopfinformationsbits und den Rahmenkennungs- bzw. Meldebits zu an den Kanalteil-Ausgängen 12,22,32 und 42 erscheinenden Zwischen-Zeitmultiplexfignalen D 2 zusammengesetzt Diese werden im Parallel-Serien-Umsetzer 5 bitweise verschachtelt und als Zeitmultiplexsignal D1 über den HDB3-Codierer 9 und die Schnittstelle 10 zum Ausgang 19 abgegeben. Der im Oszillator 6 erzeugte 34 368-kHz-Takt TI wird in der Teilerstufe 7 auf den 8592-kHz-Takt T2 geteilt Der schnelle Takt Tl wird dem Paraliel-Serien-Umsetzer 5 als Auslesetakt und der langsame Takt T2 als Einlesetakt zugeführt Die Steuertakte T25 für die Kanalteiie 1 bis 4 werden im langsamen Teil 8 der jo Taktzentrale aus dem langsamen Takt T2 erzeugt

Die Kanalteiie 1 bis 4 und der langsame Teil 8 der Taktzentrale können mit Low-Power-Schottky-TTL-Bausteinen realisiert werden. Lediglich der Parallel-Serien-Umsetzer S, der Teiler 7 und der HPEl-Codierer 9 müssen in einer schnellen Technologie, beispielsweise Schottky-TTL, realisiert werden.

Zusammenfassung
Multiplex-Anordnung

Die Erfindung bezieht sich auf eine Multiplex-Anordnung Für ein Zusammenfassen von Digital- und Zusatzsignalen, wie ein Rahmenkennungswort, ein Meldewort eine Stopfinformation und Stopfbits zu einem Zeitmultiplexsignal (D 1). Die Anordnung enthält Kanalteile (1 bis 4), in denen zyklisch zugeteilte Bits des Rahmenkennungs- und Meldeworts mit Stopfinformationsbits, den Stopfbits und den Digitalsignalen zu Zwischen-Zeitmultiplexsignalen (O 2) verschachtelt werden. Weiter ist ein Parallel-Serien-Umsetzer (5) vorhanden, in dem auch diese Zwischen-Zeitmultiplexsignale (U 2) verschachtelt werden. Fin schneller Teil (6, 7) einer Taktzentrale (6 bis 8) liefe« die Taktfrequenz (Tl) des Zeitmultiplexsignals (Di) u.id die Taktfrequenz (T 2) der Zwischen-Zeitmultiplexsignale (D 2) und ein langsamer Teil (8) die Steuertakte (TS2) S3r die Kanalteile (1 bis 4). Die Taktzentrale (6 bis 8) enthält somit neben dem notwendigen schnellen (6, 7) auch einen weniger leistungsintensiven langsamen Teil (8), was insgesamt zu einem geringeren Leistungsverbrauch führt. Die erfindungsgemäße Multiplex-Anordnung ist insbesondere für die dritte Hierarchiestufe der CEPT-Länder geeignet, bei der vier 8448-kbit/s-Signale zu einem 34 368-kbit/s-Signale umgesetzt werden (F i g. 3).

Hierzu 2 Blatt Zeichnungen

Claims (1)

1. Patentanspruch;

   Multiplex-Anordnung für ein Zusammenfassen von Digital- und Zusatzsignalen, wie einem Rahmenkennungswort, einem Meldewort, einer Stopfinformation und Stopfbits, zu einem Zeitmultiplexsignal mit einem Kanalteil für jedes Digitalsigna], mit einem Parallel-Serien-Umsetzer, dessen Eingänge mit den Ausgängen der Kanalteile verbunden sind und dessen Ausgang den Gesamtausgang bildet, und mit einer Taktzentrale, dadurch gekennzeichnet, daß in den Kanalteilen (I bis 4) zyklisch zugeteilte Bits des Rahmenkennungs- und Meldeworts mit Stopfinformationsbits, Stopfbits und den Digitalsignalen zu Zwischen-Zeitmultiplexsignalen (D 2) verschachtelt werden, daß in dem Parallel-Serien-Umsetzer (5) diese Zwischen-Zeitmultiplexsignale (D 2) verschachtelt werden, und daß ein schneller Teil (6, 7) der Taktzentrale (6 bis 8) die Taktfrequenz (Tl) des Zeitmultplexsignals (D 1) und die Taktfrequenz (T2) der Zwischen-Zeitmultiplexsignale (D 2) liefert und ein langsamer Teil (8) der Taktzentrale (6 bis 8) die Steuertakte (TS 2) für die Kanalteile (Ibis 4) liefert