DE2814001A1 - Multiplex-anordnung - Google Patents

Description

• Multil ex-Anordnun
• Die Erfindung bezieht sich auf eine Multiplex-Anordnung für ein Zusammenfassen von Digital- und Zusatzsignalen, wie ein Rahmenkennungswort, ein Meldewort, eine Stopfinformation und Stopfbits, zu einem Zeitmultiplexsignal, mit einem Kanalteil für jedes Digitalsignal, mit einem Parallel-Serien-Umsetzer, dessen Eingänge mit den Ausgängen der Kanalteile verbunden sind und dessen Ausgang den Gesamtausgang bildet, und mit einer Taktzentrale.
• In einer derartigen Multiplex-Anordnung, wie sie beispielsweise in "Cables et Transmissions", 29, Dezember 1975, Seiten 411 bis 433, Fig. 12 beschrieben ist, werden zwei oder mehrere Digitalsignale zu einem Zeitmultiplexsignal gebündelt Sind die Digitalsignale plesiochron, so ist ein Stopfverfahren zur Anpassung der Bitraten erforderlich.
• In einem Digitalnetz bilden die Digitalsignale verschiedener Bitraten eine H4.erarchie. Im Hierarchiesystem der CEPT-Länder (Conférence Européenue des Administration des Postes et Telcommunications) sind für die ersten vier Hierarchiestufen die Bitraten 2048 kbit/s, 8448 kbit/s, 34368 kbit/s und 139264 kbit/s festgelegt. Die Multiplexanordnungen für dieses Hierarchiesystem bündem jeweils vier plesiochrone Digitalsignale einer Hierarchiestufe zu einem Digitalsignal der nächsthöheren Hierarchiestufe.
• Bei Multiplexanordnungen der dritten Hierarchiestufe, die vier 8448-kbit/s-Signale zu einem 34368-kbit/s-Signal bündeln, tritt das Problem auf, daß die Taktfrequenz von 34368 kHz mit der üblichen Low-Power-Schottky-TTL-Technologie nicht beherrscht werden kann. Es müssen deshalb schnellere Technologien, beispielsweise ECL-oder Schottky-TTL-Technik mit sehr viel höherem Leistungsbedarf eingesetzt werden.
• Der Erfindung liegt die Aufgabe zugrunde, für die Multiplex-Anordnung für diese oder eine noch höhere Hierarchiestufe eine Lösung anzugeben, bei der der Umfang der schnellen und leistungsintensiven Schaltungsteile möglichst klein gehalten wird.
• Ausgehend von einer Multiplex-Anordnung der einleitend geschilderten Art, wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß Kanalteile vorgesehen sind, in denen zyklisch zugeteilte Bits des Rahmenkennungs- und Meldeworts mit Stopfinformationsbits, Stopfbits und den Digitalsignalen zu Zwischen-Zeitmultiplexsignalen verschachtelt werden, daß ein Parallel-Serien-Umsetzer vorgesehen ist, in dem diese Zwischen-Zeitmultiplexsignale verschachtelt werden, und daß eine Taktzentrale vorgesehen ist, deren schneller Teil die Taktfrequenz des Zeitmultiplexsignals und die Taktfrequenz der Zwischen-Zeitmultiplexsignale liefert und deren langsamer Teil die Steuertakte für die Kanalteile liefert.
• Anhand eines Ausführungsbeispiels wird die Erfindung nachstehend näher erläutert.
• Fig. 1 zeigt einen Pulsrahmen nach der CCITT-Empfehlung G.751, Fig. 2 zeigt einen Pulsrahmen eines Zwischen-Zeitmultiplexsignals und Fig. 3 zeigt eine erfindungsgemäße Multiplex-Anordnung..
• Fig. 1 zeigt den Pulsrahmen eines 34368-kbit/s-Signals nach der CCITT-Empfehlung G.751. Der Pulsrahmen besteht aus vier Abschnitten I bis IV, die jeweils 384 Bits lang sind. Die ersten vier bzw. zwölf Bits jedes Abschnitts werden für Rahmenkennung, Meldebits und Stopfinformation benötigt. Die übrigen Bits enthalten vier 8448-kbit/s-Signale a bis d, und zwar in der Reihenfolge a, b, c und d bitweise verschachtelt. Die ersten zwölf Bits des Abschnitts I enthalten ein 10-Bit-Rahmenkennungswort und zwei Meldebits D und N. Die ersten vier Bits der Abschnitte II bis IV enthalten die Stopfinformation für die vier 8448-kbit/s-Signale a bis d, und zwar in der Reihenfolge a, b, c und d bitweise verschachtelt. Jedem 8448-kbit/s-Signal ist somit ein 3-Bit-Wort zugeordnet, das die geschützte Ubertragung der Stopfinformation ermöglicht. "111" bedeutet, daß in dem Pulsrahmen gestopft wurde. 1100011 bedeutet, daß nicht gestopft wurde. Die Bits Nr. 5 bis 8 des Abschnitts IV sind stopfbare Bits.
• Sie sind entweder Informationsbits bei einer Stopfinformation "000" oder Stopfbits bei einer Stopfinformation 1111111.
• Fig. 2 zeigt den Pulsrahmen eines erfindungsgemäß gebildeten Zwischen-Zeitmultiplexsignals. Dieser enthält drei Rahmenkennungs- oder Meldebi ts, drei Stopfinformationsbits und ein Stopfbie. Werden vier derartige Zwischen-Zeitmultiplexsignale verschachtelt, so ergibt sich das 34368-kbit/s-Signal nach Fig. 1.
• Fig. 3 zeigt eine erfindungsgemäße Multiplex-Anordnung.
• Diese enthält vier Kanalteile 1 bis 4, einen Parallel-Serienumsetzer 5, einen schnellen Teil einer Taktzentrale mit einem Oszillator 6 und einen Teiler 7 mit einem Teilerverhältnis 4:1, einen langsamen Teil 8 der Taktzentrale und lediglich der Vollständigkeit halber einen HDB3-Codierer 9 und eine Schnittstelle 10 mit dem Gesamtausgang 19.
• Die Eingänge und Ausgänge der Kanalteile 1 bis 4 sind mit Bezugszeichen versehen, deren erste Ziffer auf den Kanalteil und deren zweite Ziffer auf den jeweiligen Eingang bzw. Ausgang verweist. Als zweite Ziffer bedeutet 1 den Kanalteileingang, 2 den Kanalteilausgang, 3, 4 und 5 Eingänge für Bits des Rahmenkennungs- und Meldeworts, 6 bis 7 Eingänge für Steuertakte TS2 und 8 einen Eingang für einen langsamen Takt T2. Die Steuertakteingänge mit den Endziffern 6 und 7 sind mit den Ausgängen 29 bis 30 des langsamen Teils 8 der Taktzentrale zu verbinden. Die Eingänge mit der zweiten Ziffer 8 sind mit dem Ausgang 20 des Teilers 7 zu verbinden.
• Den Kanalteil-Eingängen 11, 21, 31 und 41 werden jeweils die Digitalsignale a bis d zugeführt. Die Kanalteile fügen in bekannter Weise zur Taktanpassung Stopfbits ein und erzeugen die Stopfinformation. Jedem Kanalteil werden die gemäß Fig. 2 auf ihn entfallenden Rahmenkennungs- bzw. Meldebits als statische Signale an den Eingängen mit den zweiten Ziffern 3, 4 und 5 zuge- führt. Mit Hilfe des langsamen Taktes T2 und der Steuertakte TS2 werden die Digitalsignale mit den Stopfbits den Stopfinformationsbits und den Rahmenkennungs- bzw.
• Meldebits zu an den Kanalteil-Ausgängen 12, 22, 32 und 42 erscheinenden Zwischen-Zeitmultiplexsignalen D2 zusammengesetzt. Diese werden im Parallel-Serien-Umsetzer 5 bitweise verschachtelt und als Zeitmultiplexsignal D1 über den HDB3-Codierer 9 und die Schnittstelle 10 zum Ausgang 19 abgegeben. Der im Oszillator 6 erzeugte 34368-kHz-Takt T1 wird in der Teilerstufe 7 auf den 8592-kHz-Takt T2 geteilt. Der schnelle Takt T1 wird dem Parallel-Serien-Umsetaer 5 als Auslesetakt und der langsame Takt T2 als Einlesetakt zugeführt. Die Steuertakte T2S für die Kanalteile 1 bis 4 werden im langsamen Teil 8 der Taktzentrale aus dem langsamen Takt T2 erzeugt.
• Die Kanalteile 1 bis 4 und der langsame Teil 8 der Taktzentrale können mit Low-Power-SchottRy-TTL-Bausteinen realisiert werden. Lediglich der Parallel-Serien-Umsetzer 5, der Teiler 7 und der HDB3-Codierer 9 müssen in einer schnellen Technologie, beispielsweise Schottky-TTL, realisiert werden.
• 1 Patentanspruch 3 Figuren

Claims (1)

1. Patentanspruch Multiplex-Anordnung für ein Zusammenfassen von Digital-und Zusatzsignalen, wie ein Rahmenkennungswort, ein Meldewort, eireStopfinformation und Stopfbits, zu einem Zeitmultiplexsignal mit einem Kanalteil für jedes Digitalsignal, mit einem Parallel-Serien-Umsetzer, dessen Eingänge mit den Ausgängen der Kanalteile verbunden sind und dessen Ausgang den Gesamtausgang bildet, und mit einer Taktzentrale, d a d u r c h g e k e n n -z e i c h n e t , daß Kanalteile (1 bis 4) vorgesehen sind, in denen zyklisch zugeteilte Bits des Rahmenkennungs- und Meldeworts mit Stopfinformationsbits, Stopfbits und den Digitalsignalen zu Zwischen-Zeitmultiplexsignalen (D2) verschachtelt werden, daß ein Parallel-Serien-Umsetzer (5) vorgesehen ist, in dem diese Zwischen-Ze'itmultipl !xsignale (D2) verschachtelt werden, und daß eine Taktzentrale (6 bis 8) vorgesehen ist, deren sc]mneller Teil (6, 7) die Taktfrequenz (T1) des Zeitmultiplexsignals (D1) und die Taktfrequenz (T2) der Zwischen-Zeitmultiplexsignale (D2) liefert und deren langsamer Teil (8) die Steuertakte (TS2) für die Kanalteile (1 bis 4) liefert.