DE4309778C1 - Verfahren und Anordnung zum Einfügen eines 34 Mbit/s-Signals in D39-Pulsrahmen - Google Patents
Verfahren und Anordnung zum Einfügen eines 34 Mbit/s-Signals in D39-PulsrahmenInfo
- Publication number
- DE4309778C1 DE4309778C1 DE19934309778 DE4309778A DE4309778C1 DE 4309778 C1 DE4309778 C1 DE 4309778C1 DE 19934309778 DE19934309778 DE 19934309778 DE 4309778 A DE4309778 A DE 4309778A DE 4309778 C1 DE4309778 C1 DE 4309778C1
- Authority
- DE
- Germany
- Prior art keywords
- bytes
- pulse
- data
- digital signal
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 10
- 102200034090 rs773527127 Human genes 0.000 claims abstract description 24
- 230000006870 function Effects 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001684 chronic effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
In dem digitalen Verbindungsnetz der "synchronen Digitalhie
rarchie" (SDH) nach den CCITT-Empfehlungen G.707 bis G.709
werden die zu übertragenen Digitalsignale in spezielle Daten
blöcke, sogenannte Container eingefügt. Jeder Container wird
durch Hinzufügen eines "Path Overheads" POH zu einem virtuel
len Container VC ergänzt. Diese virtuellen Container können
wiederum zu Tributary Unit Groups TUG zusammengefaßt, in vir
tuelle Container höherer Ordnung eingefügt und in einen syn
chronen Transportmodul STM eingefügt übertragen werden. Der
Aufbau der Multiplex-Struktur ist Fig. 1-1/G.709 der CCITT-
Empfehlungen G.709, Geneva, 1991 zu entnehmen.
In dem verzweigten Verbindungsnetz der synchronen Digital
hierarchie sind sogenannte Cross-Connectoren vorgesehen, die
es ermöglichen, Multiplexsignale über verschiedene Verbin
dungswege zu übertragen. Die Cross-Connectoren können hierbei
die Durchschaltung mittels eines mechanischen oder elektroni
schen Koppelfeldes vornehmen. Moderne Cross-Connectoren sind
in der Regel als Kombination eines synchronen Zeitkoppelfel
des und eines zeitschlitzgesteuerten Raumkoppelfeldes reali
siert.
In der EP 0 407 851 A2 ist ein
Verfahren zum Durchschalten von Multiplex-Signalen beschrie
ben. Hierzu werden zum Durchschalten über den Cross-Connector
für alle Multiplex-Signale einer Ebene gleiche Pulsrahmen
gebildet, in denen jeweils ein sogenanntes DS39-Digitalsignal
mit einer Datenrate von 39 Mbit/s (38, 912 Mbit/s) übertragen
wird. Jeweils vier dieser D39-Pulsrahmen werden zu einem
Pulsrahmen RM zusammengefaßt. Einzelheiten über die Struktur
der Pulsrahmen gehen aus dieser Anmeldung hervor.
Für die in den USA üblichen Datenraten wurden daran angepaßte
Container und Tributary Units vorgesehen und auch ein spezi
eller Pulsrahmen zum Durchschalten von den darin enthaltenen
Multiplex-Signalen entwickelt. Ein Koppelfeld, das diesen
Pulsrahmen benutzt, wurde jedoch nicht realisiert. Ebenso
wurde auf die Container C-31 und VC-31 sowie auf die Tribut
ary Unit TU-31 und die Tributary Unit Group TUG-22 verzich
tet.
Weitere Einzelheiten über den Cross-Connector und den D39-
Pulsrahmen sind der Zeitschrift ntz, Band 44, 1991, Heft 10,
Seiten 712 bis 722 und Band 45, 1992, Heft 2, Seiten 106 bis
115 zu entnehmen.
Nach den CCITT-Empfehlungen G.709, Fig. 5-5 (1991) werden
nunmehr 34 Mbit/s-Signale in einem VC-3-Container (in der Of
fenlegungsschrift noch mit VC-32 bezeichnet) eingefügt über
tragen.
Das Problem besteht nun darin, diesen Container bzw. das
hierin enthaltene Digitalsignal so umzusetzen, daß es über
die bisher verwendeten Cross-Connectoren übertragen werden
kann.
Diese Problem wird durch das im Anspruch 1 angegebene Verfah
ren gelöst.
Im unabhängigen Anspruch ist eine hierzu geeignete Anordnung
angegeben.
Vorteilhafte Weiterbildungen der Erfindungen sind in den ab
hängigen Ansprüchen angegeben.
Vorteilhaft bei diesem Verfahren ist die Durchführung der TU-
3-Erzeugung und das Aufteilen in zwei D39-Pulsrahmen in einem
Verfahrensschritt. Hierdurch wird auch eine einfache Anord
nung realisierbar.
Anhand von Figuren wird die Erfindung näher erläutert.
Es zeigen:
Fig. 1 ein Blockschaltbild zur Realisierung des Verfah
rens,
Fig. 2 Datenfunktionsblöcke C-3, VC-3 und einen modifi
zierten TU-3,
Fig. 3 einen D39-Pulsüberrahmen,
Fig. 4 einen D39X-Pulsrahmen,
Fig. 5 einen D39Y-Pulsrahmen,
Fig. 6 einen D39X-Pulsrahmen mit TU-3-Daten,
Fig. 7 einen D39Y-Pulsrahmen mit TU-3-Daten,
Fig. 8 ein Funktionsbild und
Fig. 9 einen integrierten Schaltkreis zur Durchführung
des Verfahrens.
Die in Fig. 1 dargestellte Anordnung zur Umsetzung eines
Digitalsignals DS mit einer Bitrate von 34 Mbit/s (34, 368
Mbit/s) enthält einen Seriell-Parallel-Umsetzer 2, dessen
Dateneingang 1 das Digitalsignals DS zugeführt wird. Am Aus
gang wird ein paralleles Digitalsignal DSP byteweise abgege
ben und in einen Pufferspeicher 3 fast kontinuierlich einge
schrieben. Dieser gibt wiederum, je nach Anforderung durch
eine Steuerung 9, entweder gleichzeitig ein Byte DSX des
Digitalsignals an seinem ersten Ausgang und das folgende Byte
DSY an seinem zweiten Ausgang ab, oder nur ein Byte oder auch
kein Byte des Digitalsignals. Beide Ausgänge sind mit einer
als Mapper 4 bezeichneten Multiplexerschaltung verbunden, die
außerdem noch weitere Dateneingänge aufweist. Der Mapper 4
bildet mit Hilfe von der Synchronen Digitalen Hierarchie
zugeordneten synchronen Takten zwei Pulsrahmen D39X und D39Y,
in die jeweils Datenbytes DSX und DSY eingefügt werden. Durch
Hinzufügen eines Path Overheads und eines Pointers H1, H2,
H3, sowie von redundanten Bytes wird eine noch zu erläuternde
TU-3 erzeugt und diese wiederum gleichzeitig auf die zwei
D39-Pulsrahmen D39X und D39Y aufgeteilt. Ein Fehlersiche
rungs-Coder 5 errechnet für jeden D39-Pulrahmen Datensiche
rungsbits, die als Qualitätskriterium QK bezeichnet sind, und
ein "Bit-Interleaved-Parity-8-Codewort" B3. Die Daten der
Pulsrahmen D39X und D39Y werden in einem Codierer 6 in seri
elle Daten umgesetzt an dessen Ausgängen 7 und 8 abgegeben.
Selbstverständlich benötigen die einzelnen Schaltungen auch
Arbeitstakte und Rahmentakte zum Aufbau der gewünschten D39-
Pulsrahmen. Eine Taktversorgung und die entsprechenden Takt
leitungen sind jedoch in Fig. 1 aus Gründen einer übersicht
lichen Darstellung nicht eingezeichnet.
Die Steuerung 9 steuert die Stopfaktivitäten, die Bildung der
A- und B-Bytes (Stopfbytes) die Ausgabe der Datenbytes an den
beiden Ausgängen des Pufferspeichers, die Markierung der am
Qualitätskriterium B3 beteiligten Bytes und das zeitgerechte
Einfügen der unterschiedlichen Daten in die D39X- und D39Y-
Pulsrahmen.
Das Einfügen eines 34 Mbit/s-Signal in einen VC-3-Pulsrahmen
erfolgt gemäß Fig. 5-5 der G.709 (1991). Zum besseren Ver
ständnis sind die aus G.709 bekannten Pulsrahmen in Fig. 2
nochmals dargestellt.
Jeder virtuelle Container VC-3 weist einen Pulsrahmen auf,
der den Path-Overhead POH und einen Container C-3 mit (in
zweidimensionaler Darstellung) 9 Zeilen und 84 Spalten um
faßt. Der Container C-3 ist in drei Subcontainer T1, T2 und
T3 aufgeteilt, die jeweils dieselbe Anzahl von Informations
bytes I des 34 Mbit/s-Signals, Bytes A und B für Bitstopfmög
lichkeiten und redundante Lückenbytes R enthalten. Dem Con
tainer C-3 ist eine erste Spalte mit dem Path Overhead POH
vorangestellt. Die Anpassung der Datenrate des plesiochronen
Digitalsignals DS erfolgt im allgemeinen durch bitweises
Stopfen beim Einfügen in diesen Container.
Durch drei Pointer H1, H2 und H3 wird der virtuelle Container
VC-3 zu einer Tributary Unit TU-3 ergänzt. Bei der in Fig. 2
dargestellten modifizierten Version der Tributary Unit TU-3
sind die Spalten für den Pointer und den Path Overhead -
genauer: die drei obersten Werte des Path Overheads - mit dem
Pointer vertauscht. Hierdurch wird die Steuerung des Mappers
4 einfacher, da nur bestimmte Kombinationen von Datenbytes
DSX, DSY, sogenannte Doppelbytetypen, auftreten.
In Fig. 3 ist ein D39-Pulsüberrahmen RM dargestellt. In
zweidimensioneller Darstellung umfaßt er 16 jeweils 1 Byte
breite Spalten und 152 Zeilen. Der Pulsüberrahmen ist in vier
gleichgroße D39X- oder D39Y-Pulsrahmen mit jeweils 16 Spalten
und 38 Zeilen aufgeteilt. Die erste Zeile ist jeweils für
Sonderinformation wie das Rahmenkennungswort RKW, die Koppel
wegadresse KWA und das Qualitätskriterium QK reserviert. Das
Durchschalten von Signalen in dem Koppelfeld erfolgt im For
mat der D39-Pulsrahmen. Folglich muß auch das Digitalsignal -
genauer die dieses Signal enthaltende Tributary Unit TU-3 -
in die D39-Pulsrahmen eingefügt werden. Da die Kapazität
eines D39-Pulsrahmens für eine Tributary Unit TU-3 nicht aus
reicht, wird eine TU-3 auf zwei D39-Pulsrahmen D39X und D39Y
aufgeteilt. Diese Pulsrahmen sind in den Fig. 4 und 5 dar
gestellt. Die erste Zeile, der "D39-Overhead" D39-OH ent
spricht jeweils einer der Zeilen 1, 39, 77 und 115 des Puls
überrahmens. Nicht benötigte Übertragungskapazität in Form
ungenutzter Zeitschlitze wird mit festen Stopfbytes L ge
füllt. In die übrigen freien Zeitschlitze werden der Pointer,
der Path Overhead und die hier als Datenbytes bezeichneten
Bytes I, A, B, R eingefügt. Der Pointer hat eine feste Lage
im D39Y-Pulsrahmen. Der Pointerwert weist auf die Stelle im
D39X- oder D39Y-Pulsrahmen, an der der virtuelle Container
VC-3 mit seinem ersten Byte (J1) beginnt und danach abwech
selnd im D39X- und D39Y-Pulsrahmen eingefügt ist. Die festen
Stopfbytes L sind in den D39-Pulsrahmen möglichst gleichmäßig
verteilt.
Pro Zeitschlitz wird ein Doppelbyte, also ein Byte des D39X-
und ein Byte des D39Y-Pulsrahmens, erzeugt. Die Anzahl der
erforderlichen Doppelbytetypen ist minimiert durch Anordnung
des Pointers gemäß Fig. 2.
Die Fig. 6 und 7 geben die TU-3-Daten enthaltenden D39X-
und D39Y-Pulsrahmen bei einem Pointerwert von 594 wieder.
Anhand des Funktionsbildes in Fig. 8 soll das Verfahren näher
erläutert werden. Zunächst erfolgt eine erste Formatumsetzung
FU1, bei der das serielle Datensignal DS mit einem ersten
Daten-Taktsignal TA1 = 34,368 · 10⁶ 1/s in parallele Daten
wörter (Bytes) umgesetzt werden. Dies entspricht 537 Bytes je
D39-Pulsrahmen, also 537 byte/125 µs. Von diesen 537 Bytes
sind drei Bytes als sogenannte A-Bytes für bitweises Negativ-
Stopfen vorgesehen; drei weitere B-Bytes werden für Positiv-
Stopfen hinzugefügt. Insgesamt sind also 540 Bytes in den
virtuellen Container VC-3 bzw. die TU-3 und weiter in den
D39-Pulsrahmen einzufügen. Dessen Taktrate (bzw. Datenrate)
beträgt TA2 = 38.912 · 10⁶ 1/s dies entspricht 608 Bytes je
D39-Pulsrahmen oder 608 byte/125 µs.
Im Bytetakt des D39-Pulsrahmens werden nun bei einer zweiten
Formatumsetzung FU2 diese 540 Bytes und die "festen Bytes"
FB, d. h. Lückenbytes R der TU-3 und die festen Stopfbytes L,
sowie die "variablen Bytes "VB, d. h. der Path-Overhead, die
Pointerbytes, der D39-Overhead, (Rahmenkennwort RKW, Koppel
wegadresse KWA, Qualitätskriterium QK) und hier nicht darge
stellte Bytes zur Qualitätssicherung zu D39X- und D39Y-Puls
rahmen zusammengefügt. Eine Phasenmeßeinrichtung PH (Teil der
Steuerung 9) steuert außerdem die Anpassung der Taktraten des
plesiochronen Digitalsignals DS an den Systemtakt durch bit
weises Stopfen, (A- und B-Byte). Die Information über vorge
nommene Stopfvorgänge wird im Stopfinformationsbyte C über
tragen.
In Fig. 9 ist der Mapper 4 nochmals dargestellt. Er enthält
praktisch 2 Multiplexeinrichtungen MX1 und MX2. Deren Eingän
gen werden von den auf zwei Wege aufgeteilten Datenbytes DSX
und DSY die Informationsbytes sowie als Festbytes die redun
danten Lückenbytes R gemeinsam mit den festen Stopfbytes zu
geführt. Es können verschiedene Varianten der Zuordnung der
unterschiedlichen Bytetypen auf die Multiplexereingänge ge
wählt werden. An den Ausgängen des Mappers werden die Daten
der Pulsrahmen D39X bzw. D39Y abgegeben. Die Ausgänge sind -
wie aus Fig. 1 bekannt - über den Fehlersicherungs-Coder 5
auf weitere Eingänge des Mappers 4 zurückgeführt. Der Fehler
sicherungs-Coder erzeugt zur Fehlerüberwachung gemäß 4.1.2
der Recommandation G.709 (1991) das sogenannte B3-Byte und
außerdem ein ausschließlich für die Überwachung der Daten von
D39-Pulsrahmen verwendetes Qualitätskriterium QK. Diese wer
den ebenfalls in die D39-Pulsrahmen eingefügt. Die im Rhyth
mus eines Zeitschlitzes der D39-Pulsrahmen gleichzeitig
gesteuerten Multiplexer MX1 und MX2 sind als Schalter ange
deutet in den Mapper eingezeichnet.
Von den an den Eingängen des Mappers 4 anliegenden Bytes wer
den jeweils zwei an die Ausgänge durchgeschaltet. Die Steue
rung 9 sorgt für die "richtige Position" der Multiplexer, das
zeitgerechte Anliegen der gesamten Eingangsinformation, die
Speichersteuerung und die erforderlichen Stopfvorgänge. Das
Programm zur Steuerung der Zeitabläufe ist in einem Speicher
(ROM) abgelegt. Varianten sind selbstverständlich möglich, so
können auch von Pufferspeicher die Lückenbytes R generiert
werden.
Claims (6)
1. Verfahren zum Einfügen eines plesiochronen 34 Mbit/s-Digi
talsignals (DS) in einen Datenfunktionsblock TU-3 und zum Um
setzen in D39-Pulsrahmen (D39X, D39Y),
dadurch gekennzeichnet,
daß das serielle Digitalsignal (DS) in ein paralleles Digi talsignal (DSP) umgesetzt wird,
daß eine Anpassung der Datenrate des plesiochronen Digitalsi gnals (DS) an die Datenrate der D39-Pulsrahmen durch bitwei ses Stopfen erfolgt,
daß das parallele Digitalsignal (DSP) byteweise in einen Puf ferspeicher (3) eingeschrieben wird,
daß bis zu zwei aufeinanderfolgende Bytes (DSX, DSY) an zwei Ausgängen des Pufferspeichers (3) gleichzeitig ausgegeben werden,
daß jeweils gleichzeitig zwei Bytes aus der Menge der Datenbytes (I, A, B, R), festen Stopfbytes (L) oder variablen Bytes (VB) auf zwei D39-Pulsrahmen (D39X, D39Y) aufgeteilt und daß mit der Byterate eines D39-Pulsrahmens die Informationsbytes (I) des Digitalsignals (DS), redundante Lückenbytes (R) und Stopfbytes (A, B) enthaltenden Datenbytes (I, A, B, R), feste Stopfbytes (L) und variable Bytes (VB) in die zwei D39-Pulsrahmen (D39X, D39Y) zusammengefaßt werden.
daß das serielle Digitalsignal (DS) in ein paralleles Digi talsignal (DSP) umgesetzt wird,
daß eine Anpassung der Datenrate des plesiochronen Digitalsi gnals (DS) an die Datenrate der D39-Pulsrahmen durch bitwei ses Stopfen erfolgt,
daß das parallele Digitalsignal (DSP) byteweise in einen Puf ferspeicher (3) eingeschrieben wird,
daß bis zu zwei aufeinanderfolgende Bytes (DSX, DSY) an zwei Ausgängen des Pufferspeichers (3) gleichzeitig ausgegeben werden,
daß jeweils gleichzeitig zwei Bytes aus der Menge der Datenbytes (I, A, B, R), festen Stopfbytes (L) oder variablen Bytes (VB) auf zwei D39-Pulsrahmen (D39X, D39Y) aufgeteilt und daß mit der Byterate eines D39-Pulsrahmens die Informationsbytes (I) des Digitalsignals (DS), redundante Lückenbytes (R) und Stopfbytes (A, B) enthaltenden Datenbytes (I, A, B, R), feste Stopfbytes (L) und variable Bytes (VB) in die zwei D39-Pulsrahmen (D39X, D39Y) zusammengefaßt werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß jede zweite Spalte (S1, S3, . . . S16) eines D39-Pulsrah
mens (D39X, D39Y) im wesentlichen feste Stopfbytes (L) ent
hält.
3. Verfahren nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet,
daß eine modifizierte Tributary Unit TU-3 gebildet wird, in
deren obersten drei Zeilen der ersten Spalte die Bytes (I1,
B3, C2) des Path Overheads eingefügt werden und in deren
obersten drei Zeilen der zweiten Spalte die drei Pointerbytes
(H1, H2, H3) eingefügt werden.
4. Anordnung zum Einfügen eines plesiochronen 34 Mbit/s-Digi
talsignals (DS) in einen Datenfunktionsblock TU-3 und zum Um
setzen in D39-Pulsrahmen (D39X, D39Y),
dadurch gekennzeichnet,
daß ein Seriell-Parallel-Umsetzer (2) vorgesehen ist, dessen Eingang (1) das serielle Digitalsignal (DS) zugeführt wird, daß an den Ausgang des Seriell-Parallel-Umsetzers (2) ein Pufferspeicher (3) angeschaltet ist, der an seinen Ausgängen zwei Datenbytes (I, A, B, R) abgeben kann,
daß die Ausgänge des Pufferspeichers (3) mit Eingängen eines Mappers (4) verbunden sind, der noch weitere Dateneingänge aufweist, an denen variable Bytes (VB) und feste Bytes (FB) zum Aufbau der D39-Pulsrahmen (D39X, D39Y) anliegen,
daß eine Steuerung (9) das Einfügen der Datenbytes (I, A, B) der festen Stopfbytes (L), der redundanten Lückenbytes (R) und variablen Bytes (VB=OH, POH, C,. . .) zu zwei D39-Pulsrah men (D39X, D39Y) steuert,
daß der Mapper (4) zwei Ausgänge aufweist, an denen jeweils ein D39-Pulsrahmen (D39X, D39Y) gleichzeitig generiert wird, und
daß ein Fehlersicherungs-Coder (5) vorgesehen, der an die Ausgänge des Mappers (4) angeschaltet ist und als variable Bytes B3-Bytes (B3) und Qualitätskriterien (QK) generiert.
daß ein Seriell-Parallel-Umsetzer (2) vorgesehen ist, dessen Eingang (1) das serielle Digitalsignal (DS) zugeführt wird, daß an den Ausgang des Seriell-Parallel-Umsetzers (2) ein Pufferspeicher (3) angeschaltet ist, der an seinen Ausgängen zwei Datenbytes (I, A, B, R) abgeben kann,
daß die Ausgänge des Pufferspeichers (3) mit Eingängen eines Mappers (4) verbunden sind, der noch weitere Dateneingänge aufweist, an denen variable Bytes (VB) und feste Bytes (FB) zum Aufbau der D39-Pulsrahmen (D39X, D39Y) anliegen,
daß eine Steuerung (9) das Einfügen der Datenbytes (I, A, B) der festen Stopfbytes (L), der redundanten Lückenbytes (R) und variablen Bytes (VB=OH, POH, C,. . .) zu zwei D39-Pulsrah men (D39X, D39Y) steuert,
daß der Mapper (4) zwei Ausgänge aufweist, an denen jeweils ein D39-Pulsrahmen (D39X, D39Y) gleichzeitig generiert wird, und
daß ein Fehlersicherungs-Coder (5) vorgesehen, der an die Ausgänge des Mappers (4) angeschaltet ist und als variable Bytes B3-Bytes (B3) und Qualitätskriterien (QK) generiert.
5. Anordnung nach Anspruch 4,
dadurch gekennzeichnet,
daß an die Ausgänge des Mappers (4) ein Codierer (6) ange
schaltet ist.
6. Anordnung nach Anspruch 4,
dadurch gekennzeichnet,
daß der Mapper (4) als integrierte Schaltung realisiert ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19934309778 DE4309778C1 (de) | 1993-03-25 | 1993-03-25 | Verfahren und Anordnung zum Einfügen eines 34 Mbit/s-Signals in D39-Pulsrahmen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19934309778 DE4309778C1 (de) | 1993-03-25 | 1993-03-25 | Verfahren und Anordnung zum Einfügen eines 34 Mbit/s-Signals in D39-Pulsrahmen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4309778C1 true DE4309778C1 (de) | 1994-08-18 |
Family
ID=6483878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19934309778 Expired - Fee Related DE4309778C1 (de) | 1993-03-25 | 1993-03-25 | Verfahren und Anordnung zum Einfügen eines 34 Mbit/s-Signals in D39-Pulsrahmen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4309778C1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0383437A2 (de) * | 1989-02-14 | 1990-08-22 | Data General Corporation | Formatumsetzer |
DE3907737A1 (de) * | 1989-03-10 | 1990-09-13 | Kolbe & Co Hans | System zur erzeugung eines stm-1-signals (synchrones transport-modul) aus einem 140 mbit/s-signal |
EP0407851A2 (de) * | 1989-07-13 | 1991-01-16 | Siemens Aktiengesellschaft | Verfahren zur Durchschaltung von Multiplexsignalen über Cross-Connectoren |
-
1993
- 1993-03-25 DE DE19934309778 patent/DE4309778C1/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0383437A2 (de) * | 1989-02-14 | 1990-08-22 | Data General Corporation | Formatumsetzer |
DE3907737A1 (de) * | 1989-03-10 | 1990-09-13 | Kolbe & Co Hans | System zur erzeugung eines stm-1-signals (synchrones transport-modul) aus einem 140 mbit/s-signal |
EP0407851A2 (de) * | 1989-07-13 | 1991-01-16 | Siemens Aktiengesellschaft | Verfahren zur Durchschaltung von Multiplexsignalen über Cross-Connectoren |
Non-Patent Citations (7)
Title |
---|
BEHRENS * |
CCITT Recommendation G.709, Geneva, 1991, S. 2 und 40 * |
In: Nachrichtentechnische Zeitschrift (ntz), 1992, H. 2, S. 106-115 * |
Michael * |
POSPICHIL, Reginhard: NK 2000 - Ein Netzkboteb für flexible Telekommunikationsnetze, In: NachrichtentechnischeZeitschrift (ntz), 1991, H. 10, S. 712-722 * |
SONNTAG, Fritz: Struktur des übertragungstechnischen Netzknotens * |
THOMA, Wolfgang * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69327479T2 (de) | Verfahren zum zerlegen und zusammensetzen von rahmenstrukturen mit zeigern | |
DE69016634T2 (de) | Inverse Multiplexer- und Demultiplexerverfahren. | |
DE69128498T2 (de) | Wiedereinrichtung einer Synchron-Digital-Multiplexhierarchie | |
EP0503732B1 (de) | Übertragungsverfahren und -system für die digitale Synchron-Hierarchie | |
DE4110933A1 (de) | Uebertragungssystem fuer die synchrone digitale hierachie | |
DE69227736T2 (de) | Einfügen des "virtueller untergeordneter Pfad ist leer" Signals unter Verwendung des Zeitschlitzvermittlungsverfahrens | |
EP0639903A2 (de) | Übertragungssystem | |
EP0598455B1 (de) | Übertragungssystem der synchronen digitalen Hierarchie | |
EP0777351B1 (de) | Synchrones digitales Übertragungssystem | |
DE2825954C2 (de) | Digitale Zeitmultiplexanlage | |
DE69327412T2 (de) | Verfahren und einrichtung zur elastischen pufferung in einem synchronen digitalen fernmeldesystem | |
DE69320478T2 (de) | Verfahren und einrichtung zur überwachung der füllrate eines elastischen pufferspeichers in einem synchronen digitalen fernmeldesystem | |
EP0407851A2 (de) | Verfahren zur Durchschaltung von Multiplexsignalen über Cross-Connectoren | |
EP1083693B1 (de) | Verfahren und Vorrichtung zum Umwandeln eines SONET-Signals in ein SDH-Signal | |
EP0142662A1 (de) | Rangiereinrichtung fòr einen Digitalsignal-Kanalverteiler | |
DE60320266T2 (de) | Synchroner übertragungsnetzknoten | |
DE69219282T2 (de) | Synchrones optisches Multiplexsystem | |
DE69231089T2 (de) | Parallel DS3 AIS/Ruhe Kodegenerator | |
DE4309778C1 (de) | Verfahren und Anordnung zum Einfügen eines 34 Mbit/s-Signals in D39-Pulsrahmen | |
EP0415112A2 (de) | Kreuzschaltungsverfahren (Cross-Connect) fÀ¼r STM-1-Signale der Synchron-Digital-Multiplexhierarchie | |
EP0647379B1 (de) | Verfahren zum durchschalten von digitalsignalen | |
DE69420719T2 (de) | Verfahren und vorrichtung zum bestimmen einer stopfentscheidung in einem knoten eines synchronen digitalen nachrichtenübertragungssystems (sdh) | |
DE4238090C1 (de) | Verfahren und Anordnung zur Rückgewinnung von in Funktionsdatenblöcken übertragenen plesiochronen Signalen | |
EP0565890A2 (de) | Verfahren und Anordnung zur Übertragung eines Digitalsignals in einem VC-12-Container über Übertragungskanäle | |
DE4408760A1 (de) | Knoten mit einer Einrichtung zur Überprüfung der Einrichtung einer Synchronisierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |