-
-
Demultiplex-Anordnung
-
Die Erfindung bezieht sich auf eine Demultiplex-Anordnung für ein
Zeitmultiplexsignal, bestehend aus mehreren Digitalsignalen und aus Zusatzbits,
wie ein Rahmenkennungswort, ein Meldewort, eine Stopfinformation und Stopfbits,
mit einem Serien-Parallel-Umsetzer, dessen Eingang den Gesamteingang bildet und
dessen Ausgänge Zwischen-Zeitmultiplexsignale abgeben, mit einer Rahmenkennungswort-Erkennungsschaltung,
mit einer Taktzentrale, mit einer Synchronisierschaltung und mit Kanalteilen, deren
Eingänge mit den Ausgängen des Serien-Parallel-Umsetzers verbunden sind und deren
Ausgänge die Digitalsignale abgeben.
-
In einer derartigen Demultiplex-Anordnung, wie sie beispielsweise
in "Cables et Transmissions, 29, Dezember 1975, Seiten 411 bis 433, insbesondere
Fig. 15, beschrieben ist, wird das Zeitmultiplexsignal in zwei oder mehrere Digitalsignale
aufgelöst. Sind diese plesiochron,
so ist ein Stopfverfahren zur
Anpassung der Bitraten erforderlich.
-
In einem Digitalnetz bilden die Digitalsignale verschiedener Bitraten
eine Hierarchie. Im Hierarchiesystem der CEPT-Länder (Conférence Européenue des
Administrations des Postes et Télécommunications) sind für die ersten vier Hierarchiestufen
die Bitraten 2048 kbit/s, 8448 kbti/s, 34368 kbit/s und 139264 kbit/s festgelegt.
-
Die Demultiplex-Anordnungen für dieses Hierarchiesystem bündeln sendeseitig
jeweils vier plesiochrone Digitalsignale einer Hierarchiestufe zu einem Zeitmultiplexsignal
der nächsten Hierarchiestufe. Empfangsseitig lösen sie ein Zeitmultiplexsignal der
höheren Hierarchiestufe in vier Digitalsignale der niedrigeren Hierarchiestufe auf.
Bei Demultiplex-Anordnungen der dritten Ordnung, die ein 34368-kbit/s-Signal in
vier 8448-kbit/s-Signale auflösen, tritt das Problem auf, daß die Taktfrequenz von
34368 kHz mit der üblichen Low-Power-Schottky-TTL-Technologie nicht mehr beherrscht
werden kann. Es müssen deshalb schnellere Technologien, beispielsweise ECL- oder
Schottky-TTL-Technik mit sehr viel höherem Leistungsbedarf eingesetzt werden.
-
Der Erfindung liegt die Aufgabe zugrunde, für die Demultiplex-Anordnung
für diese oder eine noch höhere Hierarchiestufe eine Lösung anzugeben, bei der der
Umfang der schnellen und leistungsintensiven Schaltungsteile möglichst klein gehalten
wird.
-
Ausgehend von einer Demultiplex-Anordnung der einleitend geschilderten
Art, wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß eine Taktzentrale vorgesehen
ist, deren schneller Teil aus der Taktfrequenz des Zeitmultiplexsignals eine Taktfrequenz
für einen ersten Teil
einer Synchronisierschaltung sowie eine Taktfrequenz
ebenfalls für diesen, für die Kanalteile und für einen langsamen Teil dieser Taktzentrale
ableitet, der wiederum Steuertakte für die Kanalteile erzeugt, daß der erste Teil
der Synchronisierschaltung beim Empfang eines Rahmenerkennungsimpulses an deren
zweiten Teil und den schnellen Teil der Taktzentrale einen Rückstellimppuls abgibt,
und daß der erste Teil der Synchronisierschaltung die Phasenlage des schnellen Teils
der Taktzentrale und der zweite Teil der Synchronisierschaltung die Phasenlage des
langsamen Teils der Taktzentrale überwacht.
-
Anhand eines Ausführungsbeispiels wird die Erfindung nachstehend näher
erläutert.
-
Fig. 1 zeigt einen Pulsrahmen nach der CCITT-Empfehlung G.751 uid
Fig. 2 zeigt eine erfindungsgemäße Demultiplex-Anordnung.
-
Fig. 1 zeigt den Pulsrahmen eines 34368-kbit/s-Signals nach der CCITT-Empfehlung
G.751. Der Pulsrahmen besteht aus vier Abschnitten I bis IV, die jeweils 384 Bits
lang sind. Die ersten vier bzw. zwölf Bits jedes Abschnitts werden für Rahmenkennung,
Meldewort und Stopfinformation benötigt. Die übrigen Bits enthalten vier 8448-kbit/s-Signale,
die bitweise verschachtelt sind. Die ersten zwölf Bits des Abschnitts I enthalten
ein 10-Bit-Rahmenkennungswort und zwei Meldebits D und N. Die ersten vier Bits der
Abschnitte II bis IV enthalten die bitweise verschachtelte Stopfinformation für
die vier 8448-kbit/s-Signale. Jedem solchen Signal ist somit ein 3-Bit-Wort zugeordnet,
das geschützte Übertragung der Stopfinformation ermöglicht. "111" bedeutet, daß
in dem Pulsrahmen gestopft wurde, "000" bedeutet, daß nicht gestopft wurde. Die
Bits Nr. 5 bis 8 des Abschnitts IV
sind stopfbare Bits. Sie sind
entweder Informationsbits bei einer Stopfinformation "000" oder Stopfbits bei einer
Stopfinformation "111".
-
Fig. 2 zeigt eine erfindungsgemäße Demultiplex-Anordnung. Diese enthält
vier Kanalteile 1 bis 4, einen Serien-Parallel-Umsetzer 5, eine Rahmenerkennungsschal
tung 6, den schnellen Teil.7 und den langsamen Teil 10 der Taktzentrale, einen ersten
Teil 8 und einen zweiten Teil 9 einer Synchronisierschaltung und einen Eingang 18.
-
Lediglich der Vollständigkeit halber ist noch ein HDB3-Decodierer
16 und eine Schnittstelle 17 eingezeichnet.
-
Die Eingänge und der Ausgang der Kanalteile 1 bis 4 sind mit Bezugszeichen
versehen, deren erste Ziffer auf den Kanalteil und deren zweite Ziffer auf den jeweiligen
Eingang bzw. Ausgang verweist. Als zweite Ziffer bedeutet 1 den Kanalteilausgang,
2 den Kanalteileingang, 3 bis 4 Eingänge für Steuertakte T2S und 5 einen Eingang
für einen langsamen Takt T2. Die Steuertakteingänge mit den Endziffern 3 bis 4 sind
mit den Ausgängen 19 bis 20 des langsamen Teils 10 der Taktzentrale und die Eingänge
mit der zweiten Ziffer 5 sind mit dem Ausgang 26 des Teilers 7 zu verbinden.
-
An den Eingang 18 der Demultiplex-Anordnung nach Fig. 2 wird das Zeitmultiplexsignal
gemäß Fig. 1 angelegt. In der Schnittstelle 17 wird der schnelle Takt T1 des Signals
wiedergewonnen und zusammen mit dem Signal - getrennt nach positiven und negativen
Impulsen - an den HDB3-Decodierer 16 weitergegeben. Dieser führt das decodierte
Signal D1 zusammen mit dem schnellen Takt T1 dem Serien-Parallel-Umsetzer 5 zu,
der das 34368-kbit/s-Signal in vier Zwischen-Zeitmultiplexsignale D2 zerlegt, die
jeweils eine Bitrate von 8592 kbit/s haben. Diese werden den
vier
Kanalteilen 1 bis 4 zugeführt, die die Stopfinformation auswerten und den ursprunglichen
8448 -kHz -Takt wiederherstellen. An den Ausgängen 11, 21, 31, 41 werden vier plesiochrone
8448-kbit/s-Signale abgegeben.
-
Der Serien-Parallel-Umsetzer 5 ist mit einem 10-Bit-Schieberegister
ausgeführt, dessen zehn Ausgänge mit der Rahmenerkennungsschaltung 6 verbunden sind.
Diese gibt an ihrem Ausgang ein Impulssignal E ab, wenn das zehnstellige Rahmenkennungswort
im Schieberegister des Serien-Parallel-Umsetzers 5 erscheint. Beim erstmaligen Erkennen
des Rahmenkennungsworts wird der Impuls E über den ersten Teil 8 der Synchronisierschaltung
als Rückstellimpuls (COLI und CL2) an den Teiler 7 und an den ersten Teil 8 der
Synchronisierschaltung weitergegeben.
-
Der Rückstellimpuls CL1 und CL2 setzt den Teiler 7 in seine Ausgangsstellung
und veranlaßt den zweiten Teil 9 der Synchronisierschaltung, die Teilerstufen des
zweiten Teils 10 der Taktzentrale mit dem Rückstellimpuls CL in ihre Ausgangsstellung
zu setzen. Bei den weiteren Erkennungen des Rahmenkennungswortes wird nur jeweils
ein Rückstellimpuls CL2 an den zweiten Teil 9 der Synchronisierschaltung abgegeben,und
zwar nur dann, wenn der Impuls E bei der richtigen Phasenlage des Teilers 7 eintrifft.
Dieser Teil überwacht mit Hilfe des Rahmentaktes TR das regelmäßige phasenrichtige
Auftreten dieses Rückstellimpulses. Bleibt er aus, wird ein neuer Suchvorgang eingeleitet.
Bei dieser Anordnung überwacht der erste Teil 8 der Synchronisierschaltung die Phasenlage
des Teilers 7 und der zweite Teil 9 der Synchronisierschaltung die Phasenlage der
Teilerstufen des zweiten Teils 10 der Taktzentrale. Verschiebt sich die Phasenlage
des Teilers 7 beispielsweise durch eine Störbeeinflussung, so gibt der erste Teil
8 der Synchronisierschaltung keine regelmäßig auftretenden Rückstell-
impulse
mehr ab. Verschiebt sich die Phasenlage der Teilerstufen des zweiten Teils 10 der
Taktzentrale, so treten die Rückstellimpulse nicht phasenrichtig auf.
-
Die Kanalteile 1 bis 4 und der langsame Teil 10 der Taktzentrale können
mit TTL-Bausteinen realisiert werden.
-
Lediglich die restlichen Teile müssen mit einer schnellen Technologie,
beispielsweise Schottky-TTL, realisiert werden.
-
1 Patentanspruch 2 Figuren