DE3902529C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Zeitgabeschaltung nach dem Oberbegriff des Patentanspruchs 1.

Bei einer typischen digitalen Datenübertragung werden die digitalen Daten in einen seriellen Strom gemultiplext und zur Wiedergewinnung und Decodierung an einen Demultiplexer übertragen. Zur genauen Daten- Wiedergewinnung ist es notwendig, Daten-"Segmente" oder -"Fenster" zu definieren, die der Demultiplexschaltung die Möglichkeit geben, den Beginn des einen Segments und das Ende eines anderen Segments zu bestimmen. Der Demultiplexschaltung erlaubt dies, zum richtigen Zeitpunkt nach einem "Null"- oder einem "Eins"-Bit zu suchen. Ein fehlerhaftes Lesen resultiert daraus, daß die Demultiplexschaltung zum falschen Zeitpunkt nach einer Bitinformation sucht.

Bei bekannten Datenübertragungsverfahren wird ein Fenster dadurch definiert, daß wenigstens ein Signaturbit zur Verwendung als "Rahmensignal" erzeugt wird. Die Signaturbitfolge von Rahmenbits beinhaltet keine Daten, sondern definiert eine Grenze eines Datenrahmens. Datenübertragungen nach diesem Verfahren sind bekannt als Zeitmultiplex-(TDM)-Busübertragungen.

Ein bekanntes Schema dieser Art ist in der US-PS 44 11 007 beschrieben. Das dort beschriebene TDM-Kommunikationssystem beinhaltet Verzögerungen in der Übertragung, damit ein Paket an einer Zentralstation innerhalb des richtigen Zeitrahmens unabhängig von dem Abstand der Sender von der Zentralstation ankommt. Schieberegister dienen zur Implementierung der Übertragungsverzögerung. Dieses bekannte Verfahren macht von einem "DS1"-Digitaldatenformat Gebrauch, das ein Rahmenbit zum Identifizieren von Datensegmenten liefert.

US-PS 44 88 292 beschreibt ein TDM-Netzwerk, bei dem Verzögerungen zwischen Rahmen vorgesehen und die Effekte von Leitungsverzögerungen dadurch kompensiert werden, daß ein Speicher zur Erzeugung von einen Vollrahmen annähernden Verzögerungen benutzt wird. Das aus dieser Druckschrift bekannte Verfahren bedingt ein Rahmenmarkierungsbit, das einzelne Impulsrahmen definiert.

Einigen Datenübertragungsformaten fehlt das nach den zuvor genannten bekannten Verfahren erforderliche Rahmenbit. So fehlt beispielsweise einem "DS0"-Datenübertragungsformat das Rahmenbit des DS1-Formats. Bei dem DS0-Format nutzt die Demultiplexschaltung den Bitstrom selbst zur Erzeugung eines Taktsignals aus, das zur Rahmenidentifizierung benutzt werden kann.

In dem DS0-Format kommen Daten an einem Multiplexer an, der von einer entfernten Stelle mit einem Taktsignal getaktet wird, welches nominell von derselben Frequenz wie das an der Benutzerstelle abgeleitete Taktsignal ist. Diese Daten liefern die Bit-"1"-Zeitposition. Eine derartige Übertragung erfordert einen externen Takt zur Definition der Grenzen von Datensegmenten. Wegen der Übertragungsverzögerungen des Taktsignals zum Multiplexer (MUX) und der Daten von MUX zu MUX gibt es Grenzen für Querverbindungen von Daten, die auf einer zusammengesetzten Takt zu MUX-Distanz und MUX-zu-MUX-Distanz basieren.

In dem DS1-Datenformat ist nur eine Frequenzsynchronisation erforderlich, da die Phaseninformation bereits im Datenstrom selbst enthalten ist. Im DS0-Datenformat sind sowohl Phasen- als auch Frequenzinformationen erforderlich.

Der prinzipielle Aufbau einer Zeitgabeschaltung der gattungsgemäßen Art ist bekannt aus Hartlex u. a. "Technik der Pulscodemodulation in Nachrichtennetzen", VEB Verlag Technik 1969, Seite 41, Bild 16. Die Ausbildung der Hauptkomponenten dieser Zeitgabeschaltung, nämlich der Takteingangsschaltung sowie der Zeitgabe- Ausgangsschaltung, ist dieser Druckschrift nicht zu entnehmen.

Aus telecom report 2 (1979), Beiheft "Digital-Übertragungstechnik", Seiten 36-38, ist ein PCM-Multiplexer bekannt, dessen Zentrale aus drei Einschüben, nämlich einer Sendezentrale für die Codierung und Rahmenbildung, einer Empfangszentrale für die Rahmenauflösung und Dekodierung und einer Überwachung für die Funktionskontrolle, besteht. Einem eingebauten Quarzosziallator kann eine Nutzinformation zugeführt werden, wenn auch die Phaseninformation mit übertragen wird.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung zur Verfügung zu stellen, die Datenübertragungen im DS0-Format über maximale Reichweiten ermöglicht und eine Phaseneinstellung über größere Datenübertragungsstrecken sicherstellt. Außerdem soll die Erfindung Phasenverschiebungsprobleme über längere Übertragungsleitungen zu korrigieren helfen.

Gelöst wird diese Aufgabe erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1. Mit der erfindungsgemäßen Schaltung wird ein DS0-Datenstrom angezapft und ein Zeitgabesignal zum Treiben von Terminalmultiplexern ausgegeben. Ein zusammengesetzter Takt, der mit einem externen Bezugstakt (Bit- und Byte-Takte) frequenzverriegelt ist, wird von der erfindungsgemäßen Schaltung erzeugt, und zwar in dem beschriebenen Ausführungsbeispiel bei einem Bittakt von 64 kHz und einem Bytetakt von 8 kHz. Zur Vermeidung des Problems der Phasenverschiebung über große Distanzen (Beschränkung der Kabellänge) wird erfindungsgemäß das digitale Bitstrom- Taktsignal mit einer 360°-Phasenverzögerung eingestellt, die als Phasenverzögerung 0 erzeugt. Durch Entwicklung einer negativen Phasenverzögerung kann auch die Fähigkeit zur Übertragung über Kabellängen entsprechend Kabeltrassen von etwa 0-460 m bei 150 m Inkrementen erreicht werden.

In Weiterbildung der Erfindung ist eine Zeitgabe- Ausgangsschaltung mit einem Referenztaktsignal phasenverriegelt. Dieses phasenverriegelte Signal wird an einen spannungsgesteuerten Oszillator (VCO) angelegt. Der VCO erzeugt ein Phasenbezugssignal. Wenn der externe Takt nur die Frequenz liefert, stellt das Phasenbezugssignal die Phase der Systemphasenreferenz dar. Wenn das Taktsignal Phasen- und Frequenzinformationen enthält, so stellt das Phasenbezugssignal die Phaseninformation mit einer partiellen Verzögerung kleiner als 360° wieder her. Jede Anzapfung eines Schieberegisters ist derart gewichtet, daß sie eine progressive Phasenverzögerung in das Taktsignal einführt. Durch Auswahl bestimmter Anzapfungen wird das für verschiedene Übertragungslängen geeignete Ausgangstaktsignal erzeugt. So ist beispielsweise bei dem bevorzugten Ausführungsbeispiel der Erfindung die letzte Anzapfung so angeordnet, daß sie eine volle 360°-Verzögerung in das Taktsignal einführt. Als Folge davon erscheint das Taktsignal phasengleich mit dem Eingangssignal. Dieser Ausgang ist für die Zeitgabe bei Übertragungsweiten, bis zur Leitungsgrenze geeignet. Die vorhergehenden Abgriffe im Schieberegister rücken die Phase um einen wiederhergestellten Takt von 1,024 MHz vor, wobei ein Übertragungsweitenfenster progressiv vorgerückt wird. Durch Verzögerung des Taktsignals beispielsweise um eine Taktzeit kann bei dem beschriebenen Ausführungsbeispiel ein Ausgangssignal entwickelt werden, das für die Zeitgabe von Längenfenstern zwischen 150 und 610 m geeignet ist.

Andere Verzögerungen inkrementieren dieses Fenster in 150-m-Sprüngen. Selbstverständlich hängt die Übertragungslänge unter anderem von der Datenfolgefrequenz ab. Weiterbildungen und vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung liefert ein synchronisiertes Verteilungszeitgabesignal bei DS0 oder DS1-Datenübertragungsraten an digitale Netzkomponenten, einschließlich Kanalbänken, Schaltern usw. Stationsinterne Synchronisation wird durch ein zusammengesetztes Taktsignal verteilt, das sowohl für die Phasen-(Byte-) als auch die Frequenz-(Bit-)Synchronisation sorgt. Zwischenstations-Synchronisation wird nur mit Frequenzsynchronisation verteilt. Eine besondere Phasenvorschubschaltung beseitigt praktisch die Zeitgabesignalverzögerung über das System, wodurch sich ein größeres Übertragungsfenster ergibt.

Ein Vorteil der Erfindung besteht darin, daß sie das Eingangszeitgabesignal "neu taktet", es also nicht einfach nur verstärkt und wiederholt. Es gibt daher eine virtuelle Null-Phasen-Verzögerung zwischen den Eingangs- und Ausgangstaktsignalen.

Im folgenden wird die Erfindung anhand eines in der Zeichnung schematisch dargestellten Ausführungsbeispiels näher erläutert. In der Zeichnung zeigt

Fig. 1 ein Zeitdiagramm eines zusammengesetzten Taktsignals, das bei der Erfindung entwickelt wird;

Fig. 2 ein Blockschaltbild, das die Anwendung der Zeitgabeschaltung nach der Erfindung veranschaulicht;

Fig. 3 ein Blockschaltbild eines bevorzugten Ausführungsbeispiels der Erfindung;

Fig. 4 ein Blockschaltbild eines Mehrstationsnetzes;

Fig. 5 ein Ausführungsbeispiel der Kabelkompensationsschaltung nach der Erfindung;

Fig. 6 die Takteingangsschaltung gemäß Fig. 3;

Fig. 7 eine Ausgangskarte der Schaltung gemäß Fig. 3 zur Erzeugung eines zusammengesetzten Taktes; und

Fig. 8 die DS1-Ausgangskarte der Schaltung gemäß Fig. 3.

Beschrieben wird eine Zeitgabeschaltung zur Erhöhung der Übertragungsreichweite von Datenübertragungen des DS0-Typ-Formats.

Die Erfindung kann Anwendung finden, wenn eine externe Frequenzreferenz zur Entwicklung des Frequenzinhalts eines Signals benutzt und die Phaseninformation intern durch die erfindungsgemäße Schaltung dem Signal hinzugefügt wird. Die Erfindung ist auch in dem Falle anwendbar, daß ein externes Zeitgabesignal sowohl Phasen- als auch Frequenzinformationen enthält und das Signal unter Steuerung der Ausgangsphase neu erzeugt wird.

Bei Telekommunikationsanwendungen und insbesondere digitalen Ton- und Datenübertragungen werden die Informationen digitalisiert und in 8-Bit-Bytes gebündelt. Diese Bytes werden serialisiert in ein Zeitfolgeschema, beispielsweise ein TDM-Schema. In typischer Ausführung werden die Bytes von einem Multiplexer zusammengelegt. Bei einer Ausführungsform hat jeder Multiplexer 24 Eingänge. Jedes Eingangssignal wird einer A/D-(Analog/Digital-)Umsetzung unterworfen und auf einem seriellen Datenbus ausgegeben. Der Multiplexer kann auch zum Demultiplexieren, d. h. Empfangen eines seriellen Datenstroms, Durchführung einer D/A- Umsetzung und Ausgabe von 24 analogen Ausgangssignalen, verwendet werden.

Wenn der Sende-Multiplexer direkt mit einem Empfänger- Multiplexer gekoppelt ist, werden die Sende- und Empfangsoperationen unabhängig ausgeführt, und keine Synchronisation ist notwendig. Bei vielen Kommunikationssystemen wird jedoch ein digitaler Schalter als Verbindungsgerät benutzt. In typischer Ausführung zerlegt der digitale Schalter die seriellen Datenstringe in einzelne 8-Bit-Bytes, speichert sie in einem Speicher, entwickelt sie neu in andere serielle Datenstrings, nimmt sie aus dem Speicher und gibt die Bytes in den neuen Datenstrings aus. Der Einbau dieses Speichers und Schaltgeräts zwischen Multiplexern macht es erforderlich, daß alle Komponenten bei derselben Phase und Frequenz arbeiten, damit der Speicher zugegriffen werden kann.

In Telekommunikationsanwendungen wird der Digitalschalter mit einem Taktsignal, z. B. einem 3-Ebenen- Hierarchie-Taktsignal beaufschlagt. Bei dem beschriebenen Ausführungsbeispiel der Erfindung ist dieses Eingangstaktsignal ein Signal mit einer Nennfrequenz von 4 kHz. In gleicher Weise ist in die Erfindung aber anwendbar auf beliebige andere Eingangstaktfrequenzen.

Sowohl der Sendemultiplexer als auch der Empfängermultiplexer leiten ihre Taktsignale aus dem Digitalschalter- Takteingangssignal ab. Daher sind alle Multiplexerpunkte, die mit dem Digitalschalter gekoppelt sind, Teil einer Schleifen-Zeitgabesituation (loop timing situation). Bei einem System, das nur den digitalen Takt des Digitalschalters benutzt, gibt es einen Nachteil begrenzter Übertragungsweite (angenähert 460 m) im System. Die erfindungsgemäße Zeitgeneratorschaltung dient der Ausdehnung der Übertragungslängen bzw. -reichweiten.

Bei einem Null-Datenübertragungsformat werden die 8-Bit-Datenbündel mit einer 8-kHz-Frequenz übertragen. Das DS0-Daten-Format enthält jedoch kein Trenn- bzw. Rahmenbit, das das erste Bit in einem Rahmen (Phaseninformation) definiert. Ein externes Taktsignal, das sowohl die Bittakt-(Frequenz-) als auch die Byte-Takt-(Phasen-)Information enthält, ist erforderlich.

Ein solches zusammengesetztes bzw. Verbund-Taktsignal ist in Fig. 1 gezeigt. Bei dem beschriebenen Ausführungsbeispiel ist das Format des Übertragungsschemas eine bipolare und abwechselnde Markierinversion (mark inversion). Jeder einzelne Impuls des Signals 10 tritt mit einer 64-kHz-Bitfrequenz auf. Die abwechselnde Markierinversion tritt mit einer 8-kHz-Frequenz auf, die den Byte-Takt definiert. Wenn der Abstand zwischen zwei getakteten Geräten größer als die Übertragungsreichweite ist, wird eine Phasenverschiebung in das Taktsignal eingeführt, das die Fähigkeit zur Definition von Bit- und Byte-Synchronisationen beschränkt.

Die erfindungsgemäße Zeitgeneratorschaltung greift ein in das zusammengesetzte Taktsignal und stellt die Phase vom Eingang zum Ausgang auf eine Verzögerung von 360°. Durch Implementieren einer 360°-Phasenverzögerung erscheint das Taktsignal zwischen Eingang und Ausgang exakt synchronisiert. Die Phasenverschiebung wird mit einem Schieberegister implementiert. Durch Auswahl von vorhergehenden Abgriffen des Schieberegisters scheint der Ausgang des Taktsignals einen Phasenvorlauf zu haben. Das Ergebnis ist ein Erscheinen des Ausgangssignals vor dem Eingangssignal.

Bei dem beschriebenen Ausführungsbeispiel ist eine 15-µs-Vollzyklus-Verzögerung vorgesehen, so daß das Ausgangssignal anfänglich gleichzeitig mit dem Eingangssignal erscheint. Die Endstufe des Ausgangs ist ein Schieberegister. Durch Abnahme des Ausgangssignals an früheren Abgriffen des Schieberegisters erscheint das Ausgangssignal in der Phase vorauslaufend, so daß das Nettoergebnis eine Phasenverzögerung über das System von etwas weniger als 360° ist. Dies ermöglicht eine Kompensation von Kabelsträngen unterschiedlicher Längen und schafft die Voraussetzung für eine Querverbindung im DS0-Datenformat. Die Erfindung schafft ein 460-m-Fenster in Inkrementen von ca. 153 m. Bei einer Ausführung der Erfindung werden Zeitgabesignale für Fenster von 0 bis 460 m erzeugt. Bei anderen Ausfüh­ rungen werden Zeitgabesignale für Fenster zwischen 150 und 610 m, 300-760 m und 460 bis 920 m erzeugt.

In Fig. 4 ist ein Blockdiagramm eines kreuzgekoppelten Netzwerks gezeigt. Mehrere einzelne Stationen A-D sind über Verbindungswege 12-17 gekoppelt. Typischerweise hat jede Station A-D ihren eigenen Zeitgabesignalgenerator, der von einem einzigen Referenztaktsignal getrieben ist. Zur Kommunikation zwischen den Stationen ist nur Frequenzsynchronisation erforderlich. Zur Kommunikation zwischen den Geräten oder Komponenten einer Station ist sowohl Phasen- als auch Frequenzsynchronisation erforderlich.

Das beschriebene Ausführungsbeispiel ist im Blockschaltbild gemäß Fig. 2 veranschaulicht. Ein Multiplexer/ Demultiplexer (MUX/DEMUX) ist über ein digitales Schaltgerät 21 mit einem zweiten MUX/DEMUX 22 gekoppelt. In einer praktischen Ausführung können mehrere Multiplexer als Teil eines Netzwerks zusammengeschlossen und über einen oder mehrere digitale Schalter verbunden sein. Der Takteingang 25 ist ein Referenztaktsignal aus einer Haupzeitgabequelle 26; das Taktsignal 25 wird an den Digitalschalter 21 angelegt. Dieses Takteingangssignal 25 wird von einer Zeitgeneratorschaltung 23 so abgegriffen, daß ein geeignetes Taktsignal an den Multiplexer 22 angelegt wird.

Das Takteingangssignal 25 besitzt eine Phasen- und eine Frequenzkomponente. Die Frequenzsynchronisation ist notwendig für die Kommunikation zwischen verschiedenen Stationen des Netz­ werks.

Die Phasenkomponente des Takteingangssignals 25 ist für die stationsinterne Kommunikation notwendig, d. h. die Kommunikation zwischen verschiedenen phasenabhängigen Komponenten oder Bauelementen innerhalb jeder Station. Die Zeitgeneratorschal­ tung 23 kann Phasen- und Frequenzinformationen empfangen und Phasen- und Frequenzinformationen ausgeben. Bei einem abge­ wandelten Ausführungsbeispiel erhält die Zeitgeneratorschal­ tung 23 nur Frequenzinformationen und erzeugt für jede Station die Phaseninformation.

Das bevorzugte Ausführungsbeispiel der Erfindung ist in Fig. 3 dargestellt. Zwei Takteingangskarten 56 und 57 erhalten jeweils ein zusammengesetztes Taktsignal 38 und ein DS1-Ein­ gangssignal 39. Die Ausgänge 58 und 59 der Eingangskarten 56 bzw. 57 sind mit einer 3-Ebenen-Taktkarte 60 und mehreren Zeitgabe-Ausgangskarten gekoppelt. Die Erfindung arbeitet entweder mit dem zusammengesetzten Takteingang 38 oder dem DS1-Eingang 39. Einige der Zeitgabe-Ausgangskarten, beispiels­ weise die Karte 61, liefern zusammengesetzte Taktausgangssi­ gnale, und der Rest, beispielsweise die Karte 62, liefert den DS1-Ausgang. Die 3-Ebenen-Karte 60 ist phasenstarr mit dem gewählten Eingangssignal verriegelt und entwickelt ihr eigenes Ausgangssignal 63′ für die Zeitgabe-Ausgangskarten. Erfin­ dungsgemäß wird das eingehende Zeitgabesignal nicht einfach verstärkt und wiederholt, sondern "neu getaktet", wodurch die Phasenverzögerung durch die Schaltung im wesentlichen elimi­ niert wird. Eine besondere Kabelkompensationsschaltung erzeugt eine negative Phasenverzögerung für Kabeltrassen mit erweiter­ tem Fenster.

Eine Takteingabekarte ist in Fig. 6 genauer gezeigt. Das zusammengesetzte Takteingangssignal 38 ist über einen Trans­ formator 65 mit MUX 63, und das DS1-Eingangssignal 39 ist über einen Transformator 66 mit MUX 64 gekoppelt. MUX 64 enthält eine Rahmenlogik 67 zum Erfassen der Rahmen-(Phasen-)Informa­ tion 68 aus dem DS1-Eingangssignal. Die Ausgänge 69 und 70 der MUX 63 bzw. 64 sind mit Phasenverriegelungsschleifen 71 bzw. 72 gekoppelt. Eine Auswahllogik 73 steuert einen Schalter 74, über den eine der Phasenverriegelungsschleifen 71 und 72 se­ lektiv an den Ausgangssteuertreiber angekoppelt werden kann.

Der Schalter 74 ist mit MUX 75 gekoppelt, dessen Ausgang mit MUX 76 und MUX 77 verbunden ist. Die Ausgänge von MUX 76 und 77 sind mit Bus A bzw. B verbunden. Bus A und B sind mit der 3-Ebenen-Karte 60 und den Zeitgabe-Ausgangskarten der Zeitga­ beschaltung nach der Erfindung gekoppelt. Eine Quellensteuer­ karte 78 ist mit MUX 75 gekoppelt und wählt die andere Zeitga­ be-Eingangskarte aus, wenn die derzeit "aktive" Karte aus­ fällt.

Die 3-Ebenen-Karte 60 liefert einen abwechselnden Satz von Zeitgabesignalen auf den Hauptbus für die Zeitgabe-Ausgangs­ karten. Jede Zeitgabe-Ausgangskarte enthält eine Signalaus­ wahllogik zur Auswahl des Zeitgabe-Eingangssignals von dem internen Eingang der höchsten Priorität. Die 3-Ebenen-Karte 60 enthält eine Takthalteschaltung.

Die Ausgangskarte 61 zur Ausgabe des zusammengesetzten Takts ist in Fig. 7 genauer dargestellt. Eine Auswahllogik 79 ist mit den Ausgängen 58 und 59 der Takteingangskarten 56 bzw. 57 und mit dem Ausgang 63′ der 3-Ebenen-Karte 60 gekoppelt. Die Auswahllogik 79 wählt einen der drei Eingänge aus und über­ trägt ihn als Ausgangssignal an eine Kabel-Phasenkompensa­ tionsschaltung 80. Die Kabel-Kompensationsschaltung 80 bildet das interne Zeitgabesignal neu mit einer zusätzlichen Verzöge­ rung als Ausgangssignal 81. Die Verzögerung beträgt eine Rah­ menbreite plus einer negativen Phasenverzögerung, die der Kabeltrasse von 0 bis 460 m bei Inkrementen von 153 m äquivalent ist. Daher kann das Ausgangszeitgabesignal der Verbundtakt- Ausgangskarte extern getaktete Geräte treiben, die bis zu 920 m von der beschriebenen Station entfernt sind. Das Fenster der Kabelkompensationsschaltung 80 ist von Signalen 97 und 98 einer Steuerschaltung 96 gesteuert. Die Steuerschaltung 96 kann aus zwei Schaltern bestehen, die zur Definition von vier Kabel-Übertragungslängen-Fenstern verwendet werden.

Der Ausgang 81 der Kabelkompensationsschaltung 80 wird an einen Verbundtaktgenerator 82 angelegt, der ausgangsseitig ein zusammengesetztes bzw. Verbund-Taktsignal 83 erzeugt. Das neu gebildete und verzögerte Verbund-Taktzeitsignal 83 wird über einen von mehreren Impedanz-Anpaßtransformatoren an jeden Porttreiber angelegt. Bei dem beschriebenen Ausführungsbei­ spiel kann ein Verbundtakt-Ausgangskartenport bis zu 6 externe Geräte treiben, und jede Ausgangskarte enthält bis zu 10 Ports. Das zusammengesetzte bzw. Verbund-Taktausgangssignal ist in Fig. 1 gezeigt.

Eine DS1-Zeitgabe-Ausgangskarte ist in Fig. 8 gezeigt. Ein Prioritätswähler 85 wählt einen von drei Eingängen aus und liefert ein Ausgangssignal 86 an einen Phasendetektor 87. Der Phasendetektor 87 entwickelt ein Ausgangssignal 55 für einen spannungsgesteuerten Quarz-Oszillator (VCO) 88. Der Ausgang des VCO 88 ist mit einem Teiler 89 verbunden. Der Teiler 89 ist über eine Rückkopplungsschleife 90 mit dem Phasendetektor 87 verbunden. Der Ausgang des Teilers 89 ist mit einem Rahmen­ generator 91 gekoppelt, der ein Rahmensignal 92 erzeugt, und zwar je nach Stellung des Schalters 94 entweder im D4- oder im ESF-Betrieb. Der Ausgang 93 des Teilers 89 und ein Ausgang des Rahmengenerators 91 sind gemeinsam mit den DS1-Ausgangskarten­ ports 95 gekoppelt.

Die erfindungsgemäße Kabelkompensationsschaltung ist in Fig. 5 gezeigt. Ein Takteingangssignal 49 von der Auswahllogik 79 wird als Takteingang an ein Schieberegister 48 angelegt. Das Schieberegister 48 hat eine Reihe von Abgriffen 51-54, die mit einem Wähler 41 gekoppelt sind. Der Wähler 41 dient zur Aus­ wahl des Ausmaßes der dem Zeitgabesignal eingeprägten Phasen­ verzögerung. Die Größe der Phasenverzögerung bestimmt das Übertragungslängenfenster. Bei dem bevorzugten Ausführungsbei­ spiel der Erfindung stellt der Abgriff 54 eine volle 360°- Phasenverzögerung des Eingangssignals dar. Jeder vorausgehende Abgriff 51 bis 53 stellt Phasenschritte bzw. -vorgaben von jeweils einer Taktperiode dar.

Die Schalter 42 und 43 steuern die Auswahl der Abgriffe 51 . . . 54 des Schieberegisters 48. Ein Anschluß der Schalter 42 und 43 ist mit Erde verbunden. Der restliche Abgriff des Schalters 42 ist an einem Knotenpunkt 45 mit dem "A"-Eingang des Wählers 41 und über einen Widerstand 47 mit einer 5-V-Be­ triebsspannungsquelle gekoppelt. Der verbleibende Anschluß des Schalters 43 ist am Knotenpunkt 46 mit dem "B"-Eingang des Wählers 41 und über einen Widerstand 48 mit der Betriebsspan­ nung verbunden.

Bei dem bevorzugten Ausführungsbeispiel der Erfindung wird Abgriff 54 gewählt, wenn die beiden Schalter 42 und 43 offen sind. Wenn nur der Schalter 42 geschlossen ist, wird der Ab­ griff 53 gewählt. Wenn nur der Schalter 43 geschlossen ist, wird der Abgriff 52 gewählt, und wenn beide Schalter geschlos­ sen sind, ist der Abgriff 51 gewählt. Die Schalter 42 und 43 ermöglichen dem Benutzer die Auswahl sowohl der Phasenverzöge­ rung als auch letztlich des Übertragungslängenfensters des Eingangssignals.

Der Ausgang 55 des Schieberegisters 48 liefert die Frequenz- (Bit-)Information an den Verbundtaktgenerator 82 (Fig. 7). Der Ausgang 56 des Wählers 41 stellt die Phaseninformation des Eingangssignals nach Einführung der gewünschten Verzögerung dar.

Die Null-Phasenverzögerung der beschriebenen Kompensations­ schaltung bedeutet, daß die Schaltung selbst für die Zwecke der Kabellängenberechnung verschwindet. Durch Fortschalten der Phasenverzögerung können neue Längenfenster definiert werden. Die Phasenverzögerung wird durch Auswahl unterschiedlicher Abgriffe am Schieberegister geändert bzw. weitergeschaltet, wobei jeder Abgriff eine Taktzeit ist (bei dem bevorzugten Beispiel 1,024 MHz). Jede Taktzeit ist gleich einer Zunahme um 153 m Kabellänge. Die Zeitgabe-Längenfenster sind bei dem be­ schriebenen Beispiel wie folgt:

0 Kabellänge 460 m
150 Kabellänge 610 m
300 m Kabellänge 760 m
460 m Kabellänge 920 m

Der Maximalabstand zwischen der beschriebenen Zeitgabeschal­ tung und den Taktsignale empfangenden zeitabhängigen Geräten ist eine Funktion der Datenübertragungsgeschwindigkeit. Bei dem beschriebenen Ausführungsbeispiel ist dieser Abstand nomi­ nell 460 m. Wenn die Datenübertragungsgeschwindigkeit höher ist, wird der Abstand kleiner. Wenn die Datenübertragungsge­ schwindigkeit niedriger ist, wird der Abstand größer.

Vorstehend wurde eine Kompensationsschaltung beschrieben, die eine Vergrößerung der Datenübertragungslängen in einem DS0-Digitaldaten-Übertragungsformat ermöglicht.

Claims (7)

1. Zeitgabeschaltung mit
einer Takteingangsschaltung (56) zur Aufnahme von eine Frequenzinformation enthaltenden Takteingangssignalen (38, 39) und zur Entwicklung eines ersten Ausgangssignals (58),
einer Zeitgabe-Ausgangsschaltung (61, 62), die mit dem ersten Ausgangssignal beaufschlagt ist und eine Phasenverzögerungsschaltung (80) zur Einführung einer Phasenverzögerung in das erste Ausgangssignal aufweist, dadurch gekennzeichnet,
daß die Takteingangsschaltung (56) mit ersten und zweiten Takteingangssignalen (38, 39) beaufschlagt ist, wobei das erste Takteingangssignal nur eine Frequenzinformation und das zweite Takteingangssignal sowohl Frequenz- als auch Phaseninformationen beinhaltet und wobei die Takteingangsschaltung zur Bildung des ersten Ausgangssignals (58) eines der ersten und zweiten Takteingangssignale auswählt;
daß die Zeitgabe-Ausgangsschaltung erste Zeitgabe-Ausgangsmittel (61), die mit dem ersten Ausgangssignal (58) beaufschlagt sind und ein zweites Ausgangssignal (83) mit Frequenz- und Phaseninformationen entwickeln, und zweite Zeitgabe-Ausgangsmittel (62) aufweist, die mit dem ersten Ausgangssignal beaufschlagt sind und ein drittes Ausgangssignal mit einer Frequenzinformation entwickeln; und
daß die Phasenverzögerungsschaltung (80) Bestandteil einer Kabellängenkompensationseinrichtung und den ersten Zeitgabe- Ausgangsmitteln (61) derart angeordnet ist, daß die in das erste Ausgangssignal (58) eine Phasenverzögerung für die Entwicklung des zweiten Ausgangssignals (83) einführt.

2. Zeitgabeschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Takteingangsmittel (56) erste und zweite Phasenverriegelungsschaltungen (71, 72) aufweisen, die mit den ersten und zweiten Takteingangssignalen gekoppelt sind.

3. Zeitgabeschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste Takteingangssignal ein zusammengesetztes Taktsignal (10) enthält.

4. Zeitgabeschaltung nach Anspruch 3, dadurch gekennzeichnet, daß das zusammengesetzte Taktsignal ein abwechselndes Markierinversionsformat-Taktsignal ist.

5. Zeitgabeschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das zweite Takteingangssignal ein DS1-Format-Taktsignal ist.

6. Zeitgabeschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Phasenverzögerungsschaltung (80 - Fig. 7) aufweist ein Schieberegister (48 - Fig. 5) mit mehreren wählbaren Abgriffen (51 . . . 54), von denen jeder eine vorgegebene Phasenverzögerung in das erste Ausgangssignal einführt, und eine Schalteinrichtung (41, 42, 43), die mit dem Schieberegister (48) zur Auswahl eines der Abgriffe gekoppelt ist.

7. Zeitgabeschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß außerdem zweite Takteingangsmittel (57) vorgesehen sind, die die ersten und zweiten Taktsignale aufnehmen, eines der ersten und zweiten Taktsignale auswählen und ein viertes Ausgangssignal (59) an die ersten und zweiten Zeitgabe-Ausgangsschaltungen (61, 62) anlegen.