DE3136587A1 - Einrichtung zur korrektur von stopf-fehlern in einem digitalsignal-multiplexgeraet - Google Patents

Einrichtung zur korrektur von stopf-fehlern in einem digitalsignal-multiplexgeraet

Info

Publication number
DE3136587A1
DE3136587A1 DE19813136587 DE3136587A DE3136587A1 DE 3136587 A1 DE3136587 A1 DE 3136587A1 DE 19813136587 DE19813136587 DE 19813136587 DE 3136587 A DE3136587 A DE 3136587A DE 3136587 A1 DE3136587 A1 DE 3136587A1
Authority
DE
Germany
Prior art keywords
input
bit
clock
frame
stuffing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813136587
Other languages
English (en)
Inventor
Reginhard Dr.-Ing. 8032 Gräfelfing Pospischil
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19813136587 priority Critical patent/DE3136587A1/de
Publication of DE3136587A1 publication Critical patent/DE3136587A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/073Bit stuffing, e.g. PDH

Description

  • Einrichtung zur Korrektur von Stopf-Fehlern in einem
  • Digitalsignal-Multiplexgerät Die Erfindung bezieht sich auf eine Einrichtung zur Korrektur von Stopf-Fehlern im einen Eingangsgenerator, einen Demultiplexer und eine Taktversorgung enthaltenden Empfangsteil eines Digitalsignal-Multiplexgeräts einer höheren Hierarchiestufe.
  • Ein derartiger Empfangsteil von Digitalsignal-Multiplexgeräten verschiedener Hierarchiestufen ist in der Zeitschrift ntelcom report", 2 (1979), Beiheft "Digital-Übertragungstechnik", Seiten 59 bis 64, insbesondere Bild 3 beschrieben.
  • In den Digitalsignal-Multiplexgeräten aller Hierarchiestufen werden die Signale in beiden Ubertragungsrichtungen digital - einmal bündeln und einmal aufteilend - verarbeitet. Die Signale können untereinander plesiochron oder synchron sein.
  • Das ankommende Zeitmultiplexsignal wird im Schnittstelleneinschub entzerrt, regeneriert und HDB3-decodiert.
  • Ein Phasenregelkreis gewinnt den Takt aus dem ankommenden Signal zurück.
  • Der anschließende Demultiplexer wertet das Rahmenkennungswort aus, teilt das ankommende Zeitmultiplexsignal in vier Signale auf und verarbeitet die Stopfinformation. Seine Synchronisierschaltung erkennt den Rahmenbeginn des Zeitmultiplexsignals; sie synchronisiert die empfangsseitige Taktversorgung, die ihrerseits alle empfangsseitigen Taktabläufe steuert.
  • Bei einer Störung gilt der Rahmensynchronismus erst dann als ausgefallen, wenn viermal unmittelbar hintereinander fehlerhafte Rahmenkennungswörter des Obersystems auftreten. Dadurch ist ausgeschlossen, daß schon ein einzelnes fehlerhaftes Rahmenkennungswort zu einer Unterbrechung der Übertragung fahrt. Das WSderherstellen des Rahmensynchronismus gilt als beendet, wenn in wenigstens drei aufeinanderfolgenden Rahmen fehlerfreie Rahmenkennungswörter erscheinen.
  • In der fernen Sendestelle wurden die Bitraten von vier plesiochronen Einzelsignalen niedrigerer Ordnung an die des abgehenden Zeitmultiplexsignals höherer Ordnung mittels des Positiv-Stopfverfahrens angepaßt, das in den CCITT-Empfehlungen G.742 bis G.752 festgelegt ist.
  • Für das zeitliche Verschachteln der vier Digitalsignale wird ein Pulsrahmen verwendet, der für das gebündelte Digitalsignal eine Bitrate von mehr als dem vierfachen Nennwert der Bitrate der Eingangssignale festlegt. Der Aufbau des Pulsrahmens für ein 8,448-Mbit/s-Signal und für ein 34,368-Mbit/s-Signal zeigt Bild 2 der bereits genannten Zeitschrift telcom report. In Fig.1 ist der erstgenannte und in Fgi. 2 der zweitgenannte Pulsrahmen wiedergegeben.
  • Jeder der beiden Pulsrahmen ist in Abschnitte I bis IV unterteilt, und enthält außer den Nutzinformationen Angaben für die Rahmenkennung, tiberwachung und Taktanpassung. Am Anfang des Abschnitts I des Pulsrahmens werden ein Rahmenkennungswort RKW und Service-Bits SB übertragen. Der Rest des Pulsrahmens ist den vier Einzelsignalen vorbehalten, die bitweise berschachtelt werden. Dazu kommen - ebenfalls bitweise verschachtelt - Stopfinformationsbits St, die für jedes Einzelsignal zu tbertragen sind. Dabei ergibt sich im Pulsrahmen für das 8,448-Mbit/s-Signal nach Fig. 1 für jedes 2,048-Mbit/s-Signal eine Nutzinformation von maximal 206 Bits åe Pulsrahmen.
  • Im Nutzinformationspaket NI des Abschnitts IV sind die Bitpositionen Nr. 5 bis Nr. 8 für den Stopfvorgang bestimmt; hier kann je Einzelsignal im Falle des Stopfens ein Stopfbit anstelle eines Informationsbits übertragen werden.
  • Aufgrund dieser Pulsrahmeneinteilung läßt sich je 2,048-Mbit/s-Signal und je Rahmen eine Nutzinformation von 206 oder 205 Bits übertragen. Die jeweilige Anzahl der in einem Pulsrahmen zu übertragenden Bits hängt von dem Verhältnis der Bitrate des betreffenden Eingangssignals zur Bitrate des Multiplexsignals ab.
  • Die innerhalb der Toleranzgrenzen frei beweglichen Werte der Einzelsignalbitrate bestimmen das Verhältnis, in dem aufeinanderfolgende Pulsrahmen 206 oder 205 Informationsbits aufnehmen. In den Abschnitten II, III und IV des Pulsrahmens werden die Stopfinformationsbits jeweils in den Bitpositionen Nr. 1 bis Nr. 4 übertragen.
  • Die Stopfinformation besteht aus einem 3-Bit-Kennwort, das in der Gegenstelle aufgrund einer Mehrheitsentscheidung ausgewertet wird. Nach dem Kennwort "000" folgt ein Informationsbit, nach dem Kennwort "111" II ein Stopfbit.
  • Der Pulsrahmen für ein 139, 264-Mbit/s-Signal hat eine Länge von 2928 Bits und ist in sechs Abschnitte zu je vierhundertachtundachtzig Bits unterteilt. Das Rahmenkennungswort und die Service-Bits umfassen die ersten sechzehn Bits; die Stopfinformation jeweils in den Bitpositionen Nr. 1 bis Nr. 4 der Abschnitte II bis IV besteht aus einem 5-Bit-Kennwort.
  • Der Mehrheitsentscheid über die Stopfkontrollbits St hat den Zweck, daß selbst bei großen Fehlerquoten bei statistisch verteilten Bitfehlern die Stopfinformation richtig ausgewertet wird, solange die Rahmensynchronisierung noch als richtig erkannt ist. Die Auswertung der Stopfinformation wie auch die Prozedur der Rahmensynchronisierung ist ebenfalls in den genannten CCITT-Empfehlungen festgelegt. Die Sicherung der Stopfinformation durch Mehrfachauswertung der Stopfkontrollbits St versagt jedoch bei Büschel störungen oder Kurzzeitunterbrechungen - beispielweise als Folge von Beeinflussungsspannungen -, wenn die Kurzzeitunterbrechung länger als eine halbe Rahmenperiode währt. Das sind beim Digitalsignal-Multiplexgerät 2/8 ungefähr 48 /us, bei Digitalsignal-Multiplexgerät 8/34 ungefähr 23 /us, beim Digitalsignal-Multiplexgerät 34/140 ungefähr 10 /us und beim Digitalsignal-Multiplexgerät 140/565 etwa 2,5 /,uns. 2 steht hier für 2,048 Mbit/s, 8 für 8,448 Mbit/s, 34 für 34,368 Mbit/s, 140 für 139,264 Mbit/s und 565 für 564,992 Mbit/s. Kurzzeitunterbrechungen der genannten Länge führen niemals zu einem Ausfall des Rahmensynchronismus des Demultiplexers. Sie führen jedoch mit einer Wahrscheinlichkeit von 50 zu einer Fehlauswertung der Stopfkontrollbits St. Der damit erzeugte Bitschlupf führt jedoch zum Synchronausfall des betroffenen nachfolgenden Untersystems und eventuell vorhandener Unter-Untersysteme.
  • Aus der DE-AS 25 47 771 ist bereits ein Verfahren bekannt, mit dem die Auswirkungen einer Bitverfälschung der Stopfinformation längs der Ubertragungsstrecke durch eine schnelle neue Synchronisation gemildert werden. Bei dieser wird beim erstmaligen Nichterkennen des Rahmenkennungswortes geprüft, ob dieses beispielsweise um ein Bit vor- oder nacheilt. Wird ein solcher Zustand erkannt, wird die Neusynchronisation durch sofortige Taktnachstellung bewirkt. Das Multiplexgerät paßt sich zwar dem neuen Zeitraster schnell an und verteilt die Bits richtig auf die Kanäle, jedoch ist eine Zeitstörung in allen Kanälen nicht zu vermeiden. Vereinfacht ausgedrückt, wird lediglich der "DrehsMalter" des Demultiplexers veranlaßt, entweder einen Kanal zweimal anzuschließen oder einen Kanal zu überspringen.
  • Aufgabe der Erfindung ist es, eine Einrichtung anzugeben, die die Folge von Büschelstörungen oder Kurzzeitunterbrechungen drastisch reduziert.
  • Ausgehend von einer Einrichtung der einleitend geschilderten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß zwischen dem Ausgang des Eingangsregenerators und dem Eingang des Demultiplexers ein Schieberegister mit einem mit dem Taktausgang des Eingangsregenerators verbundenen Takteingang und mit einem Steuereingang vorgesehen ist und daß eine Synchronisiereinrichtung vorgesehen ist, die das zeitrichtige Auftreten oder eine Verschiebung von + 1 Bit des Rahmenkennungswortes des Obersystems überwacht, deren Eingang mit dem Ausgang des Schieberegisters, deren Takteingang mit der Taktversorgung, deren Korrektursignalausgang mit dem Korrektursignaleingang des Schieberegisters und deren Taktanpassungssignal-Ausgang mit einem Taktanpassungssignal-Eingang der Taktversorgung verbunden sind.
  • Diese Lösung beruht auf der Erkenntnis, daß das durch Bitschlupf verfläschte Zeitmultiplexsignal bereits an der Quelle der Störung korrigiert werden kann, so daß sich ein Eingriff an dem "Drehschalter" des Demultiplexers erübrigt.
  • Anhand eines Ausführungsbeispiels wird die Erfindung nachstehend näher erläutert.
  • Die Einrichtung enthält einen Eingangsregenerator 1, ein Schieberegister 2, einen Demultiplexer 3, eine Taktversorgung 4 und eine Synchronisiereinrichtung 5. Unter Taktversorgung 4 ist ein nachziehbarer Oszillator (VCO) mit Phasendiskriminator zu verstehen.
  • Das ankommende Zeitmultiplexsignal wird im Eingangsregenerator 1 regeneriert und huber das Schieberegister 2 zum Demultiplexer 3 geführt. Am Ausgang des Schieberegisters 2 ist eine Synchronisiereinrichtung 5 angeschlossen, die das zeitrichtige Auftreten des Rahmenkennungswortes des Obersystems oder eine Verschiebung des Rahmenkennungswortes um + 1 Bit überwacht. Tritt eine derartige Verschiebung auf, so sendet die Synchronisiereinrichtung 5 ein Taktanpassungssignal zur Taktversorgung 4, das dort die Taktanpassung bewirkt. Erfolgt eine Taktanpassung, so sendet die Synchronisiereinrichtung 5 ein Korrektursignal zum Schieberegister 2.
  • Die Auslesung aus dem Schieberegister 2 wird dadurch derart gesteuert, daß sie um ein Bit verzögert wird, wenn das Rahmenkennungswort mindestens einmal nicht in seinem Sollzeitabschnitt sondern in einem um ein Bit zu früheren Zeiten hin (negativ) verschobenen Zeitabschnitt'erkannt wird. Andererseits erfolgt die Auslesung um mindestens 1 Bit früher, wenn das Rahmenkennungswort mindestens einmal in einem um ein Bit zu späteren Zeiten hin (positiv) verschobenen Zeitabschnitt erkannt wird. Hierdurch wird der Rahmen nach einem Bitschlupf wieder in die richtige Zeitlage verschoben.
  • 3 Figuren 1 Patentanspruch

Claims (1)

  1. Patentanspruch Einrichtung zur Korrektur von Stopf-Fehlern in einem Eingangsregenerator (1), einem Demultiplexer (3) und eine Taktversorgung (4) enthaltenden Empfangsteil eines Digitalsignal-Multiplexgerätes einer höheren Hierarchiestufe, dadurch gekennzeichnet, daß zwischen dem Ausgang des Eingang3regenerators (1) und dem Eingang des Demultiplexers (3) ein Schieberegister (2) mit einem mit dem Taktausgang des Eingangsregenerators (1) verbundenen Takteingang und mit einem Steuereingang vorgesehen ist und daß eine Synchronisiereinrichtung (5) vorgesehen ist, die das zeitrichtige Auftreten oder eine Verschiebung von + 1 Bit des Rahmenkennungswortes des Obersystems überwacht, deren Eingang mit dem Ausgang des Schieberegisters (2), deren Takteingang mit der Taktversorgung (4), deren Korrektursignalausgang mit dem Korrektursignaleingang des Schieberegisters (2) und deren Taktanpassungssignal-Ausgang mit einem Taktanpassungssignal-Eingang der Taktversorgung (4) verbunden sind.
DE19813136587 1981-09-15 1981-09-15 Einrichtung zur korrektur von stopf-fehlern in einem digitalsignal-multiplexgeraet Withdrawn DE3136587A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813136587 DE3136587A1 (de) 1981-09-15 1981-09-15 Einrichtung zur korrektur von stopf-fehlern in einem digitalsignal-multiplexgeraet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813136587 DE3136587A1 (de) 1981-09-15 1981-09-15 Einrichtung zur korrektur von stopf-fehlern in einem digitalsignal-multiplexgeraet

Publications (1)

Publication Number Publication Date
DE3136587A1 true DE3136587A1 (de) 1983-04-07

Family

ID=6141708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813136587 Withdrawn DE3136587A1 (de) 1981-09-15 1981-09-15 Einrichtung zur korrektur von stopf-fehlern in einem digitalsignal-multiplexgeraet

Country Status (1)

Country Link
DE (1) DE3136587A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3843372A1 (de) * 1988-12-23 1989-07-20 Ant Nachrichtentech Verfahren und schaltungsanordnung zur taktanpassung in der digitalen nachrichtentechnik

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3843372A1 (de) * 1988-12-23 1989-07-20 Ant Nachrichtentech Verfahren und schaltungsanordnung zur taktanpassung in der digitalen nachrichtentechnik

Similar Documents

Publication Publication Date Title
DE69532939T2 (de) Eine störungsfreie Wegumschaltungsanordnung und Verfahren
DE2647354C2 (de) Verfahren und Einrichtung zur Synchronisation von TDMA-Kommunikationsnetzen
EP0453876B1 (de) Synchronisationsverfahren für SDH-Systeme sowie Verfahren und Schaltungsanordnung zum Erkennen unterschiedlicher Datenstrukturen
EP0639903A2 (de) Übertragungssystem
EP1186129A1 (de) Verfahren und vorrichtung zum umwandeln virtuell verketteter datenströme in kontingent verkettete
DE60037957T2 (de) Transportsystem und -verfahren
EP0344534A1 (de) Verfahren zur Qualitätsüberwachung eines Digitalsignals in Abschnitten einer Übertragungsstrecke
DE2832855A1 (de) Verfahren zum uebertragen von daten
DE60119615T2 (de) Verfahren und Vorrichtung zum Senden und Empfangen von hochratigen digitalen Signalen über zwei Hochfrequenz-Trägern in einem Funkregeneratorabschnitt
EP0256027B1 (de) Verfahren zum gleichzeitigen betrieb mehrerer endgeräte an einer netzabschlusseinheit eines breitbandnetzes
EP0100820B1 (de) Verfahren zur Synchronübertragung rahmenstrukturierter Daten
EP0101056B1 (de) Synchronisieranordnung
DE3136587A1 (de) Einrichtung zur korrektur von stopf-fehlern in einem digitalsignal-multiplexgeraet
EP0124906A2 (de) Digitalsignal-Multiplexgerät
DE69924902T2 (de) Funkstation für ein SDH-Netzwerk und Verfahren zur Auswahl des Arbeitstakts davon
DE3136631C2 (de) Einrichtung zur Korrektur von Stopf-Fehlern in einem Digitalsignal-Multiplexgerät
EP0553610A1 (de) Verfahren zur Synchronisierung von Schaltungsteilen einer Telekommunikationsanlage
DE4408760A1 (de) Knoten mit einer Einrichtung zur Überprüfung der Einrichtung einer Synchronisierung
EP0993711B1 (de) Verfahren und schaltungsanordnung zur adaption und durchschaltung eines datenstromes
DE19722032A1 (de) System zum Übertragen von STM-1-Signalen
DE19542230C2 (de) Verfahren zur Auswahl von verketteten Signalen aus Empfangssignalen der Synchron-Digital-Hierarchie
EP0565890A2 (de) Verfahren und Anordnung zur Übertragung eines Digitalsignals in einem VC-12-Container über Übertragungskanäle
DE3335352A1 (de) Verfahren und anordnung zum einfuegen eines digitalen binaeren schmalbandsignals in ein oder zum abtrennen dieses schmalbandsignals aus einem zeitmultiplexsignal
EP0554268B1 (de) Verfahren und anordnung zur übertragung von synchronisiersignalen in einem netzwerk der synchron-digital-hierarchie
EP0214656A1 (de) Übertragungsverfahren für ein Digitalsignal-Multiplexgerät

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal