-
Die
Erfindung betrifft eine stoßfreie
Pfadumschaltungsvorrichtung und ein -verfahren bei digitalen Kommunikationssystemen,
und insbesondere eine stoßfreie
Pfadumschaltungsvorrichtung und ein -verfahren, die für SDH- („Synchronous
Digital Hierarchy"),
SONET- („Synchronous
Optical NETwork"),
ATM- („Asynchronous
Transfer Mode") Übertragungssysteme
geeignet sind.
-
Ein Übertragungssystem
setzt normalerweise ein redundantes System ein, das aus einem oder
mehreren Arbeitssystemen und einem Sicherungssystem besteht, um
hochzuverlässige
Kommunikationen einzurichten.
-
1 zeigt
ein Blockschaltbild eines herkömmlichen
redundanten Systems. Gemäß dieser
Figur ist zwischen zwei Leitungsendgeräten 1 und 2 ein
Arbeitspfad 3 und ein Sicherungspfad 4 eingerichtet,
von denen jeder eine Vielzahl von entzerrenden Verstärkern bzw.
Regeneratoren aufweist. Tritt im Arbeitspfad 3 irgendeine
Störung
auf, können
die Kommunikationen zwischen den Leitungsendgeräten 1 und 2 durch
Umschalten vom Arbeitspfad 3 auf den Sicherungspfad 4 fortgesetzt
werden.
-
Ein
Umschalten vom Arbeitspfad auf den Sicherungspfad bei einem derartigen
herkömmlichen
redundanten System bringt üblicherweise
eine Dienstunterbrechung mit sich. Genauer gesagt erfordert eine
eigentliche Umschaltungsverarbeitung eine Reihe von Verarbeitungen
wie etwa eine Benachrichtigung eines Störungsvorkommens bzw. -auftretens
von der Empfangsseite an die Sendeseite, eine Bestätigung eines
auf reguläre
Weise betriebsfähigen
Zustands des Sicherungssystems, eine Umschaltungstätigkeit,
eine Neurahmung von Leitungssignalen über den Sicherungspfad. Daher
ist es unumgänglich,
dass bei derartigen redundanten Systemen eine momentane Dienstunterbrechung
auftritt. Da der Datenverlust aufgrund der momentanen Unterbrechung
mit der Übertragungsbitrate
zunimmt, stellt dies ein großes
Problem dar.
-
2 zeigt
eine herkömmliche
Pfadumschaltungsvorrichtung, die zum Lösen eines derartigen Problems
vorgeschlagen wurde. Sie ist in der Japanischen Patentanmeldung
mit Offenlegungsnummer 344104/1993 von Uematsu et al. offenbart,
und 2 zeigt eine Empfangsseite eines Übertragungssystems.
-
Eingangsleitungssignale
von einem Arbeitspfad 11 und einem Sicherungspfad 21 werden über Eingangsanschlüsse 12 und 22 jeweils
an Schnittstellenschaltungen 13 und 23 zugeführt. Die
Schnittstellenschaltungen 13 und 23 führen eine
optisch-elektrische Wandlung und eine Regeneration der empfangenen
Leitungssignale durch und liefern ihre jeweiligen Ausgaben an Signalabschlussschaltungen 14 und 24.
Die Signalabschlussschaltungen 14 und 24 führen Leitungssignalabschlüsse wie
etwa eine Rahmenausrichtung und eine Bitfehlererfassung durch Verwendung
einer Paritätsüberprüfung durch
und liefern ihre Ausgaben an Verzögerungsschaltungen 15 und 25.
Die Verzögerungsschaltung 15 und 25 beaufschlagen
die Signale mit einer Verzögerungszeit,
die länger
ist als diejenige, die für
einen Rahmenphasenabgleich der beiden Leitungssignale erforderlich
ist. Signalstörungserfassungsschaltungen 16 und 26,
die jeweils mit den Schnittstellenschaltungen 13 und 23 verbunden
sind, versorgen eine Umschaltungsschaltung 30 beim Erfassen
der Eingangsleitungssignalstörung
mit Umschaltsteuersignalen. Die Signalabschlussschaltungen 14 und 24 versorgen
eine Umschaltungsschaltung 30 beim Erfassen einer Störung im
Arbeitspfad ebenfalls mit Umschaltsteuersignalen. Die Umschaltungsschaltung 30 schaltet
auf den Sicherungspfad um, falls im Arbeitspfad eine Störung auftritt.
-
Die
Pfadumschaltungsvorrichtung wie gemäß 2 gezeigt
erfasst die Leitungssignalstörung
mittels den Signalstörungserfassungsschaltungen 16 und 26 sowie
den Bitfehler mittels den Signalabschlussschaltungen 14 und 24.
Im Allgemeinen nimmt es eine erhebliche Zeit in Anspruch, das Vorkommen
bzw. Auftreten einer unerwarteten Störung zu bestimmen und den entsprechenden
Alarm zu erzeugen, und zwar aufgrund einer Sicherungszeit, die zum
Bestimmen eines Rahmenverlusts, eines Verlusts eines optischen Eingangssignals
oder einer Signalverschlechterung eines Eingangssignals zugeordnet
ist. Bitfehler werden üblicherweise unter
Verwendung einer Bit-verschachtelten Paritätscodeüberprüfung auf einem Superrahmen
erfasst und die Signalverschlechterung wird bestimmt, falls die
eine Schwelle durchbrechenden Bitfehler auf einigen aufeinander
folgenden Superrahmen erfasst werden, deren Anzahl als Sicherungszeit
definiert ist. Soll zum Beispiel die Bitfehlerrate von 10–6 auf
einem Datenblock erfasst werden, sollte die Länge eines Superrahmens mehr
als 106 Bits betragen, was ungefähr 6,4 ms
entspricht, falls die Übertragungsbitrate
auf 155,52 Mbit/s eingestellt ist. Also nimmt auch die Signalverschlechterungserfassung
eine erhebliche Zeit in Anspruch.
-
Folglich
kann eine Umschaltungstätigkeit
vom Arbeitspfad zum Sicherungspfad nach einer Bestimmung eines Störungsvorkommens
bzw. -auftretens nicht verhindern, dass Informationsdaten einschließlich einer
Anzahl von Bitverlusten an die nachgeschaltete Vorrichtung gesendet
werden.
-
Daher
besteht eine Aufgabe der Erfindung darin, eine stoßfreie Pfadumschaltungsvorrichtung
und ein -verfahren bereitzustellen, die ein Zeitintervall vom Vorkommen
bzw. Auftreten einer Störung
bis zur Vervollständigung
einer Umschaltung verkürzen
können.
-
Die
Vorrichtung führt
die Arbeits-zu-Sicherungs-Umschaltung
durch, sobald sie auf einem Datenblock des Arbeitspfads einen Bitfehler
erfasst, auch wenn sie keine Alarme erfasst, die Übertragungsstörungen wie etwa
einen Verlust eines Rahmens, einen Verlust eines Signals uund so
weiter andeuten.
-
Eine
noch weitere Aufgabe der Erfindung besteht darin, eine stoßfreie Pfadumschaltungsvorrichtung und
ein -verfahren bereitzustellen, die die Menge an Bitverlusten reduzieren
können.
-
Bei
einem ersten Aspekt der Erfindung ist eine stoßfreie Pfadumschaltungsvorrichtung
bereitgestellt, die gleiche Leitungssignale empfängt, welche über einen
ersten Pfad und einen zweiten Pfad in Form eines Stroms von Datenblöcken ankommen,
von denen jeder einen Indikator zur Bitfehlerüberprüfung aufweist, und die eines
der gleichen Leitungssignale mittels einer stoßfreien Umschaltung einem dritten
Pfad zuführt,
wodurch einer des ersten Pfads und des zweiten Pfads als ein Arbeitspfad und
der andere als ein Sicherungspfad zugeordnet wird, wobei die stoßfreie Pfadumschaltungsvorrichtung
aufweist:
- eine erste Signalabschlussschaltung, die mit dem
ersten Pfad verbunden ist, zum Empfangen von einem der gleichen
Leitungssignale und Ausgeben eines ersten Leitungssignals;
- eine zweite Signalabschlussschaltung, die mit dem zweiten Pfad
verbunden ist, zum Empfangen des anderen der gleichen Leitungssignale
und Ausgeben eines zweiten Leitungssignals;
- eine erste Bitfehlererfassungsschaltung zum Erfassen eines Bitfehlers
von jedem der Datenblöcke
des ersten Leitungssignals unter Verwendung des Indikators zur Fehlerüberprüfung;
- eine zweite Bitfehlererfassungsschaltung zum Erfassen eines
Bitfehlers von jedem der Datenblöcke
des zweiten Leitungssignals unter Verwendung des Indikators zur
Bitfehlerüberprüfung;
- eine erste Verzögerungsschaltung
zum Verzögern
des ersten Leitungssignals um zumindest ein Datenblockintervall;
- eine zweite Verzögerungsschaltung
zum Verzögern
des zweiten Leitungssignals um zumindest ein Datenblockintervall;
- eine Phasendifferenzerfassungsschaltung zum Erfassen einer Phasendifferenz
zwischen dem Datenblock des ersten Leitungssignals und dem Datenblock
des zweiten Leitungssignals;
- eine Phasenanpassungsschaltung zum Anpassen der von der Phasendifferenzerfassungsschaltung
erfassten Phasendifferenz, um Phasen der beiden Datenblöcke abzugleichen,
und Bereitstellen von phasengleichen Datenblöcken des ersten Leitungssignals
und des zweiten Leitungssignals jeweils an die erste Verzögerungsschaltung
und die zweite Verzögerungsschaltung;
- eine Umschaltungsschaltung zum selektiven Versorgen des dritten
Pfads mit einem des von der ersten Verzögerungsschaltung ausgegebenen
ersten Leitungssignals und des von der zweiten Verzögerungsschaltung ausgegebenen
zweiten Leitungssignals; und
- eine Korrelationsüberwachungsschaltung
zum Versorgen der Umschaltungsschaltung mit einem Umschaltsteuersignal,
damit die Umschaltungsschaltung den dritten Pfad mit dem von der
zweiten Verzögerungsschaltung
ausgegebene zweiten Leitungssignal versorgt, falls die erste Bitfehlererfassungsschaltung
einen Bitfehler in einem Datenblock des ersten Leitungssignals erfasst
und die zweite Bitfehlererfassungsschaltung keine Bitfehler im entsprechenden
Datenblock des zweiten Leitungssignals erfasst, wenn der ersten
Pfad als der Arbeitspfad zugeordnet ist und der zweite Pfad als
der Sicherungspfad zugeordnet ist.
-
Die
Signalabschlussschaltung kann eine Störungserfassungseinrichtung
zum Erfassen einer im ersten Pfad und im zweiten Pfad auftretenden
Störung
durch Überwachen
der Leitungssignale aufweisen, und die Korrelationsüberwachungsschaltung
kann die Umschaltungsschaltung mit dem Umschaltsteuersignal versorgen,
um ungeachtet eines Bitfehlervorkommens in dem Datenblock den zweiten
Pfad auf den Arbeitspfad und den ersten Pfad auf den Sicherungspfad
umzuschalten, falls die Störung
am ersten Pfad erfasst wird, wenn der erste Pfad als der Arbeitspfad
zugeordnet ist und der zweite Pfad als der Sicherungspfad zugeordnet
ist.
-
Die
Störung
kann das Alarmsignal sein, wie etwa Signalverlust, Rahmenverlust,
Alarmhinweissignal und so weiter, die in der ITU-T-Empfehlung G.70X
und dem ANSI SONET- („Synchronous
Optical NETwork") Standard
definiert sind.
-
Der
Indikator zur Bitfehlerüberprüfung kann
ein in der ITU-T-Empfehlung G.70X und dem ANSI SONET-Standard definiertes
B3-Byte sein.
-
Der
Indikator zur Bitfehlerüberprüfung kann
ein in der ITU-T-Empfehlung G.70X und den ANSI SONET-Standard definiertes
B2-Byte sein.
-
Jeder
der Datenblöcke
kann den Indikator zur Bitfehlerüberprüfung an
seinem Anfang aufweisen.
-
Eine Übermittlungszeitvorgabe
des Umschaltsteuersignals von der Korrelationsüberwachungsschaltung kann unmittelbar
nach dem Indikator zur Bitfehlerüberwachung
liegen.
-
Die
Datenblöcke
können
ein in der ITU-T-Empfehlung G.70X definierter VC- („Virtual
Container") Rahmen
sein.
-
Jeder
der Datenblöcke
kann ein Datenblock einer Rahmenlänge mit einem in der ITU-T-Empfehlung G.70X
definierten B3-Byte an seinem Anfang sein und eine Übermittlungszeitvorgabe
des Umschaltsteuersignals kann unmittelbar nach dem B3-Byte liegen.
-
Die
Datenblöcke
können
entweder ein STS-SPE- („Synchronous
Transport Signal Synchronized Payload Environment") Rahmen oder ein
im ANSI SONET-Standard definierter VT- („Virtual Tributary") SPE-Rahmen sein.
-
Jeder
der Datenblöcke
kann ein Datenblock einer Rahmenlänge mit einem im ANSI SONET-Standard definierten
B3-Byte an seinem Anfang sein und die Übermittlungszeitvorgabe kann
unmittelbar nach dem B3-Byte
liegen.
-
Die
Datenblöcke
können
ein in der ITU-T-Empfehlung G.70X definierter STM- („Synchronous
Transport Module")
Rahmen sein.
-
Jeder
der Datenblöcke
kann ein Datenblock einer Rahmenlänge mit einem in der ITU-T-Empfehlung G.70X
definierten B2-Byte an seinem Anfang sein und die Übermittlungszeitvorgabe
kann unmittelbar nach dem B2-Byte
liegen.
-
Die
Datenblöcke
können
ein im ANSI-Standard definierter STS-Rahmen sein.
-
Jeder
der Datenblöcke
kann ein Datenblock einer Rahmenlänge mit einem im ANSI SONET-Standard definierten
B2-Byte an seinem Anfang sein und die Übermittlungszeitvorgabe kann
unmittelbar nach dem B2-Byte
liegen.
-
Die
Datenblöcke
können
eine in der ITU-T-Empfehlung I.432 definierte ATM- („Asynchronous
Transport Mode")
Zelle sein.
-
Der
Indikator zur Bitfehlerüberprüfung kann
ein HEC- („Header
Error Control")
Byte in der ATM-Zelle sein.
-
Der
Indikator zur Bitfehlerüberprüfung kann
mittels Durchführung
einer Bitverschachtelungsparitätsberechnung über alle
Bits in einem Nachrichtenkopfbereich und einem Informationsbereich
der ATM-Zelle erhalten werden.
-
Bei
einem zweiten Aspekt der Erfindung ist ein stoßfreies Pfadumschaltungsverfahren
bereitgestellt, das gleiche Leitungssignale empfängt, welche über einen
ersten Pfad und einen zweiten Pfad in Form eines Stroms von Datenblöcken ankommen,
von denen jeder einen Indikator zur Bitfehlerüberprüfung aufweist, und das eines
der gleichen Leitungssignale mittels einer stoßfreien Umschaltung einem dritten
Pfad zuführt,
wodurch einer des ersten Pfads und des zweiten Pfads als ein Arbeitspfad
und der andere als ein Sicherungspfad zugeordnet wird, wobei das
stoßfreie
Pfadumschaltungsverfahren die Schritte aufweist:
- Empfangen
von einem der gleichen Leitungssignale und Ausgeben eines ersten
Leitungssignals;
- Empfangen des anderen der gleichen Leitungssignale und Ausgeben
eines zweiten Leitungssignals;
- Erfassen eines Bitfehlers von jedem der Datenblöcke des
ersten Leitungssignals unter Verwendung des Indikators zur Bitfehlerüberprüfung;
- Erfassen eines Bitfehlers von jedem der Datenblöcke des
zweiten Leitungssignals unter Verwendung des Indikators zur Bitfehlerüberprüfung;
- Erfassen einer Phasendifferenz zwischen dem Datenblock des ersten
Leitungssignals und dem Datenblock des zweiten Leitungssignals;
- Anpassen der Phasendifferenz zum Abgleichen von Phasen der beiden
Datenblöcke
und Ausgeben von phasengleichen Datenblöcken des ersten Leitungssignals
und des zweiten Leitungssignals;
- Verzögern
des ersten Leitungssignals um zumindest ein Datenblockintervall;
- Verzögern
des zweiten Leitungssignals um zumindest ein Datenblockintervall;
- selektives Versorgen des dritten Pfads mit einem des ersten
Leitungssignals und des zweiten Leitungssignals, die verzögert wurden;
und
- Erzeugen eines Umschaltsteuersignals zum Versorgen des dritten
Pfads mit dem zweiten Leitungssignal, das verzögert wurde, falls ein Bitfehler
in einem Datenblock des ersten Leitungssignals erfasst wird und
kein Bitfehler im entsprechenden Datenblock des zweiten Leitungssignals
erfasst wird, wenn der erste Pfad als der Arbeitspfad zugeordnet
ist und der zweite Pfad als der Sicherungspfad zugeordnet ist.
-
Gemäß der Erfindung überprüfen das
Arbeitssystem und das Sicherungssystem jeweils unabhängig Bitfehler
durch Verwendung von Bitfehlerüberprüfungsverfahren
wie etwa einer Paritätsüberprüfung oder
CRC („Cyclic
Redundancy Check":
zyklische Redundanzüberprüfung), und
falls ein Bitfehler im Arbeitspfad aber nicht im Sicherungspfad
auftritt, schaltet eine Umschaltungsschaltung unverzüglich auf
den Sicherungspfad um, in dem kein Bitfehler erfasst ist. Dies macht
es möglich,
Informationsdaten ohne Bitfehler an eine nachgeschaltete Vorrichtung
der stoßfreien
Pfadumschaltungsvorrichtung zu senden.
-
Wird
im ersten Datenblock des Arbeitspfads ein Bitfehler erfasst, werden
die entsprechenden Informationsdaten des Datenblocks im Sicherungspfad
nachträglich
gesendet, der keinen Bitfehler aufweist. Daher können immer korrekte Daten an
die nachgeschaltete Vorrichtung übertragen
werden, ungeachtet der Sicherungszeit zur Bestimmung der Störung. Dies
verbessert die Bitfehlerrate der Informationsdaten.
-
Außerdem macht
es ein Anordnen des Indikators zur Bitfehlerüberprüfung eines Datenblocks am Anfang
des folgenden Datenblocks möglich,
die von der Bitfehlererfassung bis zur Umschaltung in Anspruch genommene
Zeit zu minimieren.
-
Die
vorstehenden und weitere Aufgaben, Wirkungen, Merkmale und Vorteile
der Erfindung werden aus der folgenden Beschreibung ihrer Ausführungsbeispiele
in Zusammenhang mit den begleitenden Zeichnungen eher ersichtlich.
-
1 zeigt
ein Blockschaltbild einer herkömmlichen
Konfiguration eines redundanten Systems;
-
2 zeigt
ein Blockschaltbild eines maßgeblichen
Teils einer herkömmlichen
stoßfreien
Pfadumschaltungsvorrichtung;
-
3 zeigt
ein Blockschaltbild eines ersten Ausführungsbeispiels einer stoßfreien
Pfadumschaltungsvorrichtung gemäß der Erfindung;
-
4 und 5 zeigen
Darstellungen eines Rahmenaufbaus bei einem SDH-Systems;
-
6 zeigt
eine Darstellung eines Phasenanpassungsbetriebs bei Phasenanpassungsschaltungen gemäß 3;
-
7 zeigt
eine schematische Darstellung des Prinzips des durch eine Bitfehlererfassung
ausgelösten
Umschaltungsbetriebs;
-
8 zeigt
eine Darstellung eines eigentlichen Umschaltungsbetriebs des ersten
Ausführungsbeispiels,
der durch eine Bitfehlererfassung ausgelöst wird;
-
9 zeigt
ein Ablaufdiagramm des Prinzips des Umschaltungsvorgangs;
-
10 zeigt
ein Ablaufdiagramm des Umschaltungsvorgangs basierend auf einem
VC-Rahmen beim SDH-System, einem VT-SPE-Rahmen und einem STS-SPE-Rahmen
beim SONET-System;
-
11 zeigt
ein Ablaufdiagramm des Umschaltungsvorgangs basierend auf einem
STM-Rahmen beim SDH-System oder einem STS-Rahmen beim SONET-System;
-
12 zeigt
ein Blockschaltbild eines zweiten Ausführungsbeispiels einer stoßfreien
Pfadumschaltungsvorrichtung gemäß der Erfindung;
und
-
13 zeigt
eine Darstellung des Aufbaus einer ATM- („Asynchronous
Transfer Mode")
Zelle, die bei einem Ausführungsbeispiel
verwendet wird, bei dem eine stoßfreie Pfadumschaltungsvorrichtung
gemäß der Erfindung
auf ATM angewandt wird.
-
Die
Erfindung wird nun unter Bezugnahme auf die begleitenden Zeichnungen
beschrieben.
-
AUSFÜHRUNGSBEISPIEL 1
-
3 zeigt
ein Blockschaltbild eines ersten Ausführungsbeispiels einer stoßfreien
Pfadumschaltungsvorrichtung gemäß der Erfindung.
Diese Umschaltungsvorrichtung ist ein Empfangsteil des Leitungsendgeräts. Gemäß 3 werden über einen Arbeitspfad 51 und
einen Sicherungspfad 61 ankommende Leitungssignale S1 und
S11 über
Eingangsanschlüsse 52 und 62 an
Signalabschlussschaltungen 53 und 63 zugeführt.
-
4 und 5 zeigen
Darstellungen eines Rahmenaufbaus der Leitungssignale S1 und S11.
Dieser Rahmen ist ein STM- („Synchronous
Transfer Mode":
synchroner Transfermodus) Rahmen, der bei SDH („Synchronous Digital Hierarchy": synchrone Digitalhierarchie)
in einer Empfehlung der ITU-T („International Telecommunications
Union – Telecommunications
Standardization Sector")
definiert ist, der ein Pendant zu einem STS-Rahmen ist, der in SONST
(„Synchronous
Optical NETwork":
synchrones optisches Netzwerk) bei ANSI („American National Standards
Institute") definiert
ist.
-
Gemäß 4 besteht
ein STM-Rahmen 80 (wobei es sich, um exakt zu sein, um
einen STM-1-Rahmen handelt, aber der nachstehend zur Vereinfachung
als ein STM-Rahmen bezeichnet wird) aus 2430 Bytes mit 270 Bytes/Zeile
bei 9 Zeilen. Der Rahmen ist in zwei Teile unterteilt: Abschnittsoverhead-
(SOH) Informationsfelder 81 für Betrieb und Wartung bestehend
aus jeweils 9 Bytes vom Anfang jeder Zeile aus und Informationsnutzlast 82 bestehend
aus Bytes vom 10-ten bis 270-ten Byte jeder Zeile. Die Informationsnutzlast 82 transportiert
einen VC-Rahmen („Virtual
Container Frame":
Virtuellbehälterrahmen).
Das SOH-Informationsfeld 81 ist weiter unterteilt in RSOH
(„Regenerator
Section OverHead":
Regeneratorabschnittsoverhead) 81a bestehend aus den ersten
9 Bytes von Zeilen 1 bis 3, AUPTR („Administrative Unit PoinTeR": Verwaltungseinheitszeiger) 81b bestehend
aus den ersten 9 Bytes der 4-ten Zeile und MSOH („Multiplex
Section OverHead": Multiplexabschnittsoverhead) 81c bestehend
aus den ersten 9 Bytes von Zeilen 5 bis 9. Der AUPTR 81b besteht
aus H1-Bytes, H2-Bytes und H3-Bytes, bei denen H1- und H2-Bytes
auf den Anfang des gemäß 5 gezeigten
VC-Rahmens 82 zeigen. Der VC-Rahmen darf treiben bzw. floaten.
Der RSOH 81a umfasst ein B1-Byte zur Regeneratorabschnitts-Fehlerüberwachung
und der MSOH 81c umfasst B2-Bytes zur Multiplexabschnitts-Fehlerüberwachung
sowie ein K1-Byte und K2-Byte, die nachstehend erläutert werden.
-
Das
erste Byte jeder Zeile des VC-Rahmens 82 zum Aufnehmen
der Informationsdaten ist ein POH („Path OverHead": Pfadoverhead) 82a,
wie es gemäß 5 gezeigt
ist. Das Anfangsbyte davon ist ein J1-Byte, und ein B3-Byte der zweiten
Zeile ist zur Pfadfehlerüberwachung
bereitgestellt. Der STM-Rahmen 80 wird beginnend vom Anfangsbyte
der ersten Zeile an gesendet, dem die verbleibenden Bytes der ersten
Zeile folgen, und dann sequentiell etwa die zweite Zeile, dritte
Zeile,... Unter Berücksichtigung
nur des VC-Rahmens 82 ausschließlich des SOH-Informationsfelds 81 wird
er folglich sequentiell alle 261 Bytes beginnend von der ersten
Zeile an gesendet, deren Anfang das J1-Byte ist, gefolgt von der
zweiten Zeile, deren Anfang das B3-Byte ist,..., und die Übertragung
eines VC-Rahmens ist abgeschlossen, wenn die 9-te Zeile übertragen
wurde.
-
Zurückkehrend
zu 3 empfangen die Signalabschlussschaltungen 53 und 63 die
Leitungssignale S1 und S11 mit einem derartigen Rahmenaufbau und
synchronisieren den Rahmen 80. Genauer gesagt erfassen
die Signalabschlussschaltungen 53 und 63 zuerst
A1-und A2-Bytes im SOH-Informationsfeld 81, um den Anfang
des Rahmens 80 zu erkennen, erfassen dann den AUPTR 81b,
um das Anfangsbyte J1 des VC-Rahmens 82 zu finden, auf
das von den H1- und H2-Bytes gezeigt wird.
-
Die
jeweiligen Ankunftszeiten von J1-Bytes, die von den Signalabschlussschaltungen 53 und 63 erfasst
werden, werden als Signale S5 und S15 an eine Phasendifferenzerfassungsschaltung 70 geliefert.
Die Phasendifferenzerfassungsschaltung 70 erfasst die Phasendifferenz
zwischen den VC-Rahmen 82 über den Arbeits- und den Sicherungspfad
durch Vergleichen der beiden J1-Byte-Ankunftszeiten von den beiden
Pfaden und versorgt Phasenanpassungsschaltungen 54 und 64 mit
einem Steuersignal S20, das auf die Phasendifferenz hinweist. Die
Phasendifferenz beruht hauptsächlich
auf der Übertragungslängendifferenz
zwischen dem Arbeitspfad und dem Sicherungspfad.
-
6 veranschaulicht
den Phasenanpassungsbetrieb der Phasenanpassungsschaltungen 54 und 64. Wie
gemäß dieser
Figur gezeigt ist beaufschlagt die Phasenanpassungsschaltung 54 das
von der Signalabschlussschaltung 53 gelieferte Leitungssignal
S2 mit einer festen Verzögerung
und gibt ein Signal S3 aus. Andererseits beaufschlagt die Phasenanpassungsschaltung 64 des
Sicherungssystems das von der Leitungssignalabschlussschaltung 63 gelieferte
Signal S12 mit einer variablen Verzögerung, die gleich der Phasendifferenz
ist, die von der Phasendifferenzerfassungsschaltung 70 angegeben
wird, zuzüglich
der vorstehenden festen Verzögerung,
und gibt ein Leitungssignal S13 aus. Daher geben die Phasenanpassungsschaltungen 54 und 64 die
phasengleichen Leitungssignale S3 und S13 aus und liefern die Leitungssignale
jeweils an Verzögerungsschaltungen 55 und 65.
Die feste und die variable Verzögerung
werden unter Verwendung von in den Phasenanpassungsschaltungen 54 und 64 eingebundenen
Speichern erreicht.
-
Die
phasengleichen Leitungssignale S3 und S13 werden an die Verzögerungsschaltungen 55 und 65 geliefert,
die die Signale S3 und S13 mit einer festen Verzögerungszeit beaufschlagen und
die verzögerten
Leitungssignale als Leitungssignale S4 und S14 an eine Umschaltungsschaltung 71 zuführen. Die
feste Verzögerungszeit
muss auf einen Wert eingestellt sein, der größer ist als eine für eine Bitfehlerüberprüfung auf
einem Datenblock der Leitungssignale S2 und S12 in Anspruch genommene
Zeit.
-
Der
Datenstrom des VC-Rahmens einschließlich eines B3-Byte oder ein Datenstrom
des STM-Rahmens einschließlich
eines B2-Bytes, der von den Signalabschlussschaltungen 53 und 63 ausgegeben
wird, werden als Signale S6 und S16 an Bitfehlererfassungsschaltungen 65 und 66 zugeführt. Die
Bitfehlererfassungsschaltungen 56 und 66 erfassen
einzeln einen Bitfehler durch Verwendung eines BIP-Codes und versorgen
eine Korrelationsüberwachungsschaltung 75 mit
den Fehlererfassungsergebnissen als Steuersignale S7 und S17. Alarmsignale
wie etwa ein Rahmenverlust, Signalverlust und so weiter, die von
den Signalabschlussschaltungen 53 und 63 ausgegeben
werden, werden als Steuersignale S8 und S18 an die Korrelationsüberwachungsschaltung 75 geliefert.
-
Die
Signalabschlussschaltungen 53 und 63 erzeugen
diese Alarmsignale durch Beobachten einiger SOH-Bytes für eine definierte
Sicherungszeit. Als Nächstes
werden Funktionen dieser Bytes bei SDH nachstehend beschrieben.
-
(1) H1- und H2-Bytes
-
In
ITU-T-Empfehlung G.70X ist geregelt, dass die H1- und H2-Bytes auf
das Anfangsbyte des VC-Rahmens zeigen. Zusätzlich ist geregelt, dass alle
Bits der H1- und H2-Bytes
als ein AIS („Alarm
Indication Signal": Alarmhinweissignal)
auf „1" gesetzt sind, welches
nachgeschaltete Vorrichtungen über
eine flussaufwärts
liegende Störung
informiert. Mit anderen Worten geben die H1- und H2-Bytes mit all
ihren auf „1" gesetzten Bits an,
dass irgendwo flussaufwärts
irgendeine Störung
aufgetreten ist.
-
(2) B2- und B3-Bytes
-
In
ITU-T-Empfehlung G.70X ist geregelt, dass die B2-Bytes im MSOH 81c zur
Paritätsüberprüfung des STM-Rahmens 80 zugewiesen
sind, und dass die BIP-Codes über
alle Bits des vorhergehenden STM-Rahmens mit Ausnahme des RSOH 81a berechnet
werden.
-
In
ITU-T-Empfehlung G.70X ist festgeschrieben, dass das B3-Byte im
POH 82a des VC-Rahmens zugewiesen ist, und dass die BIP-Codes über alle
Bits des vorhergehenden VC-Rahmens
berechnet werden.
-
Diese
Paritätsüberprüfungen werden
mittels einer Bitverschachtelungsparitätsberechnung erhalten. Mit
Bezug auf das B3-Byte teilt die Sendeseite zum Beispiel alle Bytes
in einem VC-Rahmen in 8 Anteile vom ersten Bit bis zum 8-ten Bit
auf und führt
die Paritätsüberprüfungsberechnung
unabhängig
für jede
Unterteilung durch und schreibt die Ergebnisse in das B3-Byte des folgenden
Rahmens. In Verbindung damit führt
die Empfangsseite die gleiche Paritätsüberprüfungsberechnung wie die Sendeseite
durch und vergleicht die Berechnungsergebnisse mit dem B3-Byte des
folgenden Rahmens, um Bitfehler zu erfassen.
-
(3) K2-Byte
-
In
ITU-T-Empfehlung G.70X ist geregelt, dass das 6-te bis 8-te Bit
des K2-Byte als ein AIS auf „1" gesetzt sind, das
als ein Hinweis darauf flussabwärts
zu senden ist, dass flussaufwärts
eine Störung
erfasst und alarmiert wurde. Mit anderen Worten geben nur „1"-er in den Bits 6,
7 und 8 des K2-Byte an, dass irgendeine flussaufwärts liegende
Störung
aufgetreten ist.
-
Die
Korrelationsüberwachungsschaltung 75 bestimmt
auf Grundlage der Steuersignale S7, S17, S8 und S18, ob die Umschaltung
zwischen dem Arbeitspfad und dem Sicherungspfad durchgeführt werden
sollte, und versorgt die Umschaltungsschaltung 71 mit einem
Umschaltsteuersignal S21.
-
Die
Umschaltungsschaltung 71 ist eine stoßfreie Umschaltungsschaltung,
die fähig
ist, eine Umschaltung innerhalb eines Bitintervalls zu erreichen,
und die eines der Leitungssignale S4 und S14 von den Verzögerungsschaltungen 55 und 65 als
ein Leitungssignal S22 über
einen Ausgangsanschluss 72 selektiv an einen Pfad 73 überträgt.
-
7 zeigt
eine Darstellung, die schematisch den Betrieb der Umschaltungsschaltung 71 auf
Grundlage der Bitfehlererfassung veranschaulicht. Datenblöcke sind
mit Datenblocknummern wie etwa #1, #2, #3 und #4 versehen, und daher
können
die gleichen Datenblöcke
ungeachtet der Phasendifferenz zwischen dem Arbeitspfad und dem Sicherungspfad
identifiziert werden. Diese Datenblöcke enthalten jeweils Informationen A,
B, C und D.
-
Die
von flussaufwärts
gesendeten Signale S1 und S11 werden jeweils in einen 0-Pfad (den
Arbeitspfad gemäß 3)
und einen 1-Pfad (den Sicherungspfad gemäß 3) eingeführt. Die
Bitfehlererfassung unter Verwendung einer Paritätsüberprüfung oder CRC wird jeweils
auf einem 0-Pfad und einem 1-Pfad durchgeführt. Es sei angenommen, dass
im Datenblock #2 im 0-Pfad und im Datenblock #3 im 1-Pfad ein Bitfehler
erfasst wird. In diesem Fall gibt die Umschaltungsschaltung 71 als
Erstes den Datenblock #1 des 0-Pfads aus und dann den Datenblock
#2 des 1-Pfads, gefolgt von der Ausgabe des Datenblocks #3 des 0-Pfads
und des Datenblocks #4 des 0-Pfads. Dies bedeutet, dass die Umschaltungsschaltung 71 für die Durchleitung
der Datenblöcke
#1 bis #4 als den Arbeitspfad den 0-, 1-, 0- und 0-Pfad übernimmt, wodurch korrekte
Datenblöcke flussabwärts gesendet
werden.
-
8 zeigt
eine Darstellung, die eigentliche Umschaltungstätigkeiten des Ausführungsbeispiels
basierend auf der Bitfehlererfassung veranschaulicht. 8(A) zeigt ein Umschaltungsverfahren, das auf
der Datenblockbasis einer VC-Rahmenlänge durchgeführt wird,
wobei das J1-Byte am Anfang platziert ist, und 8(B) zeigt ein Umschaltungsverfahren, das auf
der Datenblockbasis einer VC-Rahmenlänge durchgeführt wird,
wobei das B3-Byte am Anfang platziert ist.
-
Wie
vorstehend beschrieben werden Bitfehler an der Empfangsseite durch
Vergleichen des B3-Byte mit der berechneten Parität über alle
Bits des VC-Rahmens erfasst, der dem aktuellen VC-Rahmen unmittelbar vorangeht.
Folglich wird das Bitfehlervorkommen im vorangehenden Rahmen zur
Zeit t4 gemäß 8(A) bestimmt, das heißt, zum Ende des letzten B3-Byte.
In diesem Fall führen
die Bitfehlererfassungsschaltungen 56 und 66 gemäß 3 die
Paritätsüberprüfungsberechnung über alle
Bits vom ersten Bit des J1-Byte des vorangehenden Rahmens bis zum
Bit unmittelbar vor dem J1-Byte
des aktuellen Rahmens durch und vergleichen die Ergebnisse mit dem
letzten B3-Byte, um Bitfehler zu erfassen. Ist das J1-Byte so eingestellt,
dass es der Anfang eines Datenblocks ist, nimmt es demzufolge ein
Zeitintervall von T1 (= t4–t1)
in Anspruch, um einen Bitfehler zu erfassen.
-
Andererseits
ermöglicht
es eine Umschaltung basierend auf dem Datenblock, dessen Anfang
das B3-Byte ist, wie es gemäß 8(B) gezeigt ist, einen Bitfehler schneller zu
erfassen. Wie es gemäß 8(B) klar gezeigt ist, ist das Bitfehlererfassungs-Zeitintervall
in diesem Fall T2 (= t3–t1).
Da die Zeit t3 um einen Betrag von einer Zeile (260 Bytes) des VC-Rahmens
früher
ist als die Zeit t4, kann die Verzögerungszeit der Verzögerungsschaltungen 55 und 65 gemäß 3 um
diesen Betrag T3 (= T1–T2
= t4–t3)
verkürzt
werden. Die verkürzte
Verzögerungszeit,
die einer Zeile des VC-Rahmens entspricht, führt zu der Verringerung der
Speicherkapazität
zur Bereitstellung der Verzögerungszeit.
Das heißt,
das gemäß 8(B) gezeigte Verfahren kann nicht nur die Verzögerungszeit
verkürzen,
sondern auch die Speicherkapazität
verglichen mit dem gemäß 8(A) gezeigten Verfahren um den einer Zeile des
VC-Rahmens entsprechenden Betrag verringern. Ein ähnlicher
Effekt kann auch mit dem STM-Rahmen erhalten werden.
-
9 zeigt
ein Ablaufdiagramm, das den Betrieb der Korrelationsüberwachungsschaltung 75 gemäß 3 zeigt.
-
Die
Korrelationsüberwachungsschaltung 75 führt eine
Umschaltung unter Berücksichtigung
sowohl einer Störung
als auch eines Bitfehlers durch. Hier bezieht sich die Störung auf
Alarmsignale wie etwa Signalverlust, Rahmenverlust, AIS, und so
weiter. Das Alarmsignal ist im Allgemeinen zuverlässiger als
eine Bitfehlererfassung, weil die Störung erklärt wird, wenn eine Unterbrechung
eines optischen Eingangs durch einen Fotodetektor für eine Sicherungszeit
erfasst wird, oder wenn der Verlust einer Synchronisation für eine Sicherungszeit
bestätigt
wird. Daher hat eine Störung
bei diesem Umschaltungsschema Vorrang gegenüber einem Bitfehler. 9 zeigt
das Prinzip einer derartigen Umschaltungssteuerung.
-
Wird
in Schritt SP1 gemäß 9 eine
Störung
im Sicherungspfad erfasst, wird die Umschaltung vom Arbeitspfad
auf den Sicherungspfad in Schritt SP7 gesperrt. Wird keine Störung im
Sicherungspfad erfasst, wird die Sperrung einer Umschaltung vom
Arbeitspfad auf den Sicherungspfad, falls sie vorhergehend gesetzt wurde,
in Schritt SP2 freigegeben. Wird in Schritt SP3 eine Störung im
Arbeitspfad erfasst, aber nicht im Sicherungspfad, wird in Schritt
SP6 eine Umschaltung vom Arbeitspfad auf den Sicherungspfad durchgeführt.
-
Wird
sowohl im Arbeitspfad als auch im Sicherungspfad keine Störung erfasst,
wird in Schritt SP4 das Bitfehlervorkommen im Arbeitspfad überprüft, und
es wird zu Schritt SP1 zurückgekehrt,
wenn kein Bitfehler erfasst wird. Wird ein Bitfehler im Arbeitspfad
erfasst, wird das Bitfehlervorkommen im Sicherungspfad überprüft. Wird
im Sicherungspfad kein Bitfehler erfasst, wird in Schritt SP6 eine
Umschaltung vom Arbeitspfad auf den Sicherungspfad durchgeführt. Das
heißt,
die Umschaltung vom Arbeitspfad auf den Sicherungspfad wird durchgeführt, falls
im Arbeitspfad, aber nicht im Sicherungspfad, ein Bitfehler auftritt.
Wird in Schritt SP5 auch im Sicherungspfad ein Bitfehler erfasst,
kehrt die Verarbeitung zu Schritt SP1 zurück, ohne die Pfade umzuschalten.
-
10 zeigt
ein Ablaufdiagramm, das den Umschaltungsbetrieb zeigt, wenn ein
Bitfehler unter Verwendung des B3-Byte erfasst wird. In diesem Fall
entspricht ein Datenblock einem VC-Rahmen. Da der vom Ablaufdiagramm
gezeigte Betrieb durch Vergleich von 10 mit 9 klar
wird, wird seine Erläuterung
hier weggelassen.
-
11 zeigt
ein Ablaufdiagramm, das den Umschaltungsbetrieb zeigt, wenn ein
Bitfehler unter Verwendung des B2-Byte erfasst wird. In diesem Fall
entspricht ein Datenblock einem STM-Rahmen. Da der vom Ablaufdiagramm
gezeigte Betrieb ebenfalls durch Vergleich von 11 mit 9 klar
wird, wird seine Erläuterung
hier weggelassen.
-
AUSFÜHRUNGSBEISPIEL 2
-
12 zeigt
ein Blockschaltbild, das ein zweites Ausführungsbeispiel einer stoßfreien
Pfadumschaltungsvorrichtung gemäß der Erfindung
zeigt. Das zweite Ausführungsbeispiel
unterscheidet sich vom ersten Ausführungsbeispiel wie folgt:
-
(1)
Die Signalzuführungsleitungen
von den Signalabschlussschaltungen 53 und 63 zu
den Bitfehlererfassungsschaltungen 56 und 66 sind
entfernt.
-
(2)
Die phasenangepassten Signale S3 und S13 werden von den Phasenanpassungsschaltungen 54 und 64 an
die Bitfehlererfassungsschaltungen 56 und 66 zugeführt. Dies
dient zum Erfassen eines Bitfehlers nach einem Abgleich der Phasen
der empfangenen Leitungssignale der beiden Pfade.
-
Eine
derartige Konfiguration führt
zu Wirkungen und Vorteilen, die ähnlich
zu denjenigen des ersten Ausführungsbeispiels
sind. Genauer gesagt werden die Informationsdaten des ersten Datenblocks
im Sicherungspfad, der keinen Bitfehler aufweist, nachträglich gesendet,
wenn im ersten Datenblock des Arbeitspfads ein Bitfehler erfasst
wird. Daher können
immer korrekte Daten an die nachgeschaltete Vorrichtung übertragen werden,
ungeachtet der Sicherungszeit zur Bestimmung der Störung. Dies
verbessert die Bitfehlerrate der Informationsdaten in Flussabwärtsrichtung.
-
Zusätzlich kann
die stoßfreie
Pfadumschaltungsvorrichtung gemäß der Erfindung
immer korrekte Rahmen auswählen,
solange sowohl der Arbeitspfad als auch der Sicherungspfad nicht
gleichzeitig einen Bitfehler erfassen. Als Folge davon kann ein
extrem hochzuverlässiger
Pfad implementiert werden. Unter der Annahme, dass die Pfadfehlerrate
jedes VC-Rahmens des Arbeits- und des Sicherungspfads zum Beispiel
1×10–11 beträgt, ist
die Wahrscheinlichkeit, dass Bitfehler der VC-Rahmen der beiden
Pfade gleichzeitig auftreten, glrich 3,53×10–14,
was bedeutet, dass ein zuverlässiger
Pfad implementiert werden kann, bei dem ein Bitfehler nur alle 112
Jahre auftritt.
-
Obwohl
die Erfindung beim ersten und zweiten Ausführungsbeispiel, die vorstehend
beschrieben sind, auf SDH von ITU-T angewandt wird, kann sie ebenso
auf SONST („Synchronous
Optical NETwork")
von ANSI angewandet werden. Bedeutende Äquivalenzbegriffe bei SDH und
SONST lauten wie folgt:
| SDH-Ebene | SONET-Ebene |
| STM-1 | STS-3 |
| VC-4 | STS-3C
SPE |
| VC-21 | VT-6
SPE |
| RSOH | Abschnittsoverhead |
| MSOH | Zeilenoverhead |
| POH | Pfadschichtoverhead |
| H1,
H2 | H1,
H2 |
| B2 | B2 |
| K1,
K2 | K1,
K2 |
| J1 | J1 |
| B3 | B3 |
-
Bemerkung:
SPE
= „Synchronized
Payload Environment":
Synchronisierte Nutzlastumgebung
-
Eine
Verwendung der Äquivalenz
ermöglicht,
dass die Erfindung auf den SONET-Rahmen angewandet wird, und dies
führt zu
Wirkungen und Vorteilen, die ähnlich
zu denjenigen des ersten und des zweiten Ausführungsbeispiels sind.
-
Anstelle
des bei ANSI definierten STS-Rahmen kann außerdem ein VT- („Virtual
Tributary": virtueller Unterkanal)
SPE-Rahmen oder ein STS-SPE-Rahmen ebenfalls verwendet werden, die
bei ANSI definiert sind.
-
AUSFÜHRUNGSBEISPIEL 3
-
13 veranschaulicht
den Aufbau einer ATM-Zelle, die bei einem Ausführungsbeispiel einer stoßfreien
Pfadumschaltungsvorrichtung gemäß der Erfindung
verwendet wird, das auf ATM („Asynchronous Transfer
Mode": asynchroner
Transfermodus) angewandt wird.
-
Die
ITU-T-Empfehlung I.432 beschreibt die Fehlerkorrektur- und Fehlererfassungsfunktionen
unter Verwendung eines HEC- („Header
Error Control":
Nachrichtenkopffehlerkontrolle) Byte beim ATM-Netzwerk. Wie gemäß 13 gezeigt
führt ATM
eine Datenübertragung
unter Verwendung einer 53-Byte-Zelle als ein Datenblock durch, das
heißt,
als die Übertragungseinheit.
Die vordersten fünf
Bytes der Zelle werden Header bzw. Nachrichtenkopf genannt und enthalten
eine Zieladresse der Zelle sowie andere Steuerungsinformationen.
Die verbleibenden 48 Bytes bilden ein Informationsfeld, das Dienstinformationen
enthält.
-
Da
jede Zelle bei ATM eine Zieladresse aufweist, führt ein Bitfehler im Nachrichtenkopf
zu einem falschen Zellenziel, was eine korrekte Übertragung verhindert. Daher
ist das HEC-Byte im fünften
Byte angeordnet, und die Sendeseite berechnet einen CRC zur Blocküberprüfung über die
vier Bytes im Nachrichtenkopf mit Ausnahme des HEC-Byte und speichert
den resultierenden CRC-Code im HEC-Byte. Eine Empfangsseite führt eine
CRC-Berechnung unter Verwendung des HEC-Byte durch, um einen Bitfehler
im Nachrichtenkopf zu erfassen und zu korrigieren.
-
Daher
macht es eine Verwendung dieser Funktion möglich, eine Umschaltung zwischen
einem Arbeitspfad und einem Sicherungspfad wie bei den vorstehend
erwähnten Ausführungsbeispielen
unter Verwendung einer Bitfehlererfassung durchzuführen. Da
die Bitfehlererfassung unter Verwendung des HEC-Byte eine automatische
1-Bit-Fehlerkorrekturfunktion aufweist, kann die Umschaltung zwischen
den Pfaden nur dann durchgeführt
werden, falls zwei oder mehr Bitfehler auftreten, in welchem Fall
die Selbstkorrektur unmöglich ist
und erkannt wird, dass im Nachrichtenkopf ein Bitfehler auftritt.
-
Zusätzlich kann
eine Bit-verschachtelte Paritätsberechnung über alle
Bytes im Nachrichtenkopfbereich und im Informationsbereich der ATM-Zelle
durchgeführt
werden, und das Berechnungsergebnis kann zur Bitfehlerüberprüfung verwendet
werden, indem das Ergebnis in den Nachrichtenkopf geschrieben wird.