DE3019042A1

DE3019042A1 - Einrichtung zur uebergabe digitaler datenbits, insbesondere multiplexsystem

Info

Publication number: DE3019042A1
Application number: DE19803019042
Authority: DE
Inventors: David Lawrence Hendry; Nathan Arthur Liskov
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 1979-05-18
Filing date: 1980-05-19
Publication date: 1980-11-27
Also published as: DE3019042C2; GB2050119A; AU5747980A; US4259738A; GB2050119B; AU535766B2; FR2457043B1; CA1158371A; FR2457043A1

Description

DORNER & HUFNAGEL PATENTANWÄLTE

JJkNDWEHRSTILSTeOOOMONCHBNa Tel. o ear ca βτ «4

München _t den- 16. Mai 198Q /J Anwaltsaktenz. : 27 " Pat. 28.0

Raytheon Company _r 141 Spring Street, Lexington, Masa. 0217.3, Vereinigte Staaten von Amerika -

Einrichtung zur Übergabe digitaler EiatenbrttSp insbesondere Multiplexsystem.: .

Die Erfindung- bezieht sich auf eine EinriehtuHg zur übergabe= digitaler Datenblts von einem-ers-tejL Serieji-DigLtaldateiistrom auf zugeordnete Bifeplätze innerhalb jeweils bestimmter Zeitinterva-lle in eineitr zweiten Serien-Dig rtaldatenstram höherer Geschwindigkeit. Irrsbesondere bezieht sich, die Erfindung auf" Multiplex.— systeme. .

Im allgemeinen kennt man zwei &rten von Murtip-lexsyatemenv nämlich synchron unct asynchron arbeitende Systeme^ Beide Arten bewirken die Kombination zweier oder mehrerer Serien-Datenströme oder Gruppen in einen einzigen Serien-Datenstrom oder eine einzige Obergruppe höherer Geschwindigkeit. Bei einem synchron arbeitenden Multiplexsystem ist jeder Gruppe ein fester Bruchteil von Bitplätzen in der Obergruppe zugeordnet. Ist beispielsweise die Datengeschwindigkeit, in der Obergruppe 1& Kilobit je Sekunde, während die Eingangs-Datengeschwindigkeit in einer Gruppe 1 Kilobit je Sekunde beträgt, so kommt genau ein Zehntel der Datenbits in der Obergruppe von- der betreffenden Gruppe. Um einen

OSOO48/Q842

ununterbrochenen Betrieb bei einem synchron arbeitenden Multiplexsystem zu erreichen, muß die Datengeschwindigkeit in jeder Gruppe in einem präzisen Verhältnis zur Datengeschwindigkeit der Obergruppe gehalten werden. Dies wird im allgemeinen durch phasenstarre Einstellung der Datengeschwindigkeit in jeder Gruppe abhängig,von einem Vielfachen der Datengeschwindigkeitsfrequenz In der Obergruppe erreicht.

; In -manchen· Anwendungsfällen."-ist es jedoch nicht -zweckmäßig-, die Taktgeber für die Gruppen oder die zu verteilenden Oatenströme mit dem Taktgeber für die Obergruppe oder den Ausgangsdatenstrom phasenstarr zu koppeln. In diesen Fällen wird im allgemeinen ein asynchron arbeitendes Multiplexsystem "verwendet. Da die Datengesc.hwind.Igkeit.-in einer Gruppe dann"· nicht notwendigerweise ein fester Bruch te il der Datengeschwind igke it am" Ausgangs . -des asyn-

. chron arbeitenden Multiplexers ist, ist nicht genau bekannt,, wieviele Bits die betreffende Gruppe zu einem bestimmten Abschnitt der Obergruppe beiträgt. Diese Unsicherheit wird im allgemeinen ^durch die.Verwendung sogenannter -Einsehubbits berücksichtigti 'Im'einzelnen·ist die Dätehgeschwindigkeit in einer '

■ ■ Gruppe, oder einem ■ Eingangsdatenstrom in einem·· bestimmten Bereich ^on mehreren Hundert ppm um eine Mittenfrequenz" festgelegt-.

-Nachdem, also" die-niedrigstmögliche Frequenz des Taktgebers für den Eingangsdatenstrom oder die Gruppe bekannt ist, kann die niedrigste Zahl von Bits, welche von einer Gruppe zu einem Ab- ; schnitt^:der Öbergruppe- beigetragen werden, bestimmt werden. Mit anderen Worten; es. ist bekannt, wie viele Bits einer Gruppe stets als Teil· eines· bestimmten ^Abschnittes der Obergrüppe in diese geliefert werden und diesen Bits werden bestimmte Bitplätze in dem Zeitabschnitt der Obergruppe fest zugeordnet. Ist dann die Taktfrequenz des Eingangsdatenstromes oder der Gruppe höher als die niedrigste Frequenz des möglichen Frequenzbereiches., so müssen für "die betreffende Gruppe zusätzliche Bits an die Obergruppe übergeben werden. Diese Bits werden als Einsehubbits bezeichnet und in dem Zeitabschnitt der Obergruppe

-sind für diese Einschubbits ebenfalls Bitplätze vorgesehen.

030OA8/08A2

Es müssen genug Bitplätze eingeplant werden, um zu berücksichtigen, ,daß die Taktfrequenz der Gruppe ,auch, am oberen Ende ihres möglichen Frequenzbereiches liegen kann., Es ergibt sich also,;, daß abhängig von der Frequenz· des Taktgebers ;de_:r·; Gruppe die; Einschubbitplätze, in- dem Zeitabschnitt der Obergruppe von den· Daten.-d'es Eingangsdatenstromes verwendet werden oder nicht. \ Nachdem das .'Demultiplexer sy stern nur die eingeschobenen Datenbits -vonr diesen'Bit plätzen- an ein bestimmtes. Gerät ausgeber^ rnxtß,. ist es. außerdem;' erforderlich, daß das Multiplexsystem zusammen.mit dem Ausgangsdatenstrom der Obergruppe einen Code aussendet,: welcher-^ anzeigt,,·' pb dj.e,zugeordneten-, part.enbitplätze- rf ür .EinsohubbitS; in, /dem- ibetref-. fenden Zeitabschnitt.'Verwendet worden- sind^ixderi nicht,.;>„■."': - "■--·.-=

Bei,,bestimmten ·Anwendungsfällen van Multip.lexjer— -u xersystemen, beispielsweise Übertragungsstrecken· mit,-Rü-ek-sjb-re.uung an der Troposphäre, ergeben sich periodische Abdampfungsphasen., nämlich-y.Seitabschii.itte',; -^n derieri, die- FeiileirZatiien- der Bitiihartra-

. g.ung· WesentLichi^schIeGhter., sind ;als Iro Ri!t:-t.el über, längerfi :Zei'tabs.chpitte_;._:-;Während _;der Dampfungsph^seBr oder Schwundphasen- k'önnen

.. p.atea^ verlorejigehen od&r :verzerrfc we;rden.- !insbesondere, aber muß nach den Dämpfungspha.seη oder Schwundphaaen. die ünversehT-fcheitder Bitzählung wiederhergestellt werden. Die Unversehrtheit der BifczähluTig. in^-.e.in;er- jGpuppe2 bedeutet, daß .die Anzahl; von Bits,, die

. an. ,der Gruppe; oder, in. de.nv; Ausga.tigska.nai-«tt-f der". Seite des/SemtiltipLexears: empfangen ·, werden* .,gleich- de^^ahl;derr-Bits" seilt muß,' die über ;,eiß bestimmtes\ Zeitintervall:·-hinweg: 'auf■ der Seite des üulti-Pjlexe.rß. in de.n entsprechenden Kanal eingegeben werden. Ein Ver^- lust der Unversehrtheit der^: Bitzählung des-Datenstromes, in einem Kanal oder in einer.Gruppe ±st sehr'unerwünscht. Viele Anschlußgeräte, welche im allgemeineh-mlt Demultiplexern betrieben werr den, müssen einem langwierigen Resynchronxsationsvorgang unterzogen werden,- wenn die Unversehrtheit der Bitzählung verlorengegangen ist. In manchen Fällen muß die Resynchronisation von Hand eingeleitet werden.. Letztlich haben Verluste der Unversehrtheit der Bitzählung die Wirkung, daß sie den Prozentsatz der tatsächlichen Verfügbarkeit einer Übertragungsstrecke wesentlich herabsetzen.

Bei einem synchron arbeitenden Demultiplexer bleibt die Bitzählung der Kanäle oder Gruppen unversehrt, solange die Bitzählung bezüglich der Obergruppe unversehrt gehalten wird.. Dies hat seinen Grund darin, daß die Datengeschwindigkeit in jeder Gruppe ein fester Bruchteil der Datengeschwindigkeit in der Obergruppe ist. Diese Verhältniswerte oder Bruchwerte sind int Demultiplexer vorgegeben und hängen nicht, von der Übertragung von Informationen vom Multiplexer her ab. Bei einem asynchron arbeitenden Demultiplexer jedoch hängt die unversehrtheit der Bitzählung einer Gruppe sowohl vcTn- der Unversehrtheit der Bitzählung bezüglich der. Obergruppe als auch von der richtigen Bewertung der Bitelnschubeodes ab, welche Übertragungsfehler erleiden können. Demgemäß waren bisher verwendete asynchrone Demultiplexer nicht für den EirpsatzT in einer Umgebung, geeignet,. In welcher starke Schwundphrasen einer unrichtige Übertragung: and Bewertung der Riteinsehubcades verursachen können. .

Durch» die Ei-findung sol"! dte Aufgabe gelöst, werden,, e-fne tung- zur Übergabe d±gtitaFler~ Datenfoit&_r insbesondere ein Wtr]rtipiex>r system;, so auszugestalten,- daß Störungen, aufgrund des Verlustes der Unversehrtheit der Bitzählung zwischen Eingangsseite und" aus— gangssette vermieden werdenv ··

Diese Aufgabe wird: Bei einer Einrichtung zur übergabe digitaler Dätenb-its vor einem ersten: Serien-Digi.ta-ldatenÄtrout auf zugeordse te Bitpiä'tze innerhalb jeweils bestimmter Zeifeinterv.a=lle in einem zweiten Serien-Digitaldatenstrom höherer Geschwindigkeit gelöst durch auf die Datengeschwindigkeit des ersten Dtigitaldatehstroms relativ zur Datengeschwindigkeit des zweiten Digitaldatenstroms ansprechende Datenübergabe-Steuermittel sowie durch Einrichtungen zur Bereitstellung einer Steuerkennzahl, welche von der Anzahl von Bits abgeleitet ist^ welche während mehrerer der genannten bestimmten Zeitintervalle übergeben worden sind.

Die Datenübergabeeinrichtung kann einen Wähler enthalten, während die Steuermittel, mit einem Festwertspeicher, insbesondere einem

03004870842

■■ * 3CH 9042

programmierbaren Festwertspeicher und einem Aufwärts-/Äbwärtszähler versehen sein können. Die Einrichtungen zur Bereitstellung der Steuerkennzahl enthalten zweckmäßig einen Zähler, welcher dazu dient, die Zahl zu speichern und anzusammeln, welche von der Zahl von Bits abgeleitet wird, die während einer Mehrzahl bestimmter Zeitabschnitte übertragen werden. Diese Zeitabschnitte werden oft auch als Zeitrahmen bezeichnet.

Im einzelnen kann die hier vorgeschlagene Einrichtung zur Übergabe digitaler Datenbits in einem Multiplexsystem- verwirktich-t werden, welches Mittel zur Speicherung digitaler Datenbits aus einem ersten Serien-Digitaldatenstrom sowie Einrichtungen zur Übertragung_ der Brits aus den Spei ehermitetelrt an zugeordnete Bitplätze in einem zweiten Serien-Digitaldartenstrom- höherer; Geschwindigkeit enthält. Me Einriehturtgert ζαε Übertragung der Datenbifcs kännen. eine Einrichtung· zur Steuerimg der-,ArtzaltE von- Bits enthalten-, welche- während-eines bestimmten- Ze-iefafcervarris-if&errtr-agen^ werdeRf. wöbei cFie-se Steu&ntittel auf &fe Anzahl van- &fts in- cfesrvorerwähnten Speicher ansprechen.- Wie- bereits-gesagt, ist außerdem eine Einrichtung zur Be reit stellung einer Steuerkennzahl v-or— gesehen, welche von der Anzahl von Bits- abgeleitet ist, weiche während mehrerer Zeitintervalle oder Z-eitrahmen übertragen wor— den sdnd. ' ..._-,- ^ - ._. .

Die Speichermittel zum Einspeichern der Daten aus dem ersten Serien-Digitaldatenstrom haben zweckmäßig die Gestalt von FIFO-Speichergeräten* Die tfberga&eeirvrichtungerL können mit einem. Wähler versehen sein, wie er im allgemeinen auf der Seite des Multiplexers eingesetzt wird, um die zu übergebenden. Daten aus einer Anzahl von Dateneingängen auszuwählen. Weiter kann es zweckmäßig sein, daß die Datenübergabe-Steuermittel einen Festwertspeicher, insbesondere einen programmierbaren Festwertspeicher und einen Aufwärts-/Abwärtszähler in solcher Schaltung enthalten, daß der Grad der Besetzung der zuvor genannten Speichermittel angezeigt wird. Die Einrichtungen zur Bereitstellung der Steuerkennzahl· können wiederum einen Zät^er, beispieisweise einen Aufwärts-/

030048/094?

Äbwärtszähler., enthalten.

In einem Multiplexer-Deraultiplexersystem mit einer Einrichtung der hier vorgeschlagenen Art ergibt sich eine bessere Stabilität einer fehlerfreien Bitzähiung gegenüber entsprechenden bekannten Systemen. In diesem System werden die digitalen Datenbits aus einem ersten Serien-pigitaldatenstrum in der bereits erwähnten Weise in einen ersten Speicher eingespeichert und von dort durch Datenübergabe-Steuermittel an bestimmte Bitplätze eines zweiten Serien-D ig itaLdatenstroms höherer Geschwindigkeit übergeben., wie zuvor schon ausgeführt wurde.. Diese Bitplätze sind für Bits vorgesehen, die zusätzlich zu einer vorbetimmten Anzahl von Bits auftreten^ welche stets während eines bestimmten Zeitintervalls übergeben werden. Die Da'tenübergabe-Steuermittel enthalten Mittel zur-Steuerung der Anzahl von Bits,' die auf die genannten Bitplätze übergeben werden, wobei die Steuermittel in Abhärtgi-gk-eit von Nder Anzahl von Bits arbeiten./ die in den erstgenannten' Speiehermi-ttel gespeichert: sind., leiter sind Einrichtungen vorgesehen, welche eine Steuerkennzahl bereitstellen, welche von der Anzahl vpn Bits abgeleitet ist, die auf die Bi^!tplätze^: während einer Mehrzahl von Zeitintervällen übergeben worden sind. Die Steuörkennzahlwird in einem weiteren Speicher gespeichert -und die Dätenübergabe-Steuermittel bewirken eine Überträgung der in dem weiteren Speicher gespeicherten, abgeleiteten Steuerkennzahl zu dem zweiten Serien-D-igitaldatenstrom hinzu. Auf der Seite des Demultiplexers wird von dem Serien-Digitaldatenstrom höherer Geschwindigkeit der erste Serien-Dlgitaldatenstrom zu einem Aus--."■ gangsTtanal hin abgetrennt. Ferner sind Einrichtungen vorgesehen, welche .auf die abgeleitete Steuerkennzahl ansprechen und die Unversehrtheit der Bitzählung in dem genannten Kanal aufrecht erhalten. Mittels einer geeigneten Vorrichtung kann eine zu erwartende Zahl unter Zugrundelegung der zuvor abgeleiteten ZaTilen vorhergesagt, werden. Während eines Übertragungsschwundes kann also die Vorrichtung zur Aufrechterhaltung der Unversehrtheit der Bitzählung auf die aus der Vergangenheit extrapulierte, zu erwartende Steuerkennzahl anstelle der abgeleiteten Kennzahl an-

O30CU8/0842

^A° 3019G42

sprechen. Die erstgenannten Speichermittel können wiederum von einem FIFO-Speicher gebildet sein und die Datenübergabeeinrlchtung kann einen Wähler enthalten. Auch bei dem hier angesprochenen Anwendungsfall kann die Steuereinrichtung einen Festwertspeicher, etwa einen programmierbaren Festwertspeicher sowie el· nen Aufwärts-/Abwärtszähler enthalten. Ebenso kann die Steuerkennzahl mittels eines Aufwärts-/Abwärtszanlers bereitgestellt werden. Die auf die Steuerkennzahl ansprechenden Mittel können einen Mikroprozessor enthalten.

Im übrigen sei bezüglich zweckmäßiger Ausgestaltungen und Weiterbildungen auf die anliegenden -Ansprüche verwiesen, deren Inhalt hierdurch- ζum_; Bestandteil der Besienreiburtg gebracht wird, ohne, an dieser Ste.1Lle^._:den Wortlaut zu wiederholen. .'"" .'

'Nachfolgend, wird,ein .Ausführangsbeispiel unter.'Bezagriatiine' die Zeichnung näher -erläutert.. Bs stellen dar:.

■ :. .Fig. IA₁;.-. efcn ^höittatisches Blockschialtbild eines

■ > .. . WuItiplexsys-j^ems der vorliegehd angegeben ' ■'-..'-.;- nen-Af ty.... ...... .

IB ein schfifiati'sches .Bioekschältbiid eines

des hier angegebenen Sy-

f„ 2 Γ ein Beispiel eines S ende-Zeit rahme ns für . ,.-· .. -das - MuItiplexersystem nach Figur lÄ mit '

■- ,·. : den verschiedenen Zeitfeldern des Zeit- ' -■■■-- . rahmens,
Fig. 3 ein scheraatisches Blockschaltbild der

Zeitgeber-Steuereinheit 118 nach Figur IA und

Fig. 4 ein Flußdiagramm des Algorithmus zur überbrückung einer Schwundphase und zur Erinnerung bezüglich der Datengeschwindigkeit, wie dies durch den Mikroptrozessor 206 nach Figur IB verwirklicht wird*

03£)Ö4870S42

Zunächst sei eine kurze Beschreibung der Wirkungsweise des hier vorgeschlagenen Systems ohne Bezugnahme auf eine einzelne Zeichnung vorausgeschickt. Wie einführend schon bemerkt wurde, verwenden herkömmliche, asynchron arbeitende Multiplexsysteme Einschubbits für die einzelnen Gruppen oder Kanäle, da die Taktgeber der einzelnen Gruppen nicht phasenstarr mit dem Taktgeber der Obergruppe gekoppelt sind. Das Einschubbitverfahren gibt die Möglichkeit der Aufrechterhaltung eines kontinuierlichen Datenflusses aus den Einzelkanälen oder Gruppen durch das Multiplexsystem ohne einen Datenrückstau.über ein erträgliches Maß hinaus. Ein Einschubcode* welcher Teil des Zeitrahmens in der Obergruppe ist, liefert auf der Seite des Demultiplexers die. Information,; ob die Einschub-Bitplätze im Zeitrahmen Daten enthalten oder nicht. Es- ist von Wichtigkeit,,- daß der Demultiplexer oar die richtige Anzahl von Datenbits; zu dem Verbrauchergerät aus-leitet, da anderenfalls die Geräte die Synchronisation oder die Unversehrtheit de-r B it zählung verlieren und neu· synchronisiert werden

Bei Systemen, der hier angegebenen Art überträgt" der Multiplexer für jede Gruppe oder jeden Kanal zasätz-lieti: zu dent Einschubcode eine ZahL, welche als kumulative Gesamteinschubzahl bezeichnet werden kann« Die kumulative- GesamteinsehubzahX wird jedesmal-um Eins erhöht_r wenn erf.n_ Einschubbitplatz verwendet wird.. Ea erfolgt eine Erniedrigung um Eins_t wenn-ein Bitplatz nicht verwendet worden ist. Die kumulative Gesamteinschubzahl stellt also die Historie, der Einschubvorgänge dar. Während einer Dämpfungsphase oder Schwundphase führt der Demultiplexer immer noch unrichtige Einsehubvorgänge durch. Sobald aber die Schwundphase zu Ende gegangen ist_t liefert die kumulative Gesamteinschubzahl dem Demultiplexer vom Multiplexer ausgehende Eingangsinformationen, so daß die Anzahl von Einschubbits je Gruppe korrigiert und die Unversehrtheit der Bitzählung in jeder Gruppe oder jedem Kanal wiederhergestellt werden kann. Um weiter die Notwendigkeit einer großen Zahl von Korrekturen an den Verbrauchergeräten zu vermeiden, wird im Demultiplexer jedesmal dann ein Datengeschwin-

030048/0842

3019Ö42

ditkeitsspelcher auf datiert, wenn ein Einschubbitplatz verwendet wird. Tritt eine Schwundphase oder Störungsphase auf, so wird diese Information von dem Demultiplexer dazu verwendet, Einschubbits mit annähernd der richtigen Geschwindigkeit hinzuzufügen. Dies hat die Wirkung, daß der Demultiplexer nach Beendigung- der Schwundphase oder Störungsphase nicht eine große Anzahl von Bits korrigieren muß.

Das Zusammenwirken der Signale entsprechend der kumulativen Gesamte inschubzahl und des Datengeschwindig-keitsgedächtttisses führt zu einer zuverlässigen Schwundphasenüberbrtickang bezüglich? der Unversehrtheit der Bitz^ählung für eine Bitfehlergeschw-inxiigkelts--Schwundphase^von 0,5 über eine Zeit von ηieht weniger als: 4 Sekunden.-Wenn die Schwundphase endete so wird der S^nehrairrismus- oder die Unversehrtneifc der Biit zählung im allgemeinen Inrterhalkseiniger JTiJiI isek und eir wiederhergestellt,; nachdem: steh- efcte BitfehlergescnwindigJceitactf 10- *~ öder iaraber verfeessert Ratt Mes bedeutet eine ganz b-etHächtliehe-Verbesserungr gegenübier-. Sy&temerk ohEte SchWundghasenuberBroackung. .

In den Eiguren 12W und IB- sind- ein- Mu-Itiplexeir bzw. ein Demultiplexer der vorliegend beschriebenen Art gez-eigit. Gemäß- Figttr IA bes-tehrt der Dateneingang _r welcher-oben auch als-Gruppe bezeichnet worden ist a u & einem Serien-Mgritalda-tensteom,. welcher ζ α— sammen mit anderen Digitaldatens-trömen im- fiultip^lexverf ahreft zu einem Demultiplexer- übentrageιϊ werden soll. Bas- nachfolgead beschriebene System ergibt eine Verbesserung gegenüber entsprechenden bekannten Systemen aufgrund der aufrechterhaltung der unversehrtheit der Bitzählung bezüglich eines Kanals ober einer Gruppe auf der Seite des Demultiplexers, obwohl die Einrichtung, welche zwischen Eingang und Ausgang Liegt, asynchron arbeitet. Das bedeutet, daß die Unversehrtheit der Bitzählung erhalten bleibt, obwohl die Datengeschwindigkeit der Gruppe nicht ein konstanter Bruchteil der Datengeschwindigkeit der übertragenen Daten ist, wie das im Gegensatz zu dem hier beschriebenen System im allgemeinen bei synchron arbeitenden Multiplexsystemen der

030048/0842

Fall- ist_r bei denen eine phasenstarre Kopplung der beiden Geschwindigkeiten vorgenommen ist. Zwar kann eine Vielzahl von Eingangsdatetigeschwindigkeiten bei geringfügigen Abwandlungen im System vorgesehen sein, doch ist bei den nachfolgenden Betrachtungen angenommen, daßdie Eingangsdaten in den Pufferspeicher 100 von dem MuItiplex-Eingangstaktgeber mit einer Frequenz von 1,544 -MHz + 200 ppm eingegeben werden, wie sie von einem nicht dargestellten Eingangsgerät bereitgestellt werden. Der Pufferspeicher 100 ist vorzugsweise ein FIFO-Speicher, welcher einen Speicherumfang· von 64 Bit hat.^r 'Der Pufferspeicher 100 ist vorgesehen, da· die Däteneingabegesehwindigkeit der Gruppe möglicherweise nichfganz-"zä-hli-g" iäi der üatenüber-fcrägungsgeschwindigkeit des Multiplexers enthalten· lot. -Ferne-r wird wegen' der Besetzung· des" übertragungs- -zeiilrähmeTis· und der ^:Forderung 'nach' Flexibilität 'im aufbau dieses "Zeifcrähmig'ns-der^^^ Eingaingsdate'ristrom ödeir 'die' G-ruppe im allgemeinen ■liaSaif-jna/t ^e-i-ne»"·l^ristanteri 'Geschwind-icjkeit In-den in Figur IB' gezeigten^ ^IMhilier U20 täktweise eingjeg'ebenv« Vielmehr empfängt ^;dfer iä^rü-s dem Pufferepeiche'r· ΙΌ 0* unter

den* von deir "Zeitgetiier- ^;und?-Steuereinheit¹ 118 zügeführten MuItiplexeraxisgangstak-t»'·-Eine ins'-einzelne gehende· Be-.s-chreibung der Ableitung des Multiplexerausgangstaktes wird weiter unten¹ im ZtisamTriehhang 'rtiit F-igiir 3 ^;gegebeni Es sei hier lediglich angemerktv ^daß -die' -Anzahl- der* Täktimpulse "des ¹MuItiplexer-Ausgangs taktes für de^:n.-Pufferspeicher 100 über verhältnismäßig lange Zeiträume -hinweg- annähernd ■ gleich'"der Zahl der Tak'timpulse des •Mültiplexer-Eingangstäktes für den -Pufferspeicher sein muß. A'nderehFälls· "würde· deii" Pu-f ferspVicher 100 entweder-leer werden oder überfließen,. Das" GleicHgewicht öder die Ausgeglichenheit des^: Besetzungsz'ustanäes 'hinsichtlich der Datenbits im Pufferspeicher 100 wird durch die Verwendung von Einschubbitplätzen aufrecht erhalten. Genauer gesagt werden, wenn sich der Pufferspeicher 100 über einen bestimmten Pegel (normalerweise halb voll) gefüllt hat, Bits'V" welche als Einschubbits bezeichnet werden, in zugeordnete .Bitplätze des übertragungszeitrahmens eingeschoben. Diese Einsehubbits werden zusätzlich zu derjenigen Zahl von Bits der betreffenden Gruppe oder des betreffenden Kanals übertragen, welche

; - 10 -

030048/0842

stets in. dem Übextragungszeitrahmen enthalten sind. Wenn andererseits sich der Pufferspeicher 100 unter einem bestimmten Pegel entleert hat, so werden keine zusätzlichen Brts aus dem Pufferspeicher 10 in den Zeitrahmen eingegeben oder eingeschoben und die betreffenden, den Einschubbits sonst zugeordneten Bitpiätze bleiben unbenutzt.

Der Zähler 102 ist als Besetzungsanzeiger für den Pufferspeicher 100 wirksam. Vorzugsweise ist der Zähler 102 ein gebräuchlicher Auf war ts-/Abwär;ts zähler" r dessen Aufwärtszählung durch "die HuIt iplexer-Eingangstakt-impulse und dessen Abwärts zählung durch die Multiplexer-Ausgangstaktimpulse ausgelöst wird. Wenn also die Besetzung -des Pufferspeichers 10¹O wegen einer relativ höheren -Anzahl von ^Itiplexer-Eiflgangstaktimpulsen gegenüber den Multiplexer-Ausgangstaktimpulsen hoch ist ₁ so ist auch der Zählerstand im* "Zäh-,lej: 10.2, yer^ält-nisitiäßig lioch-. . Wenn, umgekelari die Besetzung "des" Pufferspeichers, XOO aufgrund" verhältnismäßig* häufiger "aufgetre'te- :nen. ^jtltigle^x-^us^^g^t^ktijiiipijLsen -gegeiiüBer Multiplex-^irig'angstaktimDulsen -niedrig -ist-, so -ist der Zä.hXers"tand im Zähler 1XJ2' e^ntsprechend ^.i-edirigeir-» Der: Ausgang des Zählers 10 2, weicher auf der Leitung 104._:dargeTDQten wird^ ist die höchstwertige Stelle des .,z;äh.ler;s;_r10-2. und zeigt an_T οΐ> der SpeTchei: lÖ.T) mehr als halb voll ist.. Bei. _;eijie.r. .,Zä;hle:rkapazität für einen -Zählerstand bis zn 64 liefert .also di^..höGh§-twertige Stelle des Zählers eine Anzeige dafür,, .daß ,der P.uf£e^rspeiqher .100i.üljer ..die HäXfte besetzt ist. Eine l^gisahe-Eins auf .<3er ,Lei^ng .104 ist somit die Anzeige für eine Besetzung des Pufferspeichers 100 von über 5Ό%.

Das der'höchstwertigen Stelle des. Zählers 1Ü2 entsprechende Bitsignal..auf der,-Leitung 104 wird, einem Register 106 zugeführt, welches vorzugsweise ein.,Flip-Flop, enthält. Die Funktion dieses Bauteiles besteht <3arin, die Information bezüglich des Besetzungszustandes des· Pufferspeichers 100 in Gestalt der höchstwertigen Bitstelle des Zählers 102 festzuhalten und sowohl einem Zähler 108 als auch der Zeitgeber- und Steuereinheit 118 zuzuführen. Die Eingabe des der höchstwertigen Bitstelle entsprechenden Signales

- 11 -

030 048/0 8 42

in das Register 106 wird durch Impulse gesteuert, welche über die Leitung 110 von der Zeitgeber- und Steuereinheit 118 zugeführt werden, worauf weiter unten im Zusammenhang mit Figur 3 noch eingegangen wird. Es sei hier lediglich angemerkt, daß diese taktweise Eingabe vorzugsweise einmal je Übertragunszeitrahmen geschieht.

Wie schon erwähnt, geschieht die Ankopplung- des Ausgangs des Registers 106 zu zwei unterschiedlichen Bauteilen hin. Zum einen w-ird das registerausgangsseitige Bitsignal der Zeitgeber- und Steuereinheit 118 zugeführt, da dieses Signal eine Anzeige- für den Besetzungszustand des Pufferspeichers 100 darstellt und da-λζογκabhängig,-ist_r ol> Exnsehubbits erforderlich sind¹ oder reicht». Zwax erfolgt, eine detaillierte Beschreibung;: deπ.Zeitgeber- und=" Steuereinheit 118 in Verbindung mit F/igutr"" J>. doch sei schon jetzt darauf hingewiesen:^ daß- der. Ausgang des Registers: 106 als? Adressertbit für eines progfrarnntierbaren Festwertspeicher:, innerhalb- der. Zeitgeber- und Steuersentaltungr e£ng.esetz-t wirdi Efπ. χη dent pretgra.mmie;rbareB. Festwert speicher verg^egjeberies FrägrrainHF- hes:timmtj. obr EinschubbAts= aas etemv Pufferspeicher für die ffbertragungf ala Teil ..des itbertragttngszeitrahmens- ausgewählt werdenu» Dtd Zeitgeberund Steuereinheit 118^ steuert den Wähler 1^V welcher efne Datenserie van dem Pufferspeicher 10Of "zu dem' Datenübertragungskanal 122 übergibt» Aufferdem liefert, wie zuvor sc&an erwähnt wurde, die Zeitgeber- und Steuereinheit HS die Multiplexeir-Ausgangstaktsignale ziiir taltweisen Entnahme v/on Daten aus dem Pufferspeicher 100» ' -

Der Ausgang des Registers 106 wird zum anderen" dem Zähler zugeführt. Der Zähler 108 besteht in einem Aufwärts-/Abwärtszähler, welcher seinen Zählerstand erhöht, wenn der Ausgang des Registers 106 eine logische Eins signalisiert, während sich der Zählerstand erniedrigt, wenn der Ausgang des Registers- 106 eine logische Null ist. Die Anordnung ist also so getroffen, daß der Stand des Zählers 108 eine kumulative Gesamtzahl von Biteinschubvorgängen wiedergibt, welche von der Zeitgeber- und Steuer-

- 12 -

030 048/084

einheit 118 bezüglich der Daten im Pufferspeicher 100 vorgenommen hat. Die zu zählenden Impulse für den Zähler 108 werden diesem von der Zeitgeber- und Steuereinheit 118 über die Leitung 112 zugeführt. Die Anschlüsse des Zählers 108 sind so geschaltet, daß nach serienweiser, taktweiser Entnahme unter Steuerung von Taktimpulsen der Leitung 114 von der Zeitgeber- und Steuereinheit 118 aus der anfängliche Zählerstand wiederhergestellt ist.

In Figur 2 ist ein Beispiel eines Übertragungszeitrahmens wiedergegeben, um die vorausgegangenen Betrachtungen leichter verständlich zu machen. Es sei bemerkt, daß der dargestellte Zeitrahmen nur ein Erläuterungsbeispiel ist und daß im praktischen Betrieb einige der wiedergegebenen Felder oder Abschnitte bedeutend grosser und komplizierter sein können und daß noch weitere Felder oder Abschnitte vorgesehen sein können. Insbesondere ist der Zeitrahmen in dem Ausführungsbeispiel, welches mit der vorerwähnten Datengeschwindigkeit arbeitet, in beachtlichem Maße unterschiedlich ausgebildet. Die wesentlichen Merkmale des praktischen Ausführungsbeispiels stimmen jedoch bezüglich des Zeitrahmens mit der Darstellung nach Figur 2 überein. Zunächst sei angenommen, daß dann, wenn sich die Multiplexer-Eingangstaktfrequenz für die Gruppe 1 oder den Kanal 1 am unteren Ende ihres möglichen Frequenzbereiches befindet, ein Minimum von 9 Bits der Gruppe 1 oder des Kanals 1 für die Aufnahme in den Übertragungszeitrahmen zur Verfügung steht. Während der der Gruppe 1 oder dem Kanal 1 zugeordneten Zeitdauer gemäß Figur 2 liefert also die Zeitgeber- und Steuereinheit 118 ein logisches Eingangssignal zu dem Wähler 120, so daß der Pufferspeicher 100 angewählt wird. Weiter liefert die Zeitgeber- und Steuereinheit 118 neun Multiplexer-Ausgangstaktimpulse zum Pufferspeicher 100, um neun Datenbits über den Wähler 120 zu dem Datenübertragungskanal von Leitung 122 auszuleiten. Darauf wird, was durch den Ausgang des Registers 106 entschieden wird, der den Besetzungszustand des Pufferspeichers 100 anzeigt, der Wähler 120 von der Zeitgeber- und Steuereinheit vermittels eines logischen Eingangssteuersignales so gesteuert, daß für eine Zeitdauer, welche neun Bitplätzen in dem übertragungszeit-

- 13 -

030048/0842

rahmen entspricht, entweder ein Potential von + 5 Volt oder Erdpotential ausgewählt wird. Das Potential von + 5 Volt wird gewählt/ wenn Datenbits aus der Gruppe 1 oder dem Kanal 1 in dieser Gruppe oder diesem Kanal zugeordneten Einschubbitplätzen eingeschoben werden sollen, während das Potential von 0 Volt ausgewählt wird, wenn dies nicht stattfinden soll. Dieses Zeitintervall liefert den Einschubcode, wie in Figur 2 innerhalb des Zeitrahmens bezeichnet. Dann wird, nachdem solchermaßen logische Signale zu dem Wähler 120 geleitet wurden, daß der Pufferspeicher 100 ausgewählt ist, von der Zeitgeber- und Steuereinheit entweder eine Anzahl· von 2 oder von 0 Multiplexer-Ausgangstaktimpulsen dem Pufferspeicher 100 zugeführt, je nachdem, ob der Einschubcode +5 Volt (entsprechend einer logischen Ziffer 1) oder P Volt (entsprechend einer logischen Ziffer 0) war. Werden Taktimpulse bereitgestellt, so werden zwei Datenbits aus der Gruppe im Pufferspeicher 100 über den Wähler 120 übertragen und erscheinen innerhalb des Zeitrahmens an Bitplätzen, welche in Figur 2 mit "Gruppe 1, Einschubbits" bezeichnet sind. Werden die Taktimpulse nicht bereitgestellt und zugeführt, so werden die für Einschubbits der Gruppe 1 oder des Kanals 1 vorgesehenen Bitplätze innerhalb des Zeitrahmens nicht verwendet. Als nächstes wird bei dem hier vorgeschlagenen System von der Zeitgeberund Steuereinheit 118 der Wähler 120 durch logische Steuersignale so gesteuert, daß der Zähler 108 angewält wird. Während dieses Zeitabschnittes liefert die Zeitgeber- und Steuereinheit acht Taktimpulse über die Leitung 114 zu dem Zähler 108, so daß in Serie acht Bitplätze entsprechend der angesammelten Gesamtsumme von Einschubyorgängen zu dem Datenübertragungskanal übertragen werden. Die übrigen Felder im Übertragungszeitrahmen sind charakteristischerweise für andere Eingänge von anderen Gruppen oder Kanälen und für eine Reserve vorbehalten. Der Ausgang des Wählers 120 wird zu dem Sender 124 übertragen, welcher Teil einer gebräuchlichen Übertragungsverbindung mit Streuung an der Troposphäre sein kann. Der Sender ist bei dem gezeigten Ausführungsbeispiel mit einer Antenne 126 gekoppelt.

030048/0842

In Figur 3 ist schematisch ein Blockschaltbild der Zeitgeber- und Steuereinheit 118 gezeigt. Der Übertragungstaktgeber 130 arbeitet mit einer Frequenz von 3,5 MHz und ist an einen t N Zähler 132, einem Zähler 134, einer Dekodierungsschaltung 140 und einem Befehlsregister 138 verbunden. Wenn der Zähler 134 von dem Ergebnis des t N Zählers erregt wird, so zählt er mit einer Geschwindigkeit von 3,5 MHz, wobei die einzelnen Stufen Adressleitungen zur aufeinanderfolgenden Adressierung der Befehle im programmierbaren Festwertspeicher 136 bilden. Die Programmierung des Festwertspeichers 136 ist eine Aufgabe, welche für den Fachmann auf diesem Gebiete geläufig ist. Im einzelnen wird der Inhalt eines Speicherplatzes des Festwertspeichers 136, welcher durch Adressierung bestimmt worden ist , in das Befehlsregister 138 herausgelesen, was unter Steuerung des Übertragungstaktgebers 130 geschieht. Weiter bewirken die Bits im Befehlsregister die logische Steuerung des Wählers 120, einer Dekodierungseinrichtung 140 und des t N Zählers 132. Es sei nun beispielsweise der Übertragungszeitrahmen gemäß Figur 2 betrachtet. Für die ersten neun Zählungen des Übertragungszählers ist die Anordnung vorzugsweise so getroffen, daß die drei geringstwertigen Bits des adressierten Speicherplatzes einen Code solchermaßen liefern, daß der Wähler 120 die Daten der Gruppe 1 von dem Pufferspeicher 100 auswählt und die Dekodierungseinrichtung 140 neun Multiplexer-Ausgangstaktimpulse an den Pufferspeicher 100 abgibt. Zwei Bits, welche vom Befehlsregister 138 zu dem Zähler 132 geführt werden, können dazu dienen, den Zähler 132 auf neun zu stellen, so daß das Ausgangsergebnis des Zählers 132 den Zähler 134 erst nach neun Taktimpulsen erregt. Während der ersten neun Zählungen oder Taktzeiten des Zeitrahmens nach Figur 2 wird also nur ein Adressenplatz in dem programmierbaren Festwertspeicher 136 adressiert, wodurch die Programmierung vereinfacht und der Speicheraufwand bezüglich des Programms reduziert wird. Für die Bits 10 bis 18 des Übertragungszeitrahmens muß ein Befehl adressiert oder ausgewählt werden, der die Dekodierungseinrichtung 140 mit entsprechenden Steuerbits versorgt, so daß

- 15 -

030048/0842

entweder das Potential von + 5 Volt oder von 0 Volt ausgewählt wird, je nachdem, ob das Adressenbit vom Register 106 eine logische Ziffer 1 oder eine logische Ziffer 0 ist. Für den neunzehnten oder zwanzigsten Übertragungstaktimpuls des Zeitrahmens wird das Adressenbit des Registers 106 dazu verwendet, zu bestimmen, ob die zu dem Dekodierer 140 gelangenden logischen Signale zu Einschubbits führen, indem dem Pufferspeicher 100 Multiplexer-Ausgangstaktimpulse zur Datenentnahme zugeführt werden. Für die Bitstellen oder Takte 21 bis 28 des Übertragungszeitrahmens muß ebensfalls ein Befehl adressiert werden, welcher die kulumative Gesamtzahl der Einschubbits von dem Zähler 108 wählt und die Dekodierungseinrichtung 140 muß über die Leitung 114 dem Zähler 108 acht Taktimpulse zuführen* Es sei nochmals darauf hingewiesen, daß für die obigen Befehle die beiden höchstwertigen Bits des Befehlswortes verwendet werden können, um die Anzahl von Taktzeiten zu bestimmen, während welchen derselbe Befehl Gültigkeit hat. Bei dem bevorzugten Ausführungsbeispiel wird ein programmierbarer Festwertspeicher mit einer Speicherkapazität von 512 Wörtern zu jeweils acht Bit verwendet. Dies bietet genügend Programmspeicherkapazität, um zusätzlich zu der Gruppe 1 die anderen Eingangssignale und eine Reserve für den Zeitrahmen zu speichern. Es läßt sich jedoch jedenfalls ein programmierbarer Festwertspeicher beliebiger Größe verwenden, welcher dazu ausreicht, die sich aus der Konstruktion des Systems ergebende Aufgabe zu übernehmen. Das System ist so ausgelegt, daß der Zähler 134 für jeden Zeitrahmen bei einer festen Zählung beginnt und ein Durchführungstaktimpuls für je einen Zeitrahmen zu dem Register 106 und dem Zähler 108 geführt wird. Es kann zweckmäßig sein, daß der zu dem Zähler 108 gelangende Taktimpuls um einen Zähltakt verzögert wird.

Figur 1 B zeigt ein Blockschaltbild eines Demultiplexers auf der Empfangsseite der Übertragungsstrecke mit Streuung an der Troposphäre. Die übertragenen Signale treffen vom Sender her auf eine Antenne 200 üblicher Bauart, welche mit einem Empfänger 202

- 16 -

030048/0842

gekoppelt ist. Der Ausgang des Empfängers stellt den übertragenen Obergruppen-Seriendatenstrom dar und wird an die logische Zeitrahmen-Suchschaltung 204, den Mikroprozessor 206, und den Pufferspeicher 208 gekoppelt, welche sämtlich an die Leitung 201 angeschlossen sind. Außerdem liefert der Empfänger auf der Ausgangsleitung 203 den übertragungstakt von 3,5 MHz an den Mikroprozessor 206 und an die logische Zeitrahmen-Suchschaltung 204.

Die Funktion der logischen Zeitrahmen-Suchschaltung 204 besteht in an sich bekannter Weise darin, einen Synchronisationsimpuls zur richtigen Zeit an den Mikroprozessor 206 abzugeben. Zwar sind diesbezügliche Einzelheiten in dem Beispiel des Übertragungszeitrahmens gemäß Figur 2 nicht gezeigt, doch wird auch ein Zeitrahmencode übertragen. Dieser wird von von der logischen Zeitrahmen-Suchschaltung dekodiert und resultiert in einem Impuls für jeden Zeitrahmen, welcher von der Suchschaltung dem Mikroprozessor 206 zugeführt wird, um den Synchronismus bezüglich des Zeitrahmens aufrechtzuerhalten. Beispielsweise enthält die logische Zeitrahmen-Suchschaltung 204 ein Schieberegister, dessen einzelne Stufen mit einem Vergleicher verbunden sind, so daß der dynamische Inhalt des Schieberegisters mit einem bestimmten Zeitrahmencode verglichen werden kann. Zweckmäßig wird die logische Zeitrahmen-Suchschaltung 204 von dem Mikroprozessor 206 während einer Schwundphase oder Störungsphase gesperrt, worauf nachfolgend noch eingegangen wird.

Der Mikroprozessor 206 arbeitet mit einer Taktgeschwindigkeit, welche dem übertragungstakt der Datenübertragung entspricht. Im vorliegenden Falle erfolgt die übertragung mit einer Bitfrequenz von 3,5 MHz. Vorzugsweise wird ein von der Raytheon Company unter der Typenbezeichnung 2901 A auf den Markt gebrachter Mikroprozessor verwendet, doch sind im Handel auch andere Mikroprozessoren erhältlich, welche die Anforderungen bezüglich Arbeitsgeschwindigkeit und Handhabung der Daten erfüllen. Wie schon erwähnt, nimmt der Mikroprozessor 206 ein-

- 17 -

030048/0842

gangsseitig die übertragenen Daten, den Datenübertragungstakt und die Synchronisationsimpulse der logischen Zeitrahmen-Suchschaltung auf. Am Ausgang liefert der Mikroprozessor die Demultiplexer-Eingabetaktsignale für den Pufferspeicher 208. Zusätzlich kann der Mikroprozessor Datentaktsignale für andere Ausgänge oder andere Gruppen bereitstellen, welche anderen Eingängen gemäß Figur 1 A entsprechen. Die Programmierung des Mikroprozessors ist eine dem Fachmann geläufige Aufgabe bei Kenntnis der nachfolgend erläuterten Voraussetzungen.

Die Aufgabe des Mikroprozessors 206 innerhalb des Gesamtsystems ist es, Taktimpulse in solcher Weise bereitzustellen, daß die Datenbits der Obergruppe oder des übertragenen Datenstrqmes im Demultiplexverfahren auf die richtigen Kanäle verteilt werden. Betrachtet man im einzelnen den der Gruppe 1 zugeordneten Kanal gemäß Figur 1 B, so bewirkt der Mikroprozessor 206, daß der Pufferspeicher 208 Demultiplex-Eingabetäktsignale synchron zu den Daten aus der Leitung 201 erhält, so daß die Daten bei unversehrter Bitzählung taktweise in den Pufferspeicher 208 einrücken. Es sei nochmals gesagt, daß der Mikroprozessor den Synchronismus des Zeitrahmens durch Verwendung eines Synchronimpulses aufrechterhält, welcher von der logischen Zeitrahmen-Suchschaltung 204 bereitgestellt wird. Betrachtet man wieder Figur 2, so ist festzustellen, daß der Mikroprozessor 206 zunächst neun aufeinanderfolgende Demultiplexer-Eingabetaktsignale an den Pufferspeicher 208 abgibt, welche gleichzeitig zu entsprechenden neun Serien-Datenbits auftreten, welche zu der Gruppe 1 gehören und auf der Leitung 201 anstehen. Auf diese Weise werden die Daten taktweise in den Pufferspeicher 208 eingegeben. Hierauf überprüft der Mikroprozessor den neunstelligen Einschubcode um festzustellen, ob die Bits 19 und 20 des Zeitrahmens für Einschubdaten verwendet worden sind oder nicht. Ist der Code eine Mehrzahl von logischen l_f was auf Einschubbits hinweist, so liefert der Mikroprozessor zwei aufeinanderfolgende Demultiplexer-Eingabe-^ taktsignale gleichzeitig zu den entsprechenden Bitplätzen im

030048/0842

Zeitrahmen. Falls die betreffenden Bitplätze nicht für Einschubbits verwerdet worden sind, so werden auch keine zwei Demultiplexer-Eingabetaktsignale erzeugt. Hierauf nimmt der Mikroprozessor eine Erhöhung oder Erniedrigung des die kumulative Gesamtzahl der Einschübe angebenden Codes vor. Als nächstes bildet der Mikroprozessor die Algorithmen für die Schwundphasenüberbrückung und für das übertragungsgeschwindigkeitsgedächtnis. Das Verständnis diesbezüglich wird durch die Erläuterungen anhand Figur 4 erleichtert.

In dem Flußdiagramm nach Figur 4 sind folgende logische Variablen erwähnt:

Multiplexerzählung
Alte Multiplexerzählung Demultiplexerzählung
Erwartete Zählung.

"Multiplexerzählung" bedeutet die kumulative Gesamtzahl von Einschubvorgängen. Diese Zahl wird von dem Multiplexer in dem die kumulääive Gesamtzahl für Gruppe 1 enthaltenden Feld des jeweils augenblicklichen Zeitrahmens (s. Fig. 2) übertragen. "Alte Multiplexerzählung" ist die gespeicherte Multiplexerzählung aus dem vorhergehenden Zeitrahmen. "Demultiplexerzählung" ist die kumulative Gesamtzahl der auf der Seite des Demultiplexers vorgenommenen tatsächlichen Einschubvorgänge bezüglich der Daten, welche aufgrund der Demultiplexer-Eingabetaktsignale in den Speicher 208 eingegeben werden. "Erwartete Zählung" ist die erwartete kumulative Gesamtzahl von Einschubvorgängen, welche auf der Seite des Demultiplexers vorherzusagen wäre, wenn während einer Schwundphase mit derselben Einschubgeschwindigkeit weiter verfahren würde, wie sie vor Auftreten der Schwundphase beobachtet wurde. Wenn der Demultiplexer feststellt, daß eine Störungsphase oder Schwundphase auftritt, so wird die Demultiplexerzählung oder die örtliche Bitzählung in Übereinstimmung mit der erwarteten Zählung gehalten. Wenn keine Schwundphase

- 19 -

030048/0842

vorherrscht, dann macht der Demultiplexer gegebenenfalls Korrekturen bezüglich der Bitzählung je nachdem, ob die Multiplexerzählung oder die empfangene Bitzählung mit der Demultiplexerzählung oder der tatsächlichen örtlichen Bitzählung übereinstimmt. Demgemäß ist der erste Schritt zu Beginn des Flußdiagramms nach Figur 4 die Feststellung, ob eine Störungsphase oder Schwundphase vorherrscht oder nicht. Dies geschieht in den Funktionsblöcken 300 und 302 durch Feststellung, ob die empfangenen Multiplexerzählungen während der vergangenen fünf Zeitrahmen stetig geblieben sind. Im einzelnen wird im Funktionsblock 300 die Multiplexerzählung mit der alten Multiplexerzählung verglichen, um festzustellen, ob sie sich um mehr als 1 unterscheiden. Wenn der Vergleich günstig ausfällt, so wird der Vergleich für die vorausgegangenen vier Zeitrahmen durchgeführt. Wenn für die Vergleichsvorgänge bezüglich der fünf vergangenen Zeitrahmen sich die kumulativen Gesamtzahlen der Einschübe innerhalb eines Unterschiedes von 1 bewegen, so ist anzunehmen, daß sich die Troposphären-Übertragungsstrecke nicht im Zustand einer Schwundphase befindet. In diesem Falle ist in dem Funktionsblock 304 festzustellen, ob die Multiplexerzählung gleich der Demultiplexerzählung ist» Sind die Zählungen unterschiedlich, so zeigt das an, daß einer oder mehrere der Biteinschubcodes vom Multiplexer falsch interpretiert worden ist bzw. sind und in dem Funktionsblock 306 wird eine entsprechende Anzahl von Bits entweder hinzugefügt oder im Speicher 208 gelöscht, um die Unversehrtheit der Bitzählung wieder herzustellen. Eine Hinzufügung von Bits erfolgt durch Bereitstellung von Demultiplexer-Eingabetaktimpulsen für den Speicher 208, wobei diese Taktimpulse nicht tatsächliche Daten einrücken lassen, sondern nur zur Korrektur der Bitzählung dienen. Ein Löschen von Bits geschieht dadurch, daß im nächsten Übertragungszeitrahmen weniger als neun Demultiplexer-Eingabetaktimpulse für die Daten der Gruppe 1 bereitgestellt werden. Es sei bemerkt, daß zwar echte Daten unterdrückt werden, doch wäre die Auswertung dieser Bits im Verbrauchergerät bei nichtvorhandener unversehrter Bit-

- 20 -

030048/0842

zählung ohnedies ungültig. Nach der Korrektur zur Herstellung der Unversehrtheit der Bitzählung wird im Funktionsblock 308 die Demultiplexerzählung der Multiplexerzählung gleichgemacht und der Programmfluß vereinigt sich dort mit dem Programmzweig bei Gleichheit von Multiplexerzählung und Demultiplexerzählung. Hierauf wird die erwartete Zählung in dem Funktionsblock 310 mit der Multiplexerzählung gleichgemacht. Der nächste Schritt in diesem bei NichtVorhandensein einer Schwundphase durchlaufenen Programmzweig ist die Durchführung des Algorithmus bezüglich des Datengeschwindigkeitsgedächtnisses im Funktionsblock 312. Der Zweck dieses Algorithmus ist es, eine erwartete Zählung zu erzeugen, welche anstelle der Multiplexerzählung während langer Schwundphasen verwendet werden kannj um die notwendigen Korrekturen bezüglich der Unversehrtheit der Bitzählung möglichst klein zu halten, wenn die Schwundphase zu Ende kommt. Die erwartete Zählung stellt eine Historie der Frequenz dar, mit welcher der Multiplexer Einschubvorgänge durchgeführt hat. Im einzelnen wird aus der Anzahl der Zeitrahmen errechnet," wie lange die Multiplexerzählung brauchte, um während nicht gestörter oder nicht durch Schwundphasen beeinflußter Zeiträume eine Erhöhung oder Erniedrigung um 64 vorzunehmen. Nach dem Funktionsblock 312 erreicht "der Programmfluß das Ende der Verarbeitung bezüglich der Gruppe 1 und beginnt mit der Verarbeitung anderer Felder des übertragungszeitrahmens.

Es sei nun zu den Funktionsblöcken 300 und 302 nach Figur 4 zurückgekehrt. Wenn sich die Multiplexerzählung und die alte Multiplexerzählung entweder des gegenwärtigen Zeitrahmens oder eines der vier vorangegangenen Zeitrahmen um mehr als 1 unterscheiden, so zeigt dies eine Schwundphase oder Störungsphase an. Tritt der Fehlvergleich in dem gegenwärtigen Zeitrahmen auf, so wird die Vergleichszählung, nämlich die Anzahl auf einanderfolgender Vergleiche mit einem Unterschiedsergebnis von 1, in dem Funktionsblock 314 auf 0 gestellt. Hat sich.der Fehlvergleich in einem der vier vorausgegangenen Zeitrahmen

- 21 -

030048/0842

herausgestellt, so wird die Vergleichszählung in dem Funktionsblock 316 inkrementiert. Hierauf vereinigen sich die beiden Zweige des Flußdiagramms. Nachdem sich jetzt das System in einer Störungsphase oder Schwundphase befindet, wird die Demultiplexerzählung mit der erwarteten Zählung anstatt mit der MuItiplexerzählung im Funktionsblock 318 verglichen. Die Ableitung der erwarteten Zählung ist oben im Zusammenhang mit dem Funktionsblock 312 beschrieben worden. Ist die Demultiplexerzählung der erwarteten Zählung nicht gleich, so werden im Funktionsblock 320 Bits im Pufferspeicher 208 entweder hinzugefügt oder gelöscht, was in ähnlicher Weise geschieht, wie zuvor im Zusammenhang mit Funktionsblock 306 erläutert wurde. Hierauf folgend wird die Demultiplexerzählung in dem Funktionsblock 322 aufdatiert, bis sie der erwarteten Zählung gleich ist. Der Ausgang des Funktionsblockes 322 vereinigt sich dann mit dem Ausgang des Funktionsblockes 318 bei positivem Vergleichsergebnis und in dem Funktionsblock 324 wird eine neue erwartete Zählung aus den Daten errechnet, welche im nichtgestörten Zustand von dem Funktionsblock 312 bezogen werden. Vom Ausgang des Funktionsblockes 324 verläuft die Programmverarbeitung zum Ende dieses Unterprogramms und zu anderen Datenfeldern.

Der zuvor beschriebene Algorithmus der Schwundphasenüberbrückung und des Datenübertragungsgeschwindigkeits-Gedächtnisses ergibt sich bei dem vorliegend angegebenen System eine Verbesserung gegenüber bekannten Systemen hinsichtlich der Aufrechterhaltung der korrekten Bitzählung bezüglich der in den Pufferspeicher 208 eingegebenen Daten eines Kanals. Es sei bemerkt, daß der Mikroprozessor auch die Taktimpulse für andere Datengruppen oder Kanäle liefert, welche aus der Obergruppe oder dem übertragenen Seriendatenstrom im Demultiplexverfahren zu verteilen sind.

- 22 -

030048/0842

30190A2

Es sei nun wieder auf Figur 1 B Bezug genommen. Die Aufgabe des Zählers 210, des Schaltungsschleifenfilfcers 212 und des spannungsgesteuerten Oszillators 214 ist es, für den Pufferspeicher 208 Demultiplexer-Entnahmetaktsignale bereitzustellen, welche mit verhältnismäßig konstanter Frequenz auftreten und die Besetzung des Pufferspeichrs 208 auf "halbvoll" halten. Treten die Demultiplexer-Entnahmetaktimpulse mit zu hoher Geschwindigkeit auf, so würde sich der Pufferspeicher 208 entleeren. Ist die Frequenz der Demultiplexer-Entnahmetaktimpulse zu niedrig, so tritt ein überlauf des Pufferspeichrs 208 auf. Entsprechend dem Zähler 102 der Schaltung nach Figur 1 A wirkt der Zähler 210 als Besetzungsdetektor. Bei einer Zählerkapazität von 64, was mit der Anzahl der Speicherplätze in dem FIFO-Speicher 208 übereinstimmt, zeigt die höchstwertige Stelle des Zählers 210 an, ob der Pufferspeicher 208 mehr als halbvoll ist. Im einzelnen ist festzustellen, daß dann, wenn der Pufferspeicher 208 mehr als halbvoll ist, die höchstwertige Stelle im Zähler 210 eine logische 1 aufweist und dann, wenn dies nicht der Fall ist, die höchstwertige Stelle des Zählers eine logische 0 ist. Die höchstwertige Stelle des Zählers 210 wird an den Schaltungschleifenfilter 212 angekoppelt, welcher eine an sich bekannte Schaltung von RC-Kreisen ist. Der Filter 212 hat die Wirkung, daß kurzzeitige Veränderungen der Besetzung des Pufferspeichrs 208 daran gehindert werden, die Ausgangsfrequenz des spannungsgesteuerten Oszillators 214 zu beeinflussen. Nachdem die Anzahl der Korrekturen bezüglich der Einschubbits im Anschluß an eine Schwundphase durch die Verwendung des übertragungsgeschwindigkeits-Gedächtnisalgurithmus entsprechend den Erläuterunen im Zusammenhang mit Figur 4 minimal gehalten wird, ist auch die Notwendigkeit großer Veränderungen der Besetzung des Pufferspeichers 208 minimal. Der verwendete Schaltungsschleifenfilter 212 besitzt daher eine verhältnismäßig kurze Zeitkonstante in der Größenordnung von 200 Millisekunden. Der Ausgang des Schaltungsschleifenfilters 212 liefert die Steuerspannung für den spannungsgesteuerten Oszillator 214. Der Ausgang des

- 23 - ■

0 30 048/0842

letzteren stellt den Demultiplexer-Entnahmetakt dar, welcher die taktweise Entnahme der Daten aus dem Pufferspeicher 208 und auch die taktweise Eingabe der Daten der Gruppe 1 in das Verbrauchergerät bewirkt. .

Zwar sind die vorstehenden Erläuterungen im Zusammenhang mit einer Übertragungsstrecke unter Streuung an der Troposphäre gegeben, doch bietet sich dem Fachmann im Rahmen der hier vorgeschlagenen Gedanken eine Reihe von Weiterbildungs- und Äbwandlungsmöglichkeiten. So verwendet das beschriebene Ausführungsbeispiel in einem asynchronen Multiplexereinschubbits, so daß. es sich um ein Multiplexsystem handelt, in welchem nur Einschübe vorgenommen werden. Es sind jedoch auch MuItiplexsysterne mit Auslassungsbitverfahren und gemischten Verfahren von Auslassung und Einschub in Gebrauch. Bei Multiplexsystemen mit der Bitauslassungstechnik wird die maximale Datenübertragungsgeschwindigkeit eines Kanals oder einer Gruppe anstelle der minimalen übertrgungsgeschwindigkeit zugrunde gelegt und es wird ein Auslassungscode im Übertragungszeitrahmen vorgesehen, welcher anzeigt, ob Aulassungsbitplätze verwendet worden sind oder nicht. Gemischte Systeme mit Auslassung und Einschub sind im allgemeinen so ausgelegt, daß die übertragung der Daten einer Gruppe oder eines Kanals mit der nominellen Mittenfrequenz der Datenübertragungsgeschwindigkeit vor sich geht. Der Fachmann erkennt, daß die hier angegebenen Gedanken, welche im Zusammenhang mit der reinen Biteinschubtechnik beschrieben worden sind, auch auf reine Bitauslassungssysteme und gemischte Systeme anwendbar sind.

- 24 -

0300 48/08A2

Bezugszahl

100, 102, 108, 106, 132, 120 136 138 140 206

Anhang
Stückliste

Hersteller Fairchild
Texas Instrument Texas Instrument Texas Instrument

Texas Instrument Texas Instrument Raytheon

Type

9403

SN54LS169A

SN54LS161A

SN54LS151

Monolithic Memories 5341-1

SN54LS377

SN54LS138

AM2901A

- 25 -

030048/0842

Claims

Patentansprüche

Einrichtung zur übergabe digitaler Datenbits von einem ersten Serien-Digitaldatenstrom auf zugeordnete Bitplätze innerhalb jeweils: bestimmter Zeitintervalle in einem zweiten Serien-Digitaldatenstrom höherer Geschwindigkeit, gekennzeichnet durch auf die Datengeschwindigkeit des ersten Digitaldatenstroms relativ zur Datengeschwindigkeit des zweiten Digitaldatenstroms ansprechende Datenübergabe—Steuermittel (18) sowie durch Einrichtungen (108) zur Bereitstellung einer Steuerkennzahl, welche von der Anzahl von Bits abgeleitet ist, welche während mehrerer der genannten bestimmtest Zeitintervalle übergeben worden sind. ^:
2. Einriciitung nach -Anspruch ljr dadurch gekennzeichnet, daß sie einen von den Datenübergäbe-Steuermitteln (118) gesteuerten Wähler (120) enthält.
3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Datenübergabe-Steuermittel (118) einen Festwertspeicher (136) enthalten.
4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Datenübergabe-Steuermittel (118) eine Zählerschaltung, insbesondere mit einem Aufwärts-/Abwärtszähler, enthalten.
5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Einrichtung zur Bereitstellung einer Steuerkennzahl Zählermittel enthält.
6. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die digitalen Datenbits des ersten Serien-Digitaldatenstroms in einen Pufferspeicher (110) einspeicherbar sind und daß das die Anzahl der aus dem Pufferspeicher auf

030048/0842

Z 3013042

zugeordnete Bitplätze innerhalb des .zweiten. Serien-Digital—· datenstroms innerhalb eines bestimmten ZeitIntervalls übertragenen Datenbits mittels der "Datenübergabe-Steuermittel . (118) steuerbar ist, welche, auf die Anzahl der im Puffer- speicher (100) gespeicherten Bits (102, 106) ansprechen.
7. Einrichtung nach Anspruch €, dadurch gekennzeichnet, daß der Pufferspeicher von einem FIF-O-Speicher (100) gebildet ist.
8. Einrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß zur übergabe der Daten an die Bitplätze des zweiten Serien-Digitaldatenstroms ein Wähler bzw, der Wähler (120) dient.
9. Einrichtung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß aus dem Pufferspeicher (100) an die bestimmten Bitplätze des zweiten Serien-Digitaldatenstromes höherer Geschwindigkeit zusätzlich zu einer bestimmten Anzahl ständig während eines bestimmten "Zeitintervalls übertragener Bits Einschubbits übertragbar sind, daß die übertrgung der Einschubbits durch die Datenübergabe-Steuermittel (118) erfolgt, welche auf die Besetzung des Pufferspeichers (100) ansprechen, daß ferner die Einrichtungen zur Bereitstellung der Steuerkennzahl mit weiteren Speichermitteln zur Speicherung dieser Steuerkennzahl verbunden sind, daß die Steuerkennzahl von den weiteren Speichermitteln in den zweiten Serien-Digital datenstrom hinein übertragbar ist und daß Mittel zur Ausleitung des ersten Serien-Digitaldatenstroms aus dem zweiten Serien-Digitaldatenstrom zu einem Ausgangskanal hin (202, 208) vorgesehen sind, wobei auf die Steuerkennzahl ansprechende Schaltungsmittel (206) die ordnungsgemäße Bitzählung aufrechterhalten.
10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die auf die Steuerkennzahl ansprechenden Schaltungsmittel· (206) derart ausgebildet sind, daß sie aus den vorher abgeleiteten Steuerkennzahlen eine zu erwartende Steuerkennzahl bilden.

03004 Q /Q&!t2

' -' ORlGiNALlNSPECTED
11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die eine zu erwartende Steuerkennzahl bildenden Sctraltungsmittel zur S-teuerung der Mittel zur Aufrechterhaltung der ordnungsgemäßen Bitzählung dienen.
12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die auf die Steuerkennzahl ansprechenden Schaltungsmittel einen Mikroprozessor (206) enthalten.

048/08/*;?