DE3019042C2 - - Google Patents

Description

Die Erfindung betrifft eine Einrichtung zur Übergabe digitaler Datenbits mit den Merkmalen des Oberbegriffes von Patentanspruch 1. Vor einer näheren Untersuchung von Datenübergabeeinrichtungen dieser Art seien einige allge­ meine Betrachtungen vorausgeschickt, welche das Verständ­ nis der Erfindung erleichtern:

Im allgemeinen kennt man zwei Arten von Multiplexsystemen, nämlich synchron und asynchron arbeitende Systeme. Beide Arten bewirken die Kombination zweier oder mehrerer Serien-Datenströme oder Gruppen in einen einzigen Serien- Datenstrom oder eine einzige Obergruppe höherer Geschwin­ digkeit. Bei einem synchron arbeitenden Multiplexsystem ist jeder Gruppe ein fester Bruchteil von Bitplätzen in der Obergruppe zugeordnet. Ist beispielsweise die Datengeschwin­ digkeit in der Obergruppe 10 Kilobit je Sekunde, während die Eingangs-Datengeschwindigkeit in einer Gruppe 1 Kilobit je Sekunde beträgt, so kommt genau ein Zehntel der Datenbits in der Obergruppe von der betreffenden Gruppe. Um einen ununterbrochenen Betrieb bei einem synchron arbeitenden Multi­ plexsystem zu erreichen, muß die Datengeschwindigkeit in jeder Gruppe in einem präzisen Verhältnis zur Datengeschwindigkeit der Obergruppe gehalten werden. Dies wird im allgemeinen durch pha­ senstarre Einstellung der Datengeschwindigkeit in jeder Gruppe abhängig von einem Vielfachen der Datengeschwindigkeitsfrequenz in der Obergruppe erreicht.

In manchen Anwendungsfällen ist es jedoch nicht zweckmäßig, die Taktgeber für die Gruppen oder die zu verteilenden Datenströme mit dem Taktgeber für die Obergruppe oder den Ausgangsdatenstrom phasenstarr zu koppeln. In diesen Fällen wird im allgemeinen ein asynchron arbeitendes Multiplexsystem verwendet. Da die Daten­ geschwindigkeit in einer Gruppe dann nicht notwendigerweise ein fester Bruchteil der Datengeschwindigkeit am Ausgang des asyn­ chron arbeitenden Multiplexers ist, ist nicht genau bekannt, wieviele Bits die betreffende Gruppe zu einem bestimmten Ab­ schnitt der Obergruppe beiträgt. Diese Unsicherheit wird im all­ gemeinen durch die Verwendung sogenannter Einschubbits berück­ sichtigt. Im einzelnen ist die Datengeschwindigkeit in einer Gruppe oder einem Eingangsdatenstrom in einem bestimmten Bereich von mehreren Hundert ppm um eine Mittenfrequenz festgelegt. Nachdem also die niedrigstmögliche Frequenz des Taktgebers für den Eingangsdatenstrom oder die Gruppe bekannt ist, kann die niedrigste Zahl von Bits, welche von einer Gruppe zu einem Ab­ schnitt der Obergruppe beigetragen werden, bestimmt werden. Mit anderen Worten, es ist bekannt, wie viele Bits einer Gruppe stets als Teil eines bestimmten Abschnittes der Obergruppe in diese geliefert werden und diesen Bits werden bestimmte Bit­ plätze in dem Zeitabschnitt der Obergruppe fest zugeordnet. Ist dann die Taktfrequenz des Eingangsdatenstromes oder der Gruppe höher als die niedrigste Frequenz des möglichen Frequenzberei­ ches, so müssen für die betreffende Gruppe zusätzliche Bits an die Obergruppe übergeben werden. Diese Bits werden als Ein­ schubbits bezeichnet und in dem Zeitabschnitt der Obergruppe sind für diese Einschubbits ebenfalls Bitplätze vorgesehen.

Es müssen genug Bitplätze eingeplant werden, um zu berücksich­ tigen, daß die Taktfrequenz der Gruppe auch am oberen Ende ihres möglichen Frequenzbereiches liegen kann. Es ergibt sich also, daß abhängig von der Frequenz des Taktgebers der Gruppe die Einschubbitplätze in dem Zeitabschnitt der Obergruppe von den Daten des Eingangsdatenstromes verwendet werden oder nicht. Nachdem das Demultiplexersystem nur die eingeschobenen Daten­ bits von diesen Bitplätzen an ein bestimmtes Gerät ausgeben muß, ist es außerdem erforderlich, daß das Multiplexsystem zusammen mit dem Ausgangsdatenstrom der Obergruppe einen Code aussendet, welcher anzeigt, ob die zugeordneten Datenbit­ plätze für Einschubbits in dem betreffenden Zeitabschnitt ver­ wendet worden sind oder nicht.

Einrichtungen zur Übergabe digitaler Datenbits der zuletzt betrachteten Art sind aus der deutschen Offenlegungsschrift 27 52 996 und der US-Patentschrift 38 73 773 bekannt.

Bei bestimmten Anwendungsfällen von Multiplexer- und Demulti­ plexersystemen, beispielsweise Übertragungsstrecken mit Rück­ streuung an der Troposphäre, ergeben sich periodische Ab­ dämpfungsphasen, nämlich Zeitabschnitte, in denen die Fehler­ zahlen der Bitübertragung wesentlich schlechter sind als im Mittel über längere Zeitabschnitte. Während der Dämpfungs­ phasen oder Schwundphasen können Daten verlorengehen oder verzerrt werden. Insbesondere aber muß nach den Dämpfungs­ phasen oder Schwundphasen die Unversehrtheit der Bitzählung wiederhergestellt werden. Die Unversehrtheit der Bitzählung in einer Gruppe bedeutet, daß die Anzahl von Bits, die in der Gruppe oder in dem Ausgangskanal auf der Seite des Demulti­ plexers empfangen werden, gleich der Zahl der Bits sein muß, die über ein bestimmtes Zeitintervall hinweg auf der Seite des Multiplexers in den entsprechenden Kanal eingegeben werden. Ein Verlust der Unversehrtheit der Bitzählung des Datenstromes in einem Kanal oder in einer Gruppe ist sehr unerwünscht. Viele Anschlußgeräte, welche im allgemeinen mit Demultiplexern be­ trieben werden, müssen einem langwierigen Resynchronisations­ vorgang unterzogen werden, wenn die Unversehrtheit der Bit­ zählung verlorgengegangen ist. In manchen Fällen muß die Resynchronisation von Hand eingeleitet werden. Letztlich haben Verluste der Unversehrtheit der Bitzählung die Wirkung, daß sie den Prozentsatz der tatsächlichen Verfügbarkeit einer Übertragungsstrecke wesentlich herabsetzen.

Bei einem asynchron arbeitenden Demultiplexer jedoch hängt die Unversehrtheit der Bitzählung einer Gruppe sowohl von der Un­ versehrtheit der Bitzählung bezüglich der Obergruppe als auch von der richtigen Bewertung der Biteinschubcodes ab, welche Übertragungsfehler erleiden können. Demgemäß waren bisher ver­ wendete asynchrone Demultiplexer nicht für den Einsatz in ei­ ner Umgebung geeignet, in welcher starke Schwundphasen eine unrichtige Übertragung und Bewertung der Biteinschubcodes verursachen können.

Durch die Erfindung soll die Aufgabe gelöst werden, eine Ein­ richtung mit den Merkmalen des Oberbegriffes von Anspruch 1 so auszubilden, daß Störungen durch Fehler während starker Dämpfungsphasen oder Schwundphasen der Übertragungsstrecke vermieden werden und die Unversehrtheit der Bitzählung zwischen Eingangsseite und Ausgangsseite mit erhöhter Sicher­ heit gewahrt bleibt.

Diese Aufgabe wird durch die im kennzeichnenden Teil von An­ spruch 1 angegebenen Merkmale gelöst.

Die Datenübertragungseinrichtung kann einen Wähler enthalten, während die Steuermittel mit einem Festwertspeicher, insbe­ sondere einem programmierbaren Festwertspeicher und einem Aufwärts-/Abwärts­ zähler versehen sein können. Die Einrichtungen zur Bereitstellung der Steuerkennzahl enthalten zweckmäßig einen Zähler, welcher da­ zu dient, die Zahl zu speichern und anzusammeln, welche von der Zahl von Bits abgeleitet wird, die während einer Mehrzahl bestimm­ ter Zeitabschnitte übertragen werden. Diese Zeitabschnitte werden oft auch als Zeitrahmen bezeichnet.

Im einzelnen kann die hier vorgeschlagene Einrichtung zur Über­ gabe digitaler Datenbits in einem Multiplexsystem verwirklicht werden, welches Mittel zur Speicherung digitaler Datenbits aus einem ersten Serien-Digitaldatenstrom sowie Einrichtungen zur Übertragung der Bits aus den Speichermitteln an zugeordnete Bit­ plätze in einem zweiten Serien-Digitaldatenstrom höherer Geschwin­ digkeit enthält. Die Einrichtungen zur Übertragung der Datenbits können eine Einrichtung zur Steuerung der Anzahl von Bits enthal­ ten, welche während eines bestimmten Zeitintervalls übertragen werden, wobei diese Steuermittel auf die Anzahl von Bits in dem vorerwähnten Speicher ansprechen. Wie bereits gesagt, ist außer­ dem eine Einrichtung zur Bereitstellung einer Steuerkennzahl vor­ gesehen, welche von der Anzahl von Bits abgeleitet ist, welche während mehrerer Zeitintervalle oder Zeitrahmen übertragen wor­ den sind.

Die Speichermittel zum Einspeichern der Daten aus dem ersten Serien-Digitaldatenstrom haben zweckmäßig die Gestalt von FIFO- Speichergeräten. Die Übergabeeinrichtungen können mit einem Wähler versehen sein, wie er im allgemeinen auf der Seite des Multiplexers eingesetzt wird, um die zu übergebenden Daten aus einer Anzahl von Dateneingängen auszuwählen. Weiter kann es zweck­ mäßig sein, daß die Datenübergabe-Steuermittel einen Festwert­ speicher, insbesondere einen programmierbaren Festwertspeicher und einen Aufwärts-/Abwärtszähler in solcher Schaltung enthalten, daß der Grad der Besetzung der zuvor genannten Speichermittel an­ gezeigt wird. Die Einrichtungen zur Bereitstellung der Steuerkenn­ zahl können wiederum einen Zähler, beispielsweise einen Aufwärts-/ Abwärtszähler, enthalten.

In einem Multiplexer-Demultiplexersystem mit einer Einrichtung der hier vorgeschlagenen Art ergibt sich eine bessere Stabilität einer fehlerfreien Bitzählung gegenüber entsprechenden bekannten Systemen. In diesem System werden die digitalen Datenbits aus einem ersten Serien-Digitaldatenstrom in der bereits erwähnten Weise in einen ersten Speicher eingespeichert und von dort durch Datenübergabe-Steuermittel an bestimmte Bitplätze eines zweiten Serien-Digitaldatenstroms höherer Geschwindigkeit übergeben, wie zuvor schon ausgeführt wurde. Diese Bitplätze sind für Bits vor­ gesehen, die zusätzlich zu einer vorbestimmten Anzahl von Bits auftreten, welche stets während eines bestimmten Zeitintervalls übergeben werden. Die Datenübergabe-Steuermittel enthalten Mittel zur Steuerung der Anzahl von Bits, die auf die genannten Bit­ plätze übergeben werden, wobei die Steuermittel in Abhängigkeit von der Anzahl von Bits arbeiten, die in den erstgenannten Spei­ chermittel gespeichert sind. Weiter sind Einrichtungen vorgese­ hen, welche eine Steuerkennzahl bereitstellen, welche von der Anzahl von Bits abgeleitet ist, die auf die Bitplätze während einer Mehrzahl von Zeitintervallen übergeben worden sind. Die Steuerkennzahl wird in einem weiteren Speicher gespeichert und die Datenübergabe-Steuermitel bewirken eine Übertragung der in dem weiteren Speicher gespeicherten, abgeleiteten Steuerkennzahl zu dem zweiten Serien-Digitaldatenstrom hinzu. Auf der Seite des Demultiplexers wird von dem Serien-Digitaldatenstrom höherer Ge­ schwindigkeit der erste Serien-Digitaldatenstrom zu einem Aus­ gangskanal hin abgetrennt. Ferner sind Einrichtungen vorgesehen, welche auf die abgeleitete Steuerkennzahl ansprechen und die Un­ versehrtheit der Bitzählung in dem genannten Kanal aufrecht er­ halten. Mittels einer geeigneten Vorrichtung kann eine zu erwar­ tende Zahl unter Zugrundelegung der zuvor abgeleiteten Zahlen vorhergesagt werden. Während eines Übertragungsschwundes kann also die Vorrichtung zur Aufrechterhaltung der Unversehrtheit der Bitzählung auf die aus der Vergangenheit extrapulierte, zu erwartende Steuerkennzahl anstelle der abgeleiteten Kennzahl an­ sprechen. Die erstgenannten Speichermittel können wiederum von einem FIFO-Speicher gebildet sein und die Datenübergabeeinrich­ tung kann einen Wähler enthalten. Auch bei dem hier angesproche­ nen Anwendungsfall kann die Steuereinrichtung einen Festwert­ speicher, etwa einen programmierbaren Festwertspeicher sowie ei­ nen Aufwärts-/Abwärtszähler enthalten. Ebenso kann die Steuer­ kennzahl mittels eines Aufwärts-/Abwärtszählers bereitgestellt werden. Die auf die Steuerkennzahl ansprechenden Mittel können einen Mikroprozessor enthalten.

Im übrigen sei bezüglich zweckmäßiger Ausgestaltungen und Wei­ terbildungen auf die Ansprüche verwiesen, deren In­ halt hierdurch zum Bestandteil der Beschreibung gebracht wird, ohne an dieser Stelle den Wortlaut zu wiederholen.

Nachfolgend wird ein Ausführungsbeispiel unter Bezugnahme auf die Zeichnung näher erläutert. Es stellt dar

Fig. 1A ein schematisches Blockschaltbild eines Multiplexsystems der vorliegend angegebe­ nen Art,

Fig. 1B ein schematisches Blockschaltbild eines Demultiplexers des hier angegebenen Sy­ stems,

Fig. 2 ein Beispiel eines Sende-Zeitrahmens für das Multiplexersystem nach Fig. 1A mit den verschiedenen Zeitfeldern des Zeit­ rahmens,

Fig. 3 ein schematisches Blockschaltbild der Zeitgeber-Steuereinheit 118 nach Fig. 1A und

Fig. 4 ein Flußdiagramm des Algorithmus zur Über­ brückung einer Schwundphase und zur Er­ innerung bezüglich der Datengeschwindig­ keit, wie dies durch den Mikroprozessor 206 nach Fig. 1B verwirklicht wird.

Zunächst sei eine kurze Beschreibung der Wirkungsweise des hier vorgeschlagenen Systems ohne Bezugnahme auf eine einzelne Zeich­ nung vorausgeschickt. Wie einführend schon bemerkt wurde, ver­ wenden herkömmliche, asynchron arbeitende Multiplexsysteme Ein­ schubbits für die einzelnen Gruppen oder Kanäle, da die Taktge­ ber der einzelnen Gruppen nicht phasenstarr mit dem Taktgeber der Obergruppe gekoppelt sind. Das Einschubbitverfahren gibt die Möglichkeit der Aufrechterhaltung eines kontinuierlichen Daten­ flusses aus den Einzelkanälen oder Gruppen durch das Multiplex­ system ohne einen Datenrückstau über ein erträgliches Maß hinaus. Ein Einschubcode, welcher Teil des Zeitrahmens in der Obergruppe ist, liefert auf der Seite des Demultiplexers die Information, ob die Einschub-Bitplätze im Zeitrahmen Daten enthalten oder nicht. Es ist von Wichtigkeit, daß der Demultiplexer nur die richtige Anzahl von Datenbits zu dem Verbrauchergerät ausleitet, da anderenfalls die Geräte die Synchronisation oder die Unver­ sehrtheit der Bitzählung verlieren und neu synchronisiert werden müssen.

Bei Systemen der hier angegebenen Art überträgt der Multiplexer für jede Gruppe oder jeden Kanal zusätzlich zu dem Einschubcode eine Zahl, welche als kumulative Gesamteinschubzahl bezeichnet werden kann. Die kumulative Gesamteinschubzahl wird jedesmal um Eins erhöht, wenn ein Einschubbitplatz verwendet wird. Es er­ folgt eine Erniedrigung um Eins, wenn ein Bitplatz nicht verwen­ det worden ist. Die kumulative Gesamteinschubzahl stellt also die Historie der Einschubvorgänge dar. Während einer Dämpfungs­ phase oder Schwundphase führt der Demultiplexer immer noch un­ richtige Einschubvorgänge durch. Sobald aber die Schwundphase zu Ende gegangen ist, liefert die kumulative Gesamteinschubzahl dem Demultiplexer vom Multiplexer ausgehende Eingangsinformatio­ nen, so daß die Anzahl von Einschubbits je Gruppe korrigiert und die Unversehrtheit der Bitzählung in jeder Gruppe oder jedem Ka­ nal wiederhergestellt werden kann. Um weiter die Notwendigkeit einer großen Zahl von Korrekturen an den Verbrauchergeräten zu vermeiden, wird im Demultiplexer jedesmal dann ein Datengeschwin­ digkeitsspeicher aufdatiert, wenn ein Einschubbitplatz verwendet wird. Tritt eine Schwundphase oder Störungsphase auf, so wird diese Information von dem Demultiplexer dazu verwendet, Einschub­ bits im annähernd der richtigen Geschwindigkeit hinzuzufügen. Dies hat die Wirkung, daß der Demultiplexer nach Beendigung der Schwundphase oder Störungsphase nicht eine große Anzahl von Bits korrigieren muß.

Das Zusammenwirken der Signale entsprechend der kumulativen Ge­ samteinschubzahl und des Datengeschwindigkeitsgedächtnisses führt zu einer zuverlässigen Schwundphasenüberbrückung bezüglich der Unversehrtheit der Bitzählung für eine Bitfehlergeschwindigkeits- Schwundphase von 0,5 über eine Zeit von nicht weniger als 4 Se­ kunden. Wenn die Schwundphase endet, so wird der Synchronismus oder die Unversehrtheit der Bitzählung im allgemeinen innerhalb einiger Millisekunden wiederhergestellt, nachdem sich die Bit­ fehlergeschwindigkeit auf 10^-2 oder darüber verbessert hat. Dies bedeutet eine ganz beträchtliche Verbesserung gegenüber Systemen ohne Schwundphasenüberbrückung.

In den Fig. 1A und 1B sind ein Multiplexer bzw. ein Demulti­ plexer der vorliegend beschriebenen Art gezeigt. Gemäß Fig. 1A besteht der Dateneingang, welcher oben auch als Gruppe bezeich­ net worden ist aus einem Serien-Digitaldatenstrom, welcher zu­ sammen mit anderen Digitaldatenströmen im Multiplexverfahren zu einem Demultiplexer übertragen werden soll. Das nachfolgend be­ schriebene System ergibt eine Verbesserung gegenüber entspre­ chenden bekannten Systemen aufgrund der Aufrechterhaltung der Un­ versehrtheit der Bitzählung bezüglich eines Kanals oder einer Gruppe auf der Seite des Demultiplexers, obwohl die Einrichtung, welche zwischen Eingang und Ausgang liegt, asynchron arbeitet. Das bedeutet, daß die Unversehrtheit der Bitzählung erhalten bleibt, obwohl die Datengeschwindigkeit der Gruppe nicht ein kon­ stanter Bruchteil der Datengeschwindigkeit der übertragenen Da­ ten ist, wie das im Gegensatz zu dem hier beschriebenen System im allgemeinen bei synchron arbeitenden Multiplexsystemen der Fall ist, bei denen eine phasenstarre Kopplung der beiden Ge­ schwindigkeiten vorgenommen ist. Zwar kann eine Vielzahl von Ein­ gangsdatengeschwindigkeiten bei geringfügigen Abwandlungen im Sy­ stem vorgesehen sein, doch ist bei den nachfolgenden Betrachtun­ gen angenommen, daß die Eingangsdaten in den Pufferspeicher 100 von dem Multiplex-Eingangstaktgeber mit einer Frequenz von 1,544 MHz ± 200 ppm eingegeben werden, wie sie von einem nicht darge­ stellten Eingangsgerät bereitgestellt werden. Der Pufferspeicher 100 ist vorzugsweise ein FIFO-Speicher, welcher einen Speicherum­ fang von 64 Bit hat. Der Pufferspeicher 100 ist vorgesehen, da die Dateneingabegeschwindigkeit der Gruppe möglicherweise nicht ganz­ zahlig in der Datenübertragungsgeschwindigkeit des Mulitplexers enthalten ist. Ferner wird wegen der Besetzung des Übertragungs­ zeitrahmens und der Forderung nach Flexibilität im Aufbau dieses Zeitrahmens der Eingangsdatenstrom oder die Gruppe im allgemeinen nicht mit einer konstanten Geschwindigkeit in den in Fig. 1B ge­ zeigten Wähler 120 taktweise eingegeben. Vielmehr empfängt der Wähler den Eingangsdatenstrom aus dem Pufferspeicher 100 unter Steuerung durch den von der Zeitgeber- und Steuereinheit 118 zu­ geführten Multiplexerausgangstakt. Eine ins einzelne gehende Be­ schreibung der Ableitung des Multiplexerausgangstaktes wird weiter unten im Zusammenhang mit Fig. 3 gegeben. Es sei hier lediglich angemerkt, daß die Anzahl der Taktimpulse des Multiplexer-Aus­ gangstaktes für den Pufferspeicher 100 über verhältnismäßig lange Zeiträume hinweg annähernd gleich der Zahl der Taktimpulse des Mulitplexer-Eingangstaktes für den Pufferspeicher sein muß. Ande­ renfalls würde der Pufferspeicher 100 entweder leer werden oder überfließen. Das Gleichgewicht oder die Ausgeglichenheit des Be­ setzungszustandes hinsichtlich der Datenbits im Pufferspeicher 100 wird durch die Verwendung von Einschubbitplätzen aufrecht erhalten. Genauer gesagt werden, wenn sich der Pufferspeicher 100 über einen bestimmten Pegel (normalerweise halb voll) gefüllt hat, Bits, welche als Einschubbits bezeichnet werden, in zugeordnete Bitplätze des Übertragungszeitrahmens eingeschoben. Diese Ein­ schubbits werden zusätzlich zu derjenigen Zahl von Bits der be­ treffenden Gruppe oder des betreffenden Kanals übertragen, welche stets in den Übertragungszeitrahmen enthalten sind. Wenn anderer­ seits sich der Pufferspeicher 100 unter einem bestimmten Pegel entleert hat, so werden keine zusätzlichen Bits aus dem Puffer­ speicher 100 in den Zeitrahmen eingegeben oder eingeschoben und die betreffenden, den Einschubbits sonst zugeordneten Bitplätze blei­ ben unbenützt.

Der Zähler 102 ist als Besetzungsanzeiger für den Pufferspeicher 100 wirksam. Vorzugsweise ist der Zähler 102 ein gebräuchlicher Aufwärts-/Abwärtszähler, dessen Aufwärtszählung durch die Multi­ plexer-Eingangstaktimpulse und dessen Abwärtszählung durch die Multiplexer-Ausgangstaktimpulse ausgelöst wird. Wenn also die Be­ setzung des Pufferspeichers 100 wegen einer relativ höheren Anzahl von Multiplexer-Eingangstaktimpulsen gegenüber den Multiplexer- Ausgangstaktimpulsen hoch ist, so ist auch der Zählerstand im Zäh­ ler 102 verhältnismäßig hoch. Wenn umgekehrt die Besetzung des Pufferspeichers 100 aufgrund verhältnismäßig häufiger aufgetrete­ nen Multiplex-Ausgangstaktimpulsen gegenüber Multiplex-Eingangs­ taktimpulsen niedrig ist, so ist der Zählerstand im Zähler 102 entsprechend niedriger. Der Ausgang des Zählers 102, welcher auf der Leitung 104 dargeboten wird, ist die höchstwertige Stelle des Zählers 102 und zeigt an, ob der Speicher 100 mehr als halb voll ist. Bei einer Zählerkapazität für einen Zählerstand bis zu 64 liefert also die höchstwertige Stelle des Zählers eine Anzeige dafür, daß der Pufferspeicher 100 über die Hälfte besetzt ist. Eine logische Eins auf der Leitung 104 ist somit die Anzeige für eine Besetzung des Pufferspeichers 100 von über 50%.

Das der höchstwertigen Stelle des Zählers 102 entsprechende Bit­ signal auf der Leitung 104 wird einem Register 106 zugeführt, welches vorzugsweise ein Flip-flop enthält. Die Funktion dieses Bauteiles besteht darin, die Information bezüglich des Besetzungs­ zustandes des Pufferspeichers 100 in Gestalt der höchstwertigen Bitstelle des Zählers 102 festzuhalten und sowohl einem Zähler 108 als auch der Zeitgeber- und Steuereinheit 118 zuzuführen. Die Eingabe des der höchstwertigen Bitstelle entsprechenden Signales in das Register 106 wird durch Impulse gesteuert, welche über die Leitung 110 von der Zeitgeber- und Steuereinheit 118 zuge­ führt werden, worauf weiter unten im Zusammenhang mit Fig. 3 noch eingegangen wird. Es sei hier lediglich angemerkt, daß die­ se taktweise Eingabe vorzugsweise einmal je Übertragungszeitrah­ men geschieht.

Wie schon erwähnt, geschieht die Ankopplung des Ausgangs des Re­ gisters 106 zu zwei unterschiedlichen Bauteilen hin. Zum einen wird das registerausgangsseitige Bitsignal der Zeitgeber- und Steuereinheit 118 zugeführt, da dieses Signal eine Anzeige für den Besetzungszustand des Pufferspeichers 100 darstellt und da­ von abhängig ist, ob Einschubbits erforderlich sind oder nicht. Zwar erfolgt eine detaillierte Beschreibung der Zeitgeber- und Steuereinheit 118 in Verbindung mit Fig. 3, doch sei schon jetzt darauf hingewiesen, daß der Ausgang des Registers 106 als Adres­ senbit für einen programmierbaren Festwertspeicher innerhalb der Zeitgeber- und Steuerschaltung eingesetzt wird. Ein in dem pro­ grammierbaren Festwertspeicher vorgegebenes Programm bestimmt, ob Einschubbits aus dem Pufferspeicher für die Übertragung als Teil des Übertragungszeitrahmens ausgewählt werden. Die Zeitge­ ber- und Steuereinheit 118 steuert den Wähler 120, welcher eine Datenserie von dem Pufferspeicher 100 zu dem Datenübertragungs­ kanal 122 übergibt. Außerdem liefert, wie zuvor schon erwähnt wurde, die Zeitgeber- und Steuereinheit 118 die Multiplexer- Ausgangstaktsignale zur taktweisen Entnahme von Daten aus dem Pufferspeicher 100.

Der Ausgang des Registers 106 wird zum anderen dem Zähler 108 zugeführt. Der Zähler 108 besteht in einem Aufwärts-/Abwärts­ zähler, welcher seinen Zählerstand erhöht, wenn der Ausgang des Registers 106 eine logische Eins signalisiert, während sich der Zählerstand erniedrigt, wenn der Ausgang des Registers 106 eine logische Null ist. Die Anordnung ist also so getroffen, daß der Stand des Zählers 108 eine kumulative Gesamtzahl von Bitein­ schubvorgängen wiedergibt, welche von der Zeitgeber- und Steuer­ einheit 118 bezüglich der Daten im Pufferspeicher 100 vorgenommen hat. Die zu zählenden Impulse für den Zähler 108 werden diesem von der Zeitgeber- und Steuerenheit 118 über die Leitung 112 zuge­ führt. Die Anschlüsse des Zählers 108 sind so geschaltet, daß nach serienweiser, taktweiser Entnahme unter Steuerung von Taktimpulsen der Leitung 114 von der Zeitgeber- und Steuereinheit 118 aus der anfängliche Zählerstand wiederhergestellt ist.

In Fig. 2 ist ein Beispiel eines Übertragungszeitrahmens wieder­ gegeben, um die vorausgegangenen Betrachtungen leichter verständ­ lich zu machen. Es sei bemerkt, daß der dargestellte Zeitrahmen nur ein Erläuterungsbeispiel ist und daß im praktischen Betrieb einige der wiedergegebenen Felder oder Abschnitte bedeutend grös­ ser und komplizierter sein können und daß noch weitere Felder oder Abschnitte vorgesehen sein können. Insbesondere ist der Zeit­ rahmen in dem Ausführungsbeispiel, welches mit der vorerwähnten Datengeschwindigkeit arbeitet, in beachtlichem Maße unterschied­ lich ausgebildet. Die wesentlichen Merkmale des praktischen Aus­ führungsbeispiels stimmen jedoch bezüglich des Zeitrahmens mit der Darstellung nach Fig. 2 überein. Zunächst sei angenommen, daß dann, wenn sich die Mulitplexer-Eingangstaktfrequenz für die Gruppe 1 oder den Kanal 1 am unteren Ende ihres möglichen Fre­ quenzbereiches befindet, ein Minimum von 9 Bits der Gruppe 1 oder des Kanals 1 für die Aufnahme in den Übertragungszeitrahmen zur Verfügung steht. Während der der Grupe 1 oder dem Kanal 1 zuge­ ordneten Zeitdauer gemäß Fig. 2 liefert also die Zeitgeber- und Steuereinheit 118 ein logisches Eingangssignal zu dem Wähler 120, so daß der Pufferspeicher 100 angewählt wird. Weiter liefert die Zeitgeber- und Steuereinheit 118 neun Multiplexer-Ausgangstakt­ impulse zum Pufferspeicher 100, um neun Datenbits über den Wähler 120 zu dem Datenübertragungskanal von Leitung 122 auszuleiten. Darauf wird, was durch den Ausgang des Registers 106 entschieden wird, der den Besetzungszustand des Pufferspeichers 100 anzeigt, der Wähler 120 von der Zeitgeber- und Steuereinheit vermittels eines logischen Eingangssteuersignales so gesteuert, daß für eine Zeitdauer, welche neun Bitplätzen in dem Übertragungszeit­ rahmen entspricht, entweder ein Potential von +5 Volt oder Erd­ potential ausgewählt wird. Das Potential von +5 Volt wird ge­ wählt, wenn Datenbits aus der Gruppe 1 oder dem Kanal 1 in dieser Gruppe oder diesem Kanal zugeordneten Einschubbitplätzen einge­ schoben werden sollen, während das Potential von 0 Volt ausge­ wählt wird, wenn dies nicht stattfinden soll. Dieses Zeitinter­ vall liefert den Einschubcode, wie in Fig. 2 innerhalb des Zeitrahmens bezeichnet. Dann wird, nachdem solchermaßen logische Signale zu dem Wähler 120 geleitet wurden, daß der Pufferspeicher 100 ausgewählt ist, von der Zeitgeber- und Steuereinheit ent­ weder eine Anzahl von 2 oder von 0 Multiplexer-Ausgangstaktim­ pulsen dem Pufferspeicher 100 zugeführt, je nachdem, ob der Einschubcode +5 Volt (entsprechend einer logischen Ziffer 1) oder 0 Volt (entsprechend einer logischen Ziffer 0) war. Werden Takt­ impulse bereitgestellt, so werden zwei Datenbits aus der Gruppe 1 im Pufferspeicher 100 über den Wähler 120 übertragen und erschei­ nen innerhalb des Zeitrahmens an Bitplätzen, welche in Fig. 2 mit "Gruppe 1, Einschubbits" bezeichnet sind. Werden die Takt­ impulse nicht bereitgestellt und zugeführt, so werden die für Einschubbits der Gruppe 1 oder des Kanals 1 vorgesehenen Bit­ plätze innerhalb des Zeitrahmens nicht verwendet. Als nächstes wird bei dem hier vorgeschlagenen System von der Zeitgeber- und Steuereinheit 118 der Wähler 120 durch logische Steuer­ signale so gesteuert, daß der Zähler 108 angewählt wird. Während dieses Zeitabschnittes liefert die Zeitgeber- und Steuerein­ heit acht Taktimpulse über die Leitung 114 zu dem Zähler 108, so daß in Serie acht Bitplätze entsprechend der angesammelten Gesamtsumme von Einschubvorgängen zu dem Datenübertragungskanal übertragen werden. Die übrigen Felder im Übertragungszeitrahmen sind charakteristischerweise für andere Eingänge von anderen Grupen oder Kanälen und für eine Reserve vorbehalten. Der Aus­ gang des Wählers 120 wird zu dem Sender 124 übertragen, welcher Teil einer gebräuchlichen Übertragungsverbindung mit Streuung an der Troposphäre sein kann. Der Sender ist bei dem gezeigten Ausführungsbeispiel mit einer Antenne 126 gekoppelt.

In Fig. 3 ist schematisch ein Blockschaltbild der Zeit­ geber- und Steuereinheit 118 gezeigt. Der Übertragungstakt­ geber 130 arbeitet mit einer Frequenz von 3,5 MHz und ist an einen ÷N Zähler 132, einem Zähler 134, einer Dekodierungs­ schaltung 140 und einem Befehlsregister 138 verbunden. Wenn der Zähler 134 von dem Ergebnis des ÷N Zählers erregt wird, so zählt er mit einer Geschwindigkeit von 3,5 MHz, wobei die einzelnen Stufen Adressleitungen zur aufeinanderfolgenden Adressierung der Befehle im programmierbaren Festwertspeicher 136 bilden. Die Programmierung des Festwertspeichers 136 ist eine Aufgabe, welche für den Fachmann auf diesem Gebiete ge­ läufig ist. Im einzelnen wird der Inhalt eines Speicherplatzes des Festwertspeichers 136, welcher durch Adressierung bestimmt worden ist, in das Befehlsregister 138 herausgelesen, was unter Steuerung des Übertragungstaktgebers 130 geschieht. Weiter be­ wirken die Bits im Befehlsregister die logische Steuerung des Wählers 120, einer Dekodierungseinrichtung 140 und des ÷N Zählers 132. Es sei nun beispielsweise der Übertragungszeit­ rahmen gemäß Fig. 2 betrachtet. Für die ersten neun Zählungen des Übertragungszählers ist die Anordnung vorzugsweise so ge­ troffen, daß die drei geringstwertigen Bits des andressierten Speicherplatzes einen Code solchermaßen liefern, daß der Wäh­ ler 120 die Daten der Gruppe 1 von dem Pufferspeicher 100 aus­ wählt und die Dekodierungseinrichtung 140 neun Multiplexer- Ausgangstaktimpulse an den Pufferspeicher 100 abgibt. Zwei Bits, welche vom Befehlsregister 138 zu dem Zähler 132 geführt werden, können dazu dienen, den Zähler 132 auf neun zu stellen, so daß das Ausgangsergebnis des Zählers 132 den Zähler 134 erst nach neun Taktimpulsen erregt. Während der ersten neun Zählungen oder Taktzeiten des Zeitrahmens nach Fig. 2 wird also nur ein Adressenplatz in dem programmierbaren Festwertpeicher 136 adressiert, wodurch die Programmierung vereinfacht und der Speicheraufwand bezüglich des Programms reduziert wird. Für die Bits 10 bis 18 des Übertragungszeitrahmens muß ein Befehl adressiert oder ausgewählt werden, der die Dekodierungsein­ richtung 140 mit entsprechenden Steuerbits versorgt, so daß entweder das Potential von +5 Volt oder von 0 Volt ausge­ wählt wird, je nachdem, ob das Adressenbit vom Register 106 eine logische Ziffer 1 oder eine logische Ziffer 0 ist. Für den neunzehnten oder zwanzigsten Übertragungstaktimpuls des Zeitrahmens wird das Adressenbit des Registers 106 dazu ver­ wendet, zu bestimmen, ob die zu dem Dekodierer 140 gelangenden logischen Signale zu Einschubbits führen, indem dem Puffer­ speicher 100 Mulitplexer-Ausgangstaktimpulse zur Datenentnahme zugeführt werden. Für die Bitstellen oder Takte 21 bis 28 des Übertragungszeitrahmens muß ebenfalls ein Befehl adressiert werden, welcher die kumulative Gesamtzahl der Einschubbits von dem Zähler 108 wählt und die Dekodierungseinrichtung 140 muß über die Leitung 114 dem Zähler 108 acht Taktimpulse zu­ führen. Es sei nochmals darauf hingewiesen, daß für die obigen Befehle die beiden höchstwertigen Bits des Befehlswortes ver­ wendet werden können, um die Anzahl von Taktzeiten zu bestimmen, während welchen derselbe Befehl Gültigkeit hat. Bei dem bevor­ zugten Ausführungsbeispiel wird ein programmierbarer Festwert­ speicher mit einer Speicherkapazität von 512 Wörtern zu je­ weils acht Bit verwendet. Dies bietet genügend Programmspeicher­ kapazität, um zusätzlich zu der Gruppe 1 die anderen Eingangs­ signale und eine Reserve für den Zeitrahmen zu speichern. Es läßt sich jedoch jedenfalls ein programmierbarer Festwertspeicher beliebiger Größe verwenden, welcher dazu ausreicht, die sich aus der Konstruktion des System ergebende Aufgabe zu übernehmen. Das System ist so ausgelegt, daß der Zähler 134 für jeden Zeit­ rahmen bei einer festen Zählung beginnt und ein Durchführungs­ taktimpuls für je einen Zeitrahmen zu dem Register 106 und dem Zähler 108 geführt wird. Es kann zweckmäßig sein, daß der zu dem Zähler 108 gelangende Taktimpuls um einen Zähltakt ver­ zögert wird.

Fig. 1B zeigt ein Blockschaltbild eines Demultiplexers auf der Empfangsseite der Übertragungsstrecke mit Streuung an der Tropo­ sphäre. Die übertragenen Signale treffen vom Sender her auf eine Antenne 200 üblicher Bauart, welche mit einem Empfänger 202 gekoppelt ist. Der Ausgang des Empfängers stellt den über­ tragenen Obergruppen-Seriendatenstrom dar und wird an die logische Zeitrahmen-Suchschaltung 204, den Mikroprozessor 206, und den Pufferspeicher 208 gekoppelt, welche sämtlich an die Leitung 201 angeschlossen sind. Außerdem liefert der Empfänger auf der Ausgangsleitung 203 den Übertragungstakt von 3,5 MHz an den Mikroprozessor 206 und an die logische Zeitrahmen- Suchschaltung 204.

Die Funktion der logischen Zeitrahmen-Suchschaltung 204 besteht in an sich bekannter Weise darin, einen Synchronisationsimpuls zur richtigen Zeit an den Mikroprozessor 206 abzugeben. Zwar sind diesbezügliche Einzelheiten in dem Beispiel des Übertra­ gungszeitrahmens gemäß Fig. 2 nicht gezeigt, doch wird auch ein Zeitrahmencode übertragen. Dieser wird von der logi­ schen Zeitrahmen-Suchschaltung dekodiert und resultiert in einem Impuls für jeden Zeitrahmen, welcher von der Suchschal­ tung dem Mikrokprozessor 206 zugeführt wird, um den Synchronis­ mus bezüglich des Zeitrahmens aufrechtzuerhalten. Beispielsweise enthält die logische Zeitrahmen-Suchschaltung 204 ein Schiebe­ register, dessen einzelne Stufen mit einem Vergleicher verbunden sind, so daß der dynamische Inhalt des Schieberegisters mit einem bestimmten Zeitrahmencode verglichen werden kann. Zweck­ mäßig wird die logische Zeitrahmen-Suchschaltung 204 von dem Mikroprozessor 206 während einer Schwundphase oder Störungs­ phase gesperrt, worauf nachfolgend noch eingegangen wird.

Der Mikroprozessor 206 arbeitet mit einer Taktgeschwindigkeit, welche dem Übertragungstakt der Datenübertragung entspricht. Im vorliegenden Falle erfolgt die Übertragung mit einer Bit­ frequenz von 3,5 MHz. Vorzugsweise wird ein von der Raytheon Company unter der Typenbezeichnung 2901 A auf den Markt ge­ brachter Mikroprozessor verwendet, doch sind im Handel auch andere Mikroprozessoren erhältlich, welche die Anforderungen bezüglich Arbeitsgeschwindigkeit und Handhabung der Daten er­ füllen. Wie schon erwähnt, nimmt der Mikroprozessor 206 ein­ gangsseitig die übertragenen Daten, den Datenübertragungs­ takt und die Synchronisationsimpulse der logischen Zeitrahmen- Suchschaltung auf. Am Ausgang liefert der Mikroprozessor die Demultiplexer-Eingabetaktsignale für den Pufferspeicher 208. Zusätzlich kann der Mikroprozessor Datentaktsignale für andere Ausgänge oder andere Gruppen bereitstellen, welche anderen Eingängen gemäß Fig. 1A entsprechen. Die Programmierung des Mikroprozessors ist eine dem Fachmann geläufige Aufgabe bei Kenntnis der nachfolgend erläuterten Voraussetzungen.

Die Aufgabe des Mikroprozessors 206 innerhalb des Gesamt­ systems ist es, Taktimpulse in solcher Weise bereitzustellen, daß die Datenbits der Obergruppe oder des übertragenen Daten­ stromes im Demultiplexverfahren auf die richtigen Kanäle ver­ teilt werden. Betrachtet man im einzelnen den der Gruppe 1 zugeordneten Kanal gemäß Fig. 1B, so bewirkt der Mikro­ prozessor 206, daß der Pufferspeicher 208 Demultiplex-Eingabe­ taktsignale synchron zu den Daten aus der Leitung 201 enthält, so daß die Daten bei unversehrter Bitzählung taktweise in den Pufferspeicher 208 einrücken. Es sei nochmals gesagt, daß der Mikroprozessor den Synchronismus des Zeitrahmens durch Ver­ wendung eines Synchronimpulses aufrechterhält, welcher von der logischen Zeitrahmen-Suchschaltung 204 bereitgestellt wird. Betrachtet man wieder Fig. 2, so ist festzustellen, daß der Mikroprozessor 206 zunächst neun aufeinanderfolgende Demulti­ plexer-Eingabetaktsignale an den Pufferspeicher 208 abgibt, welche gleichzeitig zu entsprechende neun Serien-Datenbits auftreten, welche zu der Gruppe 1 gehören und auf der Leitung 201 anstehen. Auf diese Weise werden die Daten taktweise in den Pufferspeicher 208 eingegeben. Hierauf überpüft der Mikroprozessor den neunstelligen Einschubcode um festzustellen, ob die Bits 19 und 20 des Zeitrahmens für Einschubdaten ver­ wendet worden sind oder nicht. Ist der Code eine Mehrzahl von logischen 1, was auf Einschubbits hinweist, so liefert der Mikroprozessor zwei aufeinanderfolgende Demultiplexer-Eingabe­ taktsignale gleichzeitig zu den entsprechenden Bitplätzen im Zeitrahmen. Falls die betreffenden Bitplätze nicht für Ein­ schubbits verwendet worden sind, so werden auch keine zwei Demultiplexer-Eingabetaktsignale erzeugt. Hierauf nimmt der Mikroprozessor eine Erhöhung oder Erniedrigung des die kumu­ lative Gesamtzahl der Einschübe angebenden Codes vor. Als nächstes bildet der Mikroprozessor die Algorithmen für die Schwundphasenüberbrückung und für das Übertragungsgeschwindig­ keitsgedächtnis. Das Verständnis diesbezüglich wird durch die Erläuterungen anhand Fig. 4 erleichtert.

In dem Flußdiagramm nach Fig. 4 sind folgende logische Variablen erwähnt:

• Multiplexerzählung
• Alte Multiplexerzählung
• Demultiplexerzählung
• Erwartete Zählung.

"Multiplexerzählung" bedeutet die kumulative Gesamtzahl von Ein­ schubvorgängen. Diese Zahl wird von dem Multiplexer in dem die kumulative Gesamtzahl für Gruppe 1 enthaltenden Feld des je­ weils augenblicklichen Zeitrahmens (siehe Fig. 2) übertragen. "Alte Multiplexerzählung" ist die gespeicherte Multiplexerzäh­ lung aus dem vorhergehenden Zeitrahmen. "Demultiplexerzählung" ist die kumulative Gesamtzahl der auf der Seite des Demulti­ plexers vorgenommenen tatsächlchen Einschubvorgänge bezüglich der Daten, welche aufgrund der Demultiplexer-Eingabetaktsignale in den Speicher 208 eingegeben werden. "Erwartete Zählung" ist die erwartete kumulative Gesamtzahl von Einschubvorgängen, welche auf der Seite des Demultiplexers vorherzusagen wäre, wenn während einer Schwundphase mit derselben Einschubgeschwindigkeit weiter verfahren würde, wie sie vor Auftreten der Schwundphase beob­ achtet wurde. Wenn der Demultiplexer feststellt, daß eine Störungsphase oder Schwundphase auftritt, so wird die Demulti­ plexerzählung oder die örtliche Bitzählung in Übereinstimmung mit der erwarteten Zählung gehalten. Wenn keine Schwundphase vorherrscht, dann macht der Demultiplexer gegebenenfalls Korrekturen bezüglich der Bitzählung je nachdem, ob die Multiplexerzählung oder die empfangene Bitzählung mit der Demultiplexerzählung oder der tatsächlichen örtlichen Bit­ zählung übereinstimmt. Demgemäß ist der erste Schritt zu Beginn des Flußdiagramms nach Fig. 4 die Feststellung, ob eine Störungsphase oder Schwundphase vorherrscht oder nicht. Dies geschieht in den Funktionsblöcken 300 und 302 durch Feststellung, ob die empfangenen Multiplexerzählungen während der vergangenen fünf Zeitrahmen stetig geblieben sind. Im einzelnen wird im Funktionsblock 300 die Multiplexerzählung mit der alten Multiplexerzählung verglichen, um festzustellen, ob sie sich um mehr als 1 unterscheiden. Wenn der Vergleich günstig ausfällt, so wird der Vergleich für die vorausgegange­ nen vier Zeitrahmen durchgeführt. Wenn für die Vergleichsvor­ gänge bezüglich der fünf vergangenen Zeitrahmen sich die kumulativen Gesamtzahlen der Einschübe innerhalb eines Unter­ schiedes von 1 bewegen, so ist anzunehmen, daß sich die Troposphären-Übertragungsstrecke nicht im Zustand einer Schwund­ phase befindet. In diesem Falle ist in dem Funktionsblock 304 festzustellen, ob die Multiplexerzählung gleich der Demulti­ plexerzählung ist. Sind die Zählungen unterschiedlich, so zeigt das an, daß einer oder mehrere der Biteinschubcodes vom Multi­ plexer falsch interpretiert worden ist bzw. sind und in dem Funktionsblock 306 wird eine entsprechende Anzahl von Bits entweder hinzugefügt oder im Speicher 208 gelöscht, um die Unversehrtheit der Bitzählung wieder herzustellen. Eine Hinzu­ fügung von Bits erfolgt durch Bereitstellung von Demultiplexer- Eingabetaktimpulsen für den Speicher 208 , wobei diese Taktim­ pulse nicht tatsächlich Daten einrücken lassen, sondern nur zur Korrektur der Bitzählung dienen. Ein Löschen von Bits geschieht dadurch, daß im nächsten Übertragungszeitrahmen weniger als neun Demultiplexer-Eingabetaktimpulse für die Daten der Gruppe 1 bereitgestellt werden. Es sei bemerkt, daß zwar echte Daten unterdrückt werden, doch wäre die Auswertung dieser Bits im Verbrauchergerät bei nichtvorhandener unversehrter Bit­ zählung ohnedies ungültig. Nach der Korrektur zur Herstellung der Unversehrtheit der Bitzählung wird im Funktionsblock 308 die Demultiplexerzählung der Multiplexerzählung gleichgemacht und der Programmfluß vereinigt sich dort mit dem Programm­ zweig bei Gleichheit von Multiplexerzählung und Demultiplexer­ zählung. Hierauf wird die erwartete Zählung in dem Funktions­ block 310 mit der Multiplexerzählung gleichgemacht. Der nächste Schritt in diesem bei Nichtvorhandensein einer Schwundphase durchlaufenen Programmzweig ist die Durchführung des Algorith­ mus bezüglich des Datengeschwindigkeitsgedächtnisses im Funktionsblock 312. Der Zweck dieses Algorithmus ist es, eine erwartete Zählung zu erzeugen, welche anstelle der Multi­ plexerzählung während langer Schwundphasen verwendet werden kann, um die notwendigen Korrekturen bezüglich der Unversehrt­ heit der Bitzählung möglichst klein zu halten, wenn die Schwundphase zu Ende kommt. Die erwartete Zählung stellt eine Historie der Frequenz dar, mit welcher der Multiplexer Ein­ schubvorgänge durchgeführt hat. Im einzelnen wird aus der Anzahl der Zeitrahmen errechnet, wie lange die Multiplexer­ zählung brauchte, um während nicht gestörter oder nicht durch Schwundphasen beeinflußter Zeiträume eine Erhöhung oder Er­ niedrigung um 64 vorzunehmen. Nach dem Funktionsblock 312 erreicht der Programmfluß das Ende der Verarbeitung bezüglich der Gruppe 1 und beginnt mit der Verarbeitung anderer Felder des Übertragungszeitrahmens.

Es sei nun zu den Funktionsblöcken 300 und 302 nach Fig. 4 zurückgekehrt. Wenn sich die Multiplexerzählung und die alte Multiplexerzählung entweder des gegenwärtigen Zeitrahmens oder eines der vier vorangegangenen Zeitrahmen um mehr als 1 unterscheiden, so zeigt dies eine Schwundphase oder Störungs­ phase an. Tritt der Fehlvergleich in dem gegenwärtigen Zeit­ rahmen auf, so wird die Vergleichszählung, nämlich die Anzahl auf einanderfolgender Vergleiche mit einem Unterschiedsergebnis von 1, in dem Funktionsblock 314 auf 0 gestellt. Hat sich der Fehlvergleich in einem der vier vorausgegangenen Zeitrahmen herausgestellt, so wird die Vergleichzählung in dem Funk­ tionsblock 316 inkrementiert. Hierauf vereinigen sich die beiden Zweige des Flußdiagramms. Nachdem sich jetzt das System in einer Störungsphase oder Schwundphase befindet, wird die Demultiplexerzählung mit der erwarteten Zählung anstatt mit der Multiplexerzählung im Funktionsblock 318 verglichen. Die Ableitung der erwarteten Zählung ist oben im Zusammenhang mit dem Funktionsblock 312 beschrieben worden. Ist die Demulti­ plexerzählung der erwarteten Zählung nicht gleich, so werden im Funktionsblock 320 Bits im Pufferspeicher 208 entweder hinzugefügt oder gelöscht, was in ähnlicher Weise geschieht, wie zuvor im Zusammenhang mit Funktionsblock 306 erläutert wurde. Hierauf folgend wird die Demultiplexerzählung in dem Funktionsblock 322 aufdatiert, bis sie der erwarteten Zählung gleich ist. Der Ausgang des Funktionsblockes 322 vereinigt sich dann mit dem Ausgang des Funktionsblockes 318 bei positivem Vergleichsergebnis und in dem Funktionsblock 324 wird eine neue erwartete Zählung aus den Daten errechnet, welche im nichtgestörten Zustand von dem Funktionsblock 312 bezogen werden. Vom Ausgang des Funktionsblockes 324 verläuft die Programmverarbeitung zum Ende dieses Unterprogramms und zu anderen Datenfeldern.

Der zuvor beschriebene Algorithmus der Schwundphasenüber­ brückung und des Datenübertragungsgeschwindigkeits-Gedächt­ nisses ergibt sich bei dem vorliegend angegebenen System eine Verbesserung gegenüber bekannten Systemen hinsichtlich der Aufrechterhaltung der korrekten Bitzählung bezüglich der in den Pufferspeicher 208 eingegebenen Daten eines Kanals. Es sei bemerkt, daß der Mikroprozessor auch die Taktimpulse für andere Datengruppen oder Kanäle liefert, welche aus der Ober­ gruppe oder dem übertragenen Seriendatenstrom im Demultiplex­ verfahren zu verteilen sind.

Es sei nun wieder auf Fig. 1B Bezug genommen. Die Aufgabe des Zählers 210, des Schaltungsschleifenfilters 212 und des spannungsgesteuerten Oszillators 214 ist es, für den Puffer­ speicher 208 Demultiplexer-Entnahmetaktsignale bereitzu­ stellen, welche mit verhältnismäßig konstanter Frequenz auf­ treten und die Besetzung des Pufferspeichers 208 auf "halbvoll" halten. Treten die Demultiplexer-Entnahmetaktimpulse mit zu hoher Geschwindigkeit auf, so würde sich der Pufferspeicher 208 entleeren. Ist die Frequenz der Demultiplexer-Entnahme­ taktimpulse zu niedrig, so tritt ein Überlauf des Puffer­ speichers 208 auf. Entsprechend dem Zähler 102 der Schaltung nach Fig. 1A wirkt der Zähler 210 als Besetzungsdetektor. Bei einer Zählerkapazität von 64, was mit der Anzahl der Speicherplätze in dem FIFO-Speicher 208 übereinstimmt, zeigt die höchstwertige Stelle des Zählers 210 an, ob der Puffer­ speicher 208 mehr als halbvoll ist. Im einzelnen ist festzu­ stellen, daß dann, wenn der Pufferspeicher 208 mehr als halb­ voll ist, die höchstwertige Stelle im Zähler 210 eine logische 1 aufweist und dann, wenn dies nicht der Fall ist, die höchst­ wertige Stelle des Zählers eine logische 0 ist. Die höchstwer­ tige Stelle des Zählers 210 wird an den Schaltungsschleifen­ filter 212 angekoppelt, welcher eine an sich bekannte Schaltung von RC-Kreisen ist. Der Filter 212 hat die Wirkung, daß kurz­ zeitige Veränderungen der Besetzung des Pufferspeichers 208 daran gehindert werden, die Ausgangsfrequenz des spannungs­ gesteuerten Oszillators 214 zu beeinflussen. Nachdem die Anzahl der Korrekturen bezüglich der Einschubbits im Anschluß an eine Schwundphase durch die Verwendung des Übertragungsgeschwindig­ keits-Gedächtnisalgorithmus entsprechend den Erläuterungen im Zusammenhang mit Fig. 4 minimal gehalten wird, ist auch die Notwendigkeit großer Veränderungen der Besetzung des Puffer­ speichers 208 minimal. Der verwendete Schaltungsschleifenfilter 212 besitzt daher eine verhältnismäßig kurze Zeitkonstante in der Größenordnung von 200 Millisekunden. Der Ausgang des Schaltungsschleifenfilters 212 liefert die Steuerspannung für den spannungsgesteuerten Oszillator 214. Der Ausgang des letzteren stellt den Demultiplexer-Entnahmetakt dar, welcher die taktweise Entnahme der Daten aus dem Pufferspeicher 208 und auch die taktweise Eingabe der Daten der Gruppe 1 in das Verbrauchergerät bewirkt.

Zwar sind die vorstehenden Erläuterungen im Zusammenhang mit einer Übertragungsstrecke unter Streuung an der Troposphäre gegeben, doch bietet sich dem Fachmann im Rahmen der hier vorgeschlagenen Gedanken eine Reihe von Weiterbildungs- und Abwandlungsmöglichkeiten. So verwendet das beschriebene Aus­ führungsbeispiel in einem asynchronen Multiplexereinschub­ bits, so daß es sich um ein Multiplexsystem handelt, in wel­ chem nur Einschübe vorgenommen werden. Es sind jedoch auch Multiplexsysteme mit Auslassungsbitverfahren und gemischten Verfahren von Auslassung und Einschub in Gebrauch. Bei Multi­ plexsystemen mit der Bitauslassungstechnik wird die maximale Datenübertragungsgeschwindigkeit eines Kanals oder einer Grup­ pe anstelle der minimalen Übertragungsgeschwindigkeit zugrunde gelegt und es wird ein Auslassungscode im Übertragungszeit­ rahmen vorgesehen, welcher anzeigt, ob Auslassungsbitplätze ver­ wendet worden sind oder nicht. Gemischte Systeme mit Auslassung und Einschub sind im allgemeinen so ausgelegt, daß die Über­ tragung der Daten einer Gruppe oder eines Kanals mit der nominellen Mittenfrequenz der Datenübertragungsgeschwindigkeit vor sich geht. Der Fachmann erkennt, daß die hier angegebenen Gedanken, welche im Zusammenhang mit der reinen Biteinschub­ technik beschrieben worden sind, auch auf reine Bitauslassungs­ systeme und gemischte Systeme anwendbar sind.

Claims (12)

1. Einrichtung zur Übergabe digitaler Datenbits von einem ersten Serien-Digitalstrom auf zugeordnete Bitplätze jeweils inner­ halb eines bestimmten Zeitintervalls in einem zweiten Serien- Digitalstrom höherer Geschwindigkeit mit auf die Datenge­ schwindigkeit des ersten Digitaldatenstromes relativ zur Da­ tengeschwindigkeit des zweiten Digitaldatenstromes ansprechen­ den Datenübergabesteuermitteln und mit Einrichtungen zur Erzeu­ gung und Bereitstellung eines in den zweiten Digitaldatenstrom an vorgegebener Stelle einzufügenden Einschubcodes zur Kenn­ zeichnung vorbestimmter Bitplätze, die mit weiteren Datenbits belegt werden oder nicht, dadurch gekenn­ zeichnet, daß zur Sicherung der Bitzählung bei Stö­ rung des zweiten Digitaldatenstromes Einrichtungen (108, 118) zur Erzeugung und Bereitstellung einer zusätzlichen Steuer­ kennzahl zur Einfügung in den zweiten Digitaldatenstrom an vorbestimmter Stelle vorgesehen sind und daß die Steuerkenn­ zahl von der Anzahl der Datenbits abgeleitet wird, die wäh­ rend mehrerer der genannten Zeitintervalle an die vorbestimmten Bitplätze übergeben worden sind.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie einen von den Datenübergabe-Steuermitteln (118) gesteuer­ ten Wähler (120) enthält.

3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Datenübergabe-Steuermittel (118) einen Festwertspeicher (136) enthalten.

4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Datenübergabe-Steuermittel (118) eine Zählerschaltung, insbesondere mit einem Aufwärts-/Abwärtszähler, enthalten.

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Einrichtung zur Bereitstellung einer Steuerkennzahl Zähler­ mittel enthält.

6. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß die digitalen Datenbits des ersten Serien- Digitaldatenstroms in einen Pufferspeicher (100) einspeicherbar sind und daß das die Anzahl der aus dem Pufferspeicher auf zugeordnete Bitplätze innerhalb des zweiten Serien-Digital­ datenstroms innerhalb eines bestimmten Zeitintervalls über­ tragenen Datenbits mittels der Datenübergabe-Steuermittel (118) steuerbar ist, welche auf die Anzahl der im Puffer­ speicher (100) gespeicherten Bits (102, 106) ansprechen.

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Pufferspeicher von einem FIFO-Speicher (100) gebildet ist.

8. Einrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß zur Übergabe der Daten an die Bitplätze des zweiten Serien- Digitaldatenstroms ein Wähler bzw. der Wähler (120) dient.

9. Einrichtung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß aus dem Pufferspeicher (100) an die be­ stimmten Bitplätze des zweiten Serien-Digitaldatenstromes höherer Geschwindigkeit zusätzlich zu einer bestimmten Anzahl ständig während eines bestimmten Zeitintervalls übertragener Bits Einschubbits übertragbar sind, daß die Übertragung der Einschubbits durch die Datenübergabe-Steuermittel (118) er­ folgt, welche auf die Besetzung des Pufferspeichers (100) ansprechen, daß ferner die Einrichtungen zur Bereitstellung der Steuerkennzahl mit weiteren Speichermitteln zur Speicherung dieser Steuerkennzahl verbunden sind, daß die Steuerkennzahl von den weiteren Speichermitteln in den zweiten Serien-Digital­ datenstrom hinein übertragbar ist und daß Mittel zur Ausleitung des ersten Serien-Digitaldatenstroms aus dem zweiten Serien- Digitaldatenstrom zu einem Ausgangskanal hin (202, 208) vorge­ sehen sind, wobei auf die Steuerkennzahl ansprechende Schal­ tungsmittel (206) die ordnungsgemäße Bitzählung aufrechterhalten.

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die auf die Steuerkennzahl ansprechenden Schaltungsmittel (206) derart ausgebildet sind, daß sie aus den vorher abgeleiteten Steuerkennzahlen eine zu erwartende Steuerkennzahl bilden.

11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die eine zu erwartende Steuerkennzahl bildenden Schal­ tungsmittel zur Steuerung der Mittel zur Aufrechterhaltung der ordnungsgemäßen Bitzählung dienen.

12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die auf die Steuerkennzahl ansprechenden Schaltungsmittel einen Mikroprozessor (206) enthalten.