DE2112552C3 - Datenübertragungsanlage - Google Patents
DatenübertragungsanlageInfo
- Publication number
- DE2112552C3 DE2112552C3 DE2112552A DE2112552A DE2112552C3 DE 2112552 C3 DE2112552 C3 DE 2112552C3 DE 2112552 A DE2112552 A DE 2112552A DE 2112552 A DE2112552 A DE 2112552A DE 2112552 C3 DE2112552 C3 DE 2112552C3
- Authority
- DE
- Germany
- Prior art keywords
- data
- clock
- pulses
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 title claims description 75
- 230000015654 memory Effects 0.000 claims description 21
- 230000006978 adaptation Effects 0.000 claims description 17
- 230000009467 reduction Effects 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 3
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 claims description 3
- 239000000872 buffer Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000001934 delay Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229940057373 c-time Drugs 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1647—Subrate or multislot multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Computer And Data Communications (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
Die Erfindung betrifft eine Datenübertragungsanlage, bei der an einen für hohe Übertragungsgeschwindigkeit
ausgelegten Übertragungskanal eine Reihe von mit niedriger Geschwindigkeit arbeitende Datenstationen
angeschlossen werden können und zwischen Übertragungskanal und einer oder mehreren Datenstationen
eine Zeitmultiplexeinheit vorgesehen ist, die durch auf dem Übertragungskanal auftretende Takt- und Rahmeninipulse
hoher Frequenz ansteuerbar ist.
Aus der DE-OS 14 87 799 ist bereits eine Datenübertragungsaolage
der vorgenannten Art bekannt, bei der jeder Datenquelle ein Zwischenspeicher (Eingangspuffer)
zugeordnet ist Die zur Eingabe in der. gemeinsamen Übertragungskanal vorgesehenen Daten werden zusammen
mit einem Fahnenbit in den Zwischenspeichern gespeichert, die nacheinander abgetastet werden.
Während eines Abtastvorganges werden die im betreffenden Zwischenspeicher gespeicherten Datenbits
zusammen mit dem Fahnenbit in den Übertragungskanal eingelesen, an dessen Ausgang eint entsprechende
Abtasteinrichtung sowie Ausgangszwischenspeicher vorgesehen sind. Die bei der bekannten Datenübertragungsanlage
erforderlichen Zwischenspeicher sowie Einrichtungen zum Einfügen von Fahnenbits und
Einrichtungen zum Abtasten der Zwischenspeicher in einer vorgegebenen Reihenfolge erfordern einen
aufwendigen Schaltungsaufbau.
Der Erfindung liegt die Aufgabe zugrunde, eine Datenübertragungsanlage der eingangs genannten Art
zu schaffen, bei der unter weitgehender Vermeidung von Zv/ischenspeicherung eine Anpassung zwischen der
hohen Datenübertragungsgeschwindigkeit des Übertragungskanals und den langsam arbeitenden Datenquellen
möglich ist.
Gelöst wird diese Aufgabe durch eine Datenübertragungsanlage der eingangs genannten Art, die erfindungsgemäß
dadurch gekennzeichnet ist, daß die Zeitmultiplexeinheit aufgebaut ist aus einem Taktgeber,
der auf die auf dem Übertragungskanal auftretenden Takt- und Rahmenimpulse hoher Frequenz anspricht
und durch Untersetzung Takt- und Rahmenimpulse mit einer niedrigen, der Geschwindigkeit der Datenquellen
der Datenstationen anpaßbaren Frequenz liefert, sowie aus einem an Datenquellen der Datenstationen anschließbaren
Codierer, daß der Taktgeber einen Zähler, der durch die auf dem Übertragungskanal auftretenden
Taktinnpulse hoher Frequenz ansteuerbar ist, eine mit dem Zlähler in Verbindung stehende Schalteinrichtung,
mittel;; der der Untersetzungsfaktor des Zählers einstellbar ist und einen Rahmenimpulszähler enthält,
der mit den auf dem Übertragungskanal auftretenden Rahmenimpulsen hoher Frequenz beaufschlagt wird
und mit den vom Zähler gelieferten Taktimpulsen niedriger Frequenz zur Erzeugung von Rahmenimpulsen
niedriger Frequenz angesteuert wird, daß der Codierer einen Parallel-Serien-Umsetzer umfaßt, der
Paralleleingänge für die Datenquellen der Datenstationen aufweist und dem Takt- und Rahmenimpulse
niedriger Frequenz vom Taktgeber zur Festlegung eines Blockes von DiUen aus den Datenquellen sowie
Taktimpulse hoher Frequenz zugeführt werden, welche die Weiterleitung von Blöcken von Daten aus den
Datenquellen zum Serienausgang des Umsetzers steuern, und im Codierer zwischen dem Parallel-Serien-Umsetzcr
und dem Takt- und Ruhmcnimpulsc niedriger Frequenz liefernden Taktgeber eine Verzögerungseinrichtung
vorgesehen ist, deren Verzögerungszeit durch eine Schalteinrichtung einstellbar ist.
Bei der Datenübertragungsanlage nach der Erfindung ist die Übertragungsgeschwindigkeit duich die Takt-
und Rahmenimpulse hoher Frequenz festgelegt Die Eingabe von Daten in den Übertragungskanal erfolgt
unter Steuerung von Takt- und Rahmenimpulsen niedriger Frequenz, die durch Untersetzung aus den
Takt- und Rahmenimpulsen hoher Frequenz abgeleitet werden. Die Anpassung zwischen Datenübertragungsgeschwindigkeit und Arbeitsgeschwindigkeit der die zu
to übertragenden Daten liefernden Datenquellen wird in einfacher Weise durch entsprechende WaH des
Untersetzungsfaktors erreicht
Die Erfindung wird nun näher anhand von Zeichnungen erläutert, in denen zeigt:
F i g. 1 ein Blockschaltbild einer Datenübertragungsanlage,
F i g. 2 ein Schaltbild zur Erläuterung der Eingangsund Ausgangssignale einer Übertragungsanpassungseinheit
(ÜAE),
Fig.3 ein Blockschaltbild einer Zeitmultiplexeinheit
zur Übertragungsanpassung,
Fig.4 eine Darstellung der beim Betrieb der Zeitmultiplexeinheit nach F i g. 3 auftretenden Signale,
F i g. 5 eine graphische Darstellung zur Erläuterung der Verzögerungskompensation,
F i g. 5 eine graphische Darstellung zur Erläuterung der Verzögerungskompensation,
F i g. 6 ein Blockschaltbild einer Datenübertragungsanlage mit in Reihe liegenden Übertragungsanpassungseinheiten,
F i g. 7 ein Blockschaltbild einer Datenübertragungsanlage mit sowohl in Reihe als auch in Kaskaden
angeordneten Übertragungsanpassungseinheiten,
F i g. 8 ein Blockschaltbild einer Übertragungsanpassungseinheit für Reihenschaltung,
Fiig.9 eine graphische Darstellung von beim Betrieb
der Übertragungsanpassungseinheit nach F i g. 8 auftretenden Signalen,
Fig. 10 ein Blockschaltbild einer Anordnung zur Änderung der Datenflußgeschwindigkeit,
F i g. 11A und 11B Blockschaltbilder eines Decodierers und eines Codierers,
F i g. 11A und 11B Blockschaltbilder eines Decodierers und eines Codierers,
F i g. 12 ein Blockschaltbild eines Folgegenerators
und
Fig. 13 ein Blockschaltbild eines Taktimpulsgenerators.
F i g. 1 zeigt eine typische erfindungsgemäße Datenübertragungsanlage.
Es wird ein einziger Taktimpulsgenerator 10 verwendet, der zeitliche Bezugspunkte für
so die gesamte, zur Hälfte in Fig. 1 dargestellte Anlage schafft. Die vom Taktimpulsgenerator 10 gelieferten
Taktimpulse werden der Übertragungsanpassungseinheit 11 zugeführt und gelangen von dort zum
Übertragungskanal und die übrigen Teile der Anlage einschließlich der vier zusätzlichen Übertragungsanpassungseinheiten(
= ÜAE) 12—15. Die ÜAE sind gleichartig, abgesehen von eventuellen Verschiedenheiten in
ihrem Untersetzungsfaktor («). Zum Beispiel kann ÜA 11 den Untersetzungsfaktor 4 haben, sodaß von links in
der Zeichnung ankommende Daten mit dem Faktor 4 untersetzt werden. Bei der in Fig. 1 dargestellten
Anordnung können 15 verschiedene Datenquellen mit dem Übertragungskanal in Verbindung stehen und mit
normaler Datenübertragungsrate arbeiten, doch gelan-
geii die Daten über die ÜAE auf den Übertragungskanal
mit der für den Übertragungskanal charakteristischen Übertragungsgeschwindigkeit bzw. -rate. Eine praktisch
unbegrenzte Zahl von ÜAU's kann in Reihe geschaltet
werden und der «-Faktor jedes ÜAU's kann der Anlage und den jeweiligen Anforderungen angepaßt werden.
Fig.2 zeigt schematisch die Signale, die sich beim
Betrieb einer einzigen ÜAE ergeben. Nicht alle dargestellten Signale sind in jeder Ausführungsform der
Erfindung notwendig. Kleine Buchstaben in der Figur bezeichnen mit hohen Datenraten zusammenhängende
Hilfssignale, während sich Großbuchstaben auf Hilfssignale bei niedrigen Datenraten beziehen. Bei vollem
Duplexbetrieb treten beide Signale a und b auf. Bei Einwegbetrieb tritt nur Signal a oder b auf, je nach
Übertragungsrichtung. Das Taktsignal c tritt in jeder Ausführungsform auf und wird vom Taktimpulsgenerator
oder einer anderen ÜAE abgenommen. Zur Festlegung des Zeitabschnitts, in dem ein bestimmter
Datenblock erscheint, dienen zwei Rahmenimpulse /
und g, die entweder direkt zugeführt werden oder in der Anlage erzeugt werden. Wenn z. B. eine bestimmte
ÜAE mit λ = 5 arbeitet, wobei λ das Verhältnis der
Informationsgeschwindigkeit an der Seite der ÜAE für hohe Datenraten zur Informationsgeschwindigkeit an
der Seite für niedrige Datenraten bezeichnet, muß der Rahmenimpuls / alle 5 Taktimpulse oder bei einem
ganzzahligen Vielfachen von 5 Taktimpulsen erzeugt werden, um einen Zeitbezugspunkt für die ÜAE zu
schaffen. Der Rahmenimpuls g für den Ausgangsdatenfluß b hoher Geschwindigkeit hat die gleiche Periode
wie f, doch sind die Zeiten, an denen /und £■ auftreten,
gegeneinander verschoben um einen Betrag, der von der Anlage und den Übertragungsverzögerungen
abhängt. Die Berücksichtigung dieser Verzögerungen ist ein wichtiges Merkmal der vorliegenden Erfindung.
Auf der für langsamen Datenfluß vorgesehenen Seite des ÜAU führt jede Ausgangsdatenleitung Ai einen
Datenblock des des ankommenden Datenstroms a jeweils zu den Zeitpunkten «. Wenn beispielsweise
α = 5, erscheint der fünfte Datenblock einer bestimmten Ausgangsleitung Ai. Die Synchronisation dieser Aussonderung
von Information geschieht mit dem Rahmenimpuls f. Mit niedrigen Datenraten versorgte Eingänge ß/
werden einmal alle Zeitpunkte α abgenommen und in
Serie der Leitung b zugeführt. Der Abnahmeprozeß wird durch den Rahmenimpuls # gesteuert oder, in einer
vorzugsweisen Ausführungsform, durch eine geeignete, mit dem Rahmenimpuls / in Beziehung stehende
Zeitverzögerung, wie weiter unten im einzelnen beschrieben. Das am Ausgang erscheindende Taktsignal
Cwird vom Taktsignal cam Eingang abgeleitet und hat
eine Periode, die dem α-fachen der Periode des Signals c entspricht In der vorzugsweisen Ausführungsform fällt
der positive Anstieg des Taktsignals C zeitlich mit dem positiven Anstieg des Rahmeninipuibes ' arn Eingang
zusammen, der seinerseits wieder mit den positiven Anstieg des Signals c zeitlich zusammenfällt Fig.4
zeigt diese und andere Signale. Das Taktsignal C erscheint in allen Seitenanschlüssen mit niedrigen
Datenraten. Die Taktsignale sind in üblicher Weise so aufeinander abgestimmt daß Änderungen der Daten
während der positiven Anstiege der Taktsignale stattfinden können. Daten werden stets während der
negativen Übergangszeiten der Taktsignale abgenommen. Der Rahmenimpuls F wird vom Rahmenimpuls /
mittels geeigneter Verzögerungskreise abgeleitet In der bevorzugten Ausführungsform tritt die Vorderkante
des Rahmenimpulses F zur positiven Übergangszeit des Taktimpulses Cund nach dem Rahmenimpuls /auf. Der
Rahmenimpuls G muß implizit erzeugt werden. Falls der Rahmenimpuls C direkt erzeugt würde (wie dies in
gewissen Ausführungsformen der Erfindung der Fall ist), würde er vor dem Rahmenimpuls g für die hohe
Datenrate auftreten, und zwar zu Zeiten, die zwischen den Zeiten c und «c liegen. Die genaue Zeit hängt von
der Verzögerung ab, die notwendig ist, um den Rahmenimpuls G zeitlich auf den positiven Anstieg
eines C Impulses auszurichten, sowie von der notwendigen Zahl von c Taktimpulsen, die die f und g
Rahmenimpulse trennen. Die Taktimpulsdifferenz wird mit f—g=y bezeichnet. Es folgt aus obigen Regeln für
die Erzeugung von Fund G Impulsen, daß die Anzahl Γ an C-lmpulsen nur von γ und dem Verhältnis <x abhängt.
Im Falle in Serie geschalteter ÜA's wird der y-Wert der
Anschlußseite mit niedrigem Datenfluß eines ÜA zum y-Wert der Anschlußseite mit hoher Datenrate des
nächsten ÜA (vorausgesetzt, daß die Übergangsverzögerung zwischen den ÜA vernachlässigbar klein ist).
Jeder Zeitabschnitt zur Eingabe von Daten mit hoher Eingabegeschwindigkeit sowie die entsprechenden
Ausgangsdatenflüsse, a und b, sind in Fig.4 mit einer
Nummer versehen, beginnend mit 0 bis n— 1, wobei n—\ die Zahl der Datenblöcke in einem Abschnitt mit
hoher Datengeschwindigkeit bezeichnet. Wie vorher erwähnt, muß η damit ein ganzzahliges Vielfaches νυπ <x
sein. Zum Zwecke der Erläuterung ist der mit »0« bezeichnete Zeitabschnitt zeitlich mit dem Rahmenimpuls
/ für den Eingangsdatenstrom a zur Deckung gebracht Ferner ist der Zeitabschnitt »0« zeitlich mit
dem Rabmenimpuls g des Ausgangsdatenstroms b zur Deckung gebracht. Die Zahl Λ/νοη CZeitmarkenimpulsen
in einem Intervall ist damit gleich π/λ für jeden der langsamen Datenströme.
In Fig.4 sind die Ausgangsdaten a und b nur durch
Numerierung dargestellt, da die Ausgangsdaten gewöhnlich eine komplizierte Impulsfolge, z. B. in
Impulskodemodulation, darstellen, von der nur die zeitlichen Verhältnisse im Rahmen der vorliegenden
Erfindung von Interesse sind. Die gleichmäßig auftretenden Taktimpulse haben hohe Frequenz und ein
einzelner Eingangsimpuls erscheint nach einer Verzögerung γ hinter dem Rahmenimpuls g, der tatsächlich
auftreten kann oder indirekt angenommen werden muß. Die Taktimpulszahl γ, die die Verzögerung zwischen
den f und g Impulsen kennzeichnet ist für den im folgenden beschriebenen Verzögerungsausgleich bedeutsam.
Die Lage der Ausgangsdaten A\ und Eingangsdaten
B\ in Bezug auf die Übertragungsanpassung ist im Zeitfolgediagramm dargestellt. Die Nummern in jedem
Block bezeichnen die zeitliche Stellung im abgegrenzten Datenblock. Die Länge des Rahmenimpulses Fund des
Rahrncriirnpii'.ses C für die niedrige Rate ist um den
Faktor χ gestreckt und diese beiden Impulse sind um die Zeit Γ gegeneinander verschoben. Wie vorher erwähnt
können Taktimpulse Cund Rahmenimpulse Fund G als Eingangsimpulse c, f und g für eine folgende ÜAE
verwendet werden, und dies kann dann wie in F i g. 1 durch ÜAE 13 und 14 angedeutet, wiederholt werden.
F i g. 3 zeigt die Schaltung einer Zeitmultiplexeinheit
zur Übertragungsanpassung an einer Leitungsabzweigung. Die Schaltung umfaßt einen Taktgeber 20, einen
Decodierer 21, und einen Codierer 22, wobei der Taktgeber 20 Takt- und Rahmenimpulse niedriger
Frequenz aus den über Leitungen 23, 24 zugeführten Impulsen c bzw. / hoher Frequenz erzeugt Die über
Leitung 23 zugeführten Taktknpulse werden an ein Schieberegister oder an einen anderen Zähler 25
angelegt der z. B. vier Stufen umfassen kann. Die
Einstellung des Zählers auf den gewünschten Untersetzungsfaktor α geschieht mittels einer Reihe von
Schaltern, die in der Schalteinrichtung 26 zusammengefaßt sind. Bei geeigneter Schalterstellung erzeugt die
Schalteinrichtung 26 einen Impuls für jeden 2., 3., 4
16. Taktimpuls und der so erzeugte Impuls wird an einen
langsamen Taktgeber 30 (Flip-Flop-Kreis) angelegt. Die mit niedriger Frequenz von Taktgeber 30 abgegebenen
Impulse gelangen über Leitung 31 an den Codierer 22 und den Decodierer 21. Taktimpulse niedriger Frequenz
gelangen über Leitung 32 an einen Rahmenimpulsgenerator 33, der von einem Schieberegister oder einem
Zähler ähnlich dem Zähler 25 gebildet wird. Mit dieser Schaltung ist eine genaue Frequenzuntersetzung sowohl
der Taktimpulse als auch der Rahmenimpulse möglich.
Daten mit hoher Datenflußrate werden aus dem Übertragungskanal über Leitung 34 direkt dem
Decodierer 21 zugeführt. Die über Leitung 23 zugeführten Taktimpulse bilden die Fortschaltimpulse
für den Zähler des Decodierers. Über Leitung 36 dem Decodierer 21 zugeführte Rahmenimpulse lösen den
Serien-Parallel-Umsetzer aus, der den Decodierer 21 bildet. Über Leitung 31 zugeführte Taktimpulse leiten
die Datenabgabe vom Decodierer 21 über Parallelausgänge 38 an einen Verbraucher, z. B. eine nachgeschaltete
Multiplexeinheit, ein.
Der Codierer 22 enthält eine Schalteinrichtung 40 aus einer Reihe von Schaltern, mit denen die Verzögerungszeit des Schieberegisters 41 zur Verzögerungskomensation
einstellbar ist. Die in Taktimpulsen gemessene Verzögerungszeit stellt die A-Kompensation dar. Schieberegister
41 wird durch Taktimpulse c gesteuert. Ein weiteres Schieberegister 42 wirkt als Serien-Parallel-Umsetzer.
Über die Eingänge 43 werden Daten in das Register unter Steuerung von über Leitung 31 zugeführte
Taktimpulse C eingelesen. Die Eingänge 43 stehen mit einer Anzahl mit B1, B1, ... Bx bezeichneten, mit
niedrigen Datenraten arbeitenden Datenerzeugern in Verbindung. Die Abgabe von Daten aus dem Codierer
erfolgt am Ausgang 45 unter Steuerung der über Leitung 23 zugeführten Taktimpulse. Die mit hoher
Datenrate abgegebenen Daten b gelangen auf den Übertragungskanal oder zur nächsten Multiplexeinheit,
wenn mehrere Multiplexeinheiten zur Übertragungsanpassung in Reihe geschaltet sind.
Die Bestimmung der Verzögerungszeit wird nun unter Bezugnahme auf F i g. 5 näher erläutert
Wenn gemäß Annahme die mit niedriger Datenrate zugeführten Eingangsdaten an den Mittelpunkten der
vom Taktgeber festgelegten Zeitintervalle C abgenommen werden, muß eine Verzögerung Xd mit einer Länge
von4cbis «c zwischen jedem Auslesezeitpunkt und der
Zeit, zu der die ersten der öl Datenblöcke Bi, B2,... ß« im
Datenstrom mit hoher Datenrate auftreten, eingeführt werden. Der notwendige Aj-Wert ist gegeben durch
wobei
- r)
+ ^ + 2 U«-1) mod2l
die größte ganze Zahl kleiner oder gleich
Die Zahl λ der Taktimpulse c zwischen der Datenabnahmezeit und der Vorderkante des B1
entsprechenden Datenblockes ώ ist gegeben durch
Nach Abtastung der α Eingänge B\, Bi,... Ba erfolgt
ίο der Dateneingang B\ an der Vorderkante des A-ten
Taktimpulses G Die Bi Daten kommen im Datenfluß b
zur Zeit des (λ + l)-ten Taktimpulses an usw.
Der Γ-Wert kann durch γ und α in der folgenden
Weise ausgedrückt werden:
I'= 2 +
-1^- mod
bezeichnet.
Mit diesen Gleichungen läßt sich eine verzweigte Anordnung von Multiplexeinheiten programmieren,
derart, daß jede physikalisch und mathematisch mögliche Abnahmefolge eingestellt werden kann. Zur
Programmierung wird ein Folgeprozeß verwendet, der mit der höchsten Datenrate des verzweigten Netzwerks
beginnt. Ein y-Wert kann entweder beliebig gewählt werden oder ist durch andere Einzelheiten des Systems
festgelegt. Der Λ-Wert für die erste Multiplexeinheit ist durch den Plan für die Mehrfachausnutzung des Systems
gegeben. Von diesem α-Wert und dem bereits bestimmten y-Wert kann der λ-Wert bestimmt werden.
In der bevorzugten Ausführungsform werden die α- und Α-Werte durch Schalter in den entsprechenden Schalteinrichtungen
26 und 40 eingestellt. Der Γ-Wert ist durch die obige Formel gegeben und bildet den y-Weii
für die Multiplexeinheiten der nächstniedrigen Stufen, falls solche vorhanden sind. Das obige Verfahren zur
Bestimmung von λ und Γ wird für jede Multiplexeinheit wiederholt, wobei angenommen wird, daß keine
Verzögerungen bei der Signalübertragung durch das System auftreten.
Falls Übertragungsverzögerungen zu irgendwelchen Punkten des Systems auftreten, kann das obige
Verfahren verwendet werden, doch muß der dabei benutzte y-Wert der Verzögerung Rechnung tragen.
Die entsprechenden Verhältnisse werden durch F i g. 5 veranschaulicht. Ohne Verzögerung kann der y*-Wert.
der gewöhnlich gleich dem Γ-Wert einer im Übertragungsweg vorausgehenden Multiplexeinheit ist oder der
einem gegebenen oder angenommenen y-Wert mit der höchsten Datenrate gleich ist, für die Auslegung
nachfolgender Multiplexeinheiten benutzt werden.
aber Impuls F an einer im Übertragungsweg nachfolgenden Multiplexeinheit um das Zeitintervall <5i
verzögert auf. Analog, wenn der Rahmenimpuls g im Übertragungsweg zeitlich vor dem Impuls G eintreffen
soll, muß er zur Zeit O2 vor dem Auftreten des Impulses
G ausgesandt werden. Da in der vorzugsweisen Ausführungsform die Taktgeber im Übertragungsweg
von den Taktimpulsen des am Anfang des Übertragungswegs gelegenen Taktgebers gesteuert werden,
fällt die Ankunftszeit des Impulses g gewöhnlich nicht genau mit der des Impulses G zusammen. Falls die
Verzögerung einen festen Wert hat, kann durch Einsetzen einer Verzögerungsleitung in die b Datenrücldeitung
einer nachfolgenden Multiplexeinheit eine Übereinstimmung zwischen den Übertragungszeiten
der ö-Daten und den Anstiegszeiten der Taktimpulse c
erzielt werden. In diesem Fall ist die Gesamtverzögerung im b-Datenstrom Δ statt ö. Der 4-Wert wird so
gewählt, daß γ die Länge eines ganzzahligen Vielfachen von Taktimpulsen hat. Die Kompensation der Verzögerung
wird erzielt durch eine ein halbes Taktintervall betragende Zeitverzögerung mit einem Pufferspeicher
für einen Datenblock oder mit einem Auswahlspeicherkreis. Wenn diese Vorrichtungen mit dem Komplement
der Taktimpulse c betrieben werden, kann entweder keine Verzögerung oder eine ein halbes Taktintervall
betragende Verzögerung in den Fluß der b-Daten eingeführt werden. Jeder b Datenblock kann damit am
Mittelpunkt des Abtastintervalls mit einer Toleranz von ± τ Abtastintervallen abgenommen werden.
Falls die Laufzeit um beträchtliche Beträge schwanken kann, muß die Laufzeitverzögerung überwacht
werden. Wie aus F i g. 5 ersichtlich, kann dazu eine veränderliche Verzögerung Δ—δ} eingeführt werden,
deren Länge die Länge eines Abtastintervalls überschreiten kann. Die in anderen Ausführungsformen
implizierten Rahmenimpulse g und C können direkt erzeugt und zur Überwachung der Verzögerung benutzt
werden. Der Impuls g kann in diesem Fall zu der im Übertragungsweg vorausgehenden Multiplexeinheit
geleitet werden. Die Verzögerung wird in den b- Datenstrom von der im Übertragungsweg nachfolgenden
Multiplexeinheit eingeführt, vorausgesetzt, daß die Laufzeiten für Datenimpulse und Rahmenimpulse jo
die gleiche Länge haben oder um den gleichen Betrag variieren. In anderen Ausführungsformen werden die g
und G Impulse nicht direkt erzeugt, sondern die Lage der Rahmenimpulse wird durch vorgegebene Impulsfolgen
im Datenfluß festgelegt (so zum Beispiel im Falle bestimmter Telephon-Trägersysteme mit Impulscodemodulation).
Bei der Beschreibung der Erfindung wurde angenommen, daß die Taktimpulse und die /"und F-Rahmenimpulse
an das System übertragen werden, um im gesamten System die prinzipiellen Taktimpulse zu
erzeugen. Natürlich können Taktimpulse und Rahmensignale aus dem Datenstrom selbst abgeleitet werden
und die Rollen der gund G Impulse und /und FImpulse
können vertauscht werden.
Die Multiplexeinheiten zur Übertragungsanpassung können in einer anderen Weise als in der Fig. 1
gezeigten Leitungsverzweigung angeordnet werden. So zeigt F i g. 6 eine Abwandlung mit Serienanordnung,
deren besonderer Vorteil es ist, daß keine Verzögerungskompensation
eingeführt werden muß (ausgenommen an dem Punkt, an dem die Schleife geschlossen ist).
Ein weiterer Vorteil dieser Anordnung ist es, daß der Informationsfluß in einer Richtung stattfindet, sodaß die
Gesamtlänge (d. h. die Kabellänge) in vielen möglichen Anordnungen des Systems verkürzt ist- F i g. 7 zeigt eine
Serienanordnung in Form einer geschlossenen Schleife mit einer Netzwerkverzweigung kombiniert mit einer
Reihenschaltung. Diese Schaltung eignet sich besonders für Zeitteilbetrieb von Rechenanlagen. Eine völlig eo
geschlossene Schleife kann in ähnlicher Weise hergestellt werden, wobei jeder in der Schleife gelegene
Systemteil mit jedem beliebigen anderen Systemteil in Reihe geschaltet werden kann. Jeder Eingang und
Ausgang der dieser Art Reihenschaltung entsprechen- t,5
den Leitungsverzweigung ist dabei zusammengeschaltet. Die Multiplexeinheiten an den Verzweigungen
liefern dabei die notwendige Verzögerangskompensation
für die zusammengeschaltelen Reihenabschnitte des Systems. Fig. 7 zeigt ein Beispiel eines kombinierten
Netzwerks. Es ist also eine Vielzahl von Kombinationen verzweigter und in Reihe geschalteter Multiplexeinheiten
möglich.
Fig.8 zeigt das Bk ' „haltbild einer typischen
Anpassungseinheil in Reihenschaltung. Diese Anordnung umfaßt einen Zähler 50, der Taktimpulse c
empfängt und dieselben durch die Datenauswahllogik 51 zur Datenleitung b für die hohe Datenrate
zurückleitet. Eine Stufe des Zählers 50 erzeugt unterteilte Datenimpulse für den langsamen Taktimpulsgenerator
52, der seinerseits Taktimpulse C für Eingangs- und Ausgangsstufen zur langsamen Übertragung
erzeugt. Letztere Stufen bestehen aus dem Eingangspufferspeieher 53 und dem Ausgangspufferspeicher
54, die an entsprechende Eingangs- und Ausgangskanäle angeschlossen sind. Ein Verteiler 55
steuert die Verteilung der mit hoher Datenrate ankommender Eingangsdaten an den Ausgangspuffer
54. Taktimpulse für den Verteiler 55 werden vom Zähler 50 geliefert. Rahmenimpulse /hoher Frequenz ergeben
Taktimpulse zur Rückstellung des logischen Kreises 56, wodurch der Zähler 50 für jeden Datenblock zurückgestellt
wird und Rahmensignale an den Impulsgenerator 57 für langsame Rahmensignale geliefert werden.
Die in Fig.8 dargestellte Anpassungseinheit in Reihenschaltung dient zur Ableitung mit Adressen
versehener Daten für die langsamen Kanäle A\ — A1 von
den langsamen Kanälen B\ — Bj, wobei die notwendigen
Korrekturen in den Übertragungsgeschwindigkeiten durchgeführt werden. Zur zeitgerechten Einführung von
Daten in den raschen Datenstrom notwendige Zeitverzögerungen werden durch den Verzögerungskompensator
58 erzeugt.
Im Falle von in Reihe geschalteter Anpassungseinheiten zur Übertragungsanpassung ist das Untersetzungsverhältnis
β als Verhältnis des Informationsflusses mit hoher Datenrate zum Informationsfluß mit niedriger
Datenrate definiert. Eine in Reihenschaltung verwendete Anpassungseinheit ergibt gewöhnlich keine Kanäle
mit langsamen Datenraten ß. Eine Geschwindigkeitsreduzierung ergibt sich durch Auswahl einer oder
mehrerer von β aufeinanderfolgenden Datengruppen nach einem Rahmenimpuls. Jeder ausgewählte Datenblock
und Datenblöcke im Abstand von kß Taktimpulsen c (k bezeichnet eine ganze Zahl) entsprechen einem
Informationskanal.
Wie in F i g. 9 dargestellt, erzeugt eine Ausführungsform der seriengeschalteten Anpassungseinheit Taktimpulse
C, die mit dem Faktor β multiplizierte Vielfache der Taktirr.p'jlse c darstellen, wobei der .Anstieg der C
Impulse mit dem der Rahmenimpulse zusammenfällt. In jeder aufeinanderfolgenden Gruppe von β Datensätzen
im a Datenstrom werden K Gruppen als Ausgangssignale für seriengeschaltete Anpassungseinheiten gewählt.
Diesen K Gruppen können irgendwelche Lagen innerhalb der β Datenblöcke gemäß dem Bündelungsplan des Systems zugewiesen werden. Jede der K
Positionen wird einem einzigen Ausgang einer seriengeschalteten Anpassungseinheit zugeordnet Jeder Datenblock
v/ird während einer c Zeit aus den a Datenstrom in ein Schieberegister ausgelesen (3. F i g. 8) und in den
Ausgangspuffer während der folgenden C-Periode übertragen. Die B, Eingangsdaten werden im negativen
Abschnitt der C Taktimpulse abgenommen und in den Eingangspuffer eingelesen, so daß der Ausgangsdatenstrom
b entweder einen Datenblock aus dem ankom-
menden a Strom oder einen ß, Datenblock enthält. Es ist
ein besonderer Vorteil der dargestellten zeitlichen Ausrichtung der a und b Datenströme (bei denen die /
und g Impulse zusammenfallen), daß ein störungsfreier Betrieb ohne vollständige Regeneration des a Stroms im
b Strom möglich ist.
In Fig. 9 ist angenommen, daß jeder der a Datenblöcke einer einzigen seriengeschalteten Anpassungseinheit
zugeführt wird. Die den Kanälen einer einzigen seriengeschalteten Anpassungseinheit zugeordneten
Abtastzeiten werden mit den langsamen Eingangsdatenblöcken dieser Anpasssungseinheit gefüllt.
Mehr als eine seriengeschaltete Anpassungseinheit kann zur Abtastung einer bestimmten Impulslage im a
Datenstrom notwendig sein (Betrieb eines Sammelanschlusscs). In diesem Fall können getrennte Zeitabschnitte
zum Datenempfang und zur Datenaussendung in der Anpassungseinheit vorgesehen werden.
Fig. 10 zeigt eine Schaltung zur Änderung der Datenrate. Diese Schaltung, die die Datenrate nicht in
ganzzahligen Verhältnissen ändert, umfaßt einen an sich bekannten Speicher 60, z. B. in Form eines Schieberegisters
zur Speicherung eines Datenblockes und an sich bekannte Lese-Addressenzähler 61 und Schreib-Adressenzähler
62. Daten werden in Reihe über Leitung 63 in den Speicher 60 eingeführt und, vom Zähler 61 für die
Leseadressen gesteuert, gespeichert. Über Leitung 64 zugeführte Takt- und Gattersperrimpulse vom Gatter
65 betätigen (im ungesperrten Zustand) Zähler 61. Über Leitung- 70 zugeführte Rahmenimpulse werden ebenfalls
an Zähler 61 angelegt, um zu gewährleisten, daß ein ganzer, einzelner Datenblock in den Speicher 60
eingeführt wird.
Die Anordnung zur Datenratenveränderung in nicht
ganzzaiiligen Verhältnissen arbeitet in einer Weise, die Unterschiede zur Funktion bekannter Datenspeicher
aufweist. Lese-Addressenzähler 62 wird von einem Taktsignalgenerator gesteuert, dessen Taktfrequenz
gleich ist der einlaufenden Taktimpulsfrequenz C multipliziert mit dem Verhältnis P/N, wobei P und N
von der Bedienungsperson gewählte ganze Zahlen sind. Wichtigster Bestandteil der Schaltung zur Änderung der
Datenrate ist ein phasenstarrer Schleifenkreis mit einer Mischs:ufe 71, einem Tiefpaßfilter 72 und einem
spannungsgesteuerten Oszillator 73, dessen Ausgang in
an sich bekannter Weise über einen Untersetzerkreis 74 ein Eingangssignal für Mischstufe 71 bildet. Der
Ausgang des spannungsgesteuerten Oszillators 73 wird dem Untersetzerkreis 74 mit dem Multiplikationsfaktor
P zugeführt. Die phasenstarre Rückführungsschleife ergibt Betrieb des spannungsgesteuerten Oszillators mit
Verhältnis der hohen Datenrate zur niedrigen Datenrate in jedem der langsamen Datenströme gleich einer
rationalen Zahl ist. Bezeichnet man die Eingangsrate mit Ro und die Ausgangsraten mit R\ und R2, so sind die
entsprechenden Datenraten P/Nund Q/N, wobei
K1 = ^ R1,, K, = j? Rn und P + Q = N ;
P und (Jsind ganze Zahlen, die keinen gemeinsamen
Teiler haben. Die in F i g. 11b dargestellte Ausführungsform zeigt die Kombination zweiter langsamer Datenströme
in einen einzigen Datenstrom mit hoher Datenrate.
Der Decodierer nach Fig. 11a kann in der in F i g. 1,6
und 7 dargestellten Anlage als Ersatz für die Anordnungen zur Datenratenänderung gemäß Fig. 3
und 10 benutzt werden. Der Decodierer 100 umfaßt im wesentlichen' einen Folgegenerator 101, der durch
Taktimpulse gesteuert wird und durch Rahmenimpulse ausgelöst wird, woarauf nur eine vorgegebene Impulsfolge
erzeugt wird. Am Ausgang des Folgegenerators 101 ergibt sich ein Paar komplementärer Signale sund s,
die die auslösenden Eingangssignale für die beiden UND-Gatter 102 und 103 darstellen.
Die UND-Gatter 102, 103 steuern die ihnen in Parallelschaltung mit der Rate Ro zugeführten Eingangsdaten
in Speicher 104, 105, von denen die beiden langsamen Datenkanäle und die langsamen Taktimpulsraten
R1, /?2 abgenommen werden. Der Decodierer 100
umfaßt ferner einen Taktimpulsgenerator 106, der durch Takt- und Rahmenimpulse mit dem Folgegenerator 101
synchronisiert ist und langsame Taktimpulse Ri, R;
erzeugt.
Der in Fig. 11b gezeigte Decodierer 110 ist eine Abwandlung des in F i g. 1 la gezeigten Decodierers und
kombiniert zwei oder mehr Eingangskanäle mit den Raten Ri, Rj in einen einzigen Datenblock mit der Rate
Ro- Die gleichen Komponenten wie in Fig. lla werden
verwendet und zur Vereinfachung der Darstellung werden deshalb die gleichen Bezugssymbole verwendet.
Der Decodierer 110 braucht zusätzlich ein ODER-Gatter
107 am Ausgang, um die beiden Datenströme miteinander kombinieren zu können.
Die folgende Beschreibung der in Fig. lla und Hb
dargestellten Schaltungen bezieht sich nicht auf bestimmte Ausführungsformen der verwendeten Schaltungselemente.
Folgegenerator 101 erzeugt eine Binärfolge S, die mit den Taktimpulsen Ro hoher Geschwindigkeit synchroni
einer Frcnu£üz, die das .P-fache der ankommenden siert ist und einen bestimmten Aus^en^skodc hat njp
q,
Taktimpulsfrequenz Cist. Der Ausgang der phasenstar
ren Rüekführungsschleife wird vom spannungsgesteuerten Oszillator 73 über Leitung 75 und einen Untersetzerkreis
76 mit dem Teilungsfaktor Nabgenommen. Das in Leitung 80 auftretende Ausgangssignal ist eine l'mpuls-
folge mit der Rate -^- C. Das System kann damit statt
der üblichen ganzzahligen oder vielfachen Änderungen der Deienraten beliebige, durch den Faktor -^ · C
gegebene Ratenänderungen erzeugen.
F<i g. lla und 11b zeigen andere Ausführungsformen
der Schaltung zur Änderung der Datenrate in nich; ganzzahligen Verhältnissen. Fig. 11a zeigt die Aufteilung
eines einlaufenden Datenstroms mit hoher Dater.rate in zwei langsamere Datenströme, wobei das
Hauptfunktion des Folgegenerators 101 ist es, während einer Folge von N aufeinanderfolgenden Ro Taktimpulsen
einen Ausgangszustand während der durch F Taktimpulse gegebenen Zeit und einen anderen
Ausgangszustand während der durch Q Taktimpulse gegebenen Zeit zu erzeugen (P+ Q= N). In den meisten
Ausführungsformen müssen die Datenblöcke der beiden langsamen Datenströme mit periodischen Taktsignaien
der Fo'gefrequenzen R1 und R; zusammenfallen. In
diesem Fall ist es zweckmäßig, daß das Ausgangssigna! des Folgegeneraiors !(H in jedem Zustand eine fast
periodische Form hat. Ja dadurch die Menge der zu
to speichernden information (d. h. die Zahl der Dsienbi.: kke)
in den Speichern 104,105 verringert wird.
Die Verhältnisse können anhand des Beispiels P= 3. 0=5 und Λ'=3 + 5 = 8 verdeutlicht werden. Abgesehen
von zyklischen Permutationen können die folgenden Folgen durch einen geeigneten Folgegenerator erzeugt
werden, wobei die beiden Zustände »0« und »1« angenommen werden und für die folgenden Ausführungen
der Zustand »0« der- Wert ^zugeordnet ist.
der kleinsten ganzen Zahl, die großer als !og2A/ ist. Die
Binärkonstante limuß ungeradzahlig sein, so daß
= P oder Q
(D | 0001111100011111 |
(2) | 0011110100111101 |
(3) | 0010111100101111 |
(41 | 0011101100111011 |
(5) | OOllOllIOOIlOlll |
(6) | 0111010101110101 |
(7) | 0110110101101101 |
Von diesen möglichen Folgen hat die Folge (1) die geringste Periodizität in den beiden Zuständen und hat
damit den größten Speicherbedarf zur Erzielung von Periodizität am Ausgang. Folge (7) hat den höchsten
Grad von Periodizität und damit den geringsten Speicherbedarf.j-
Aufgabe des Taktimpulsgenerators 106 ist es, zwei Taktsignal mit den Raten R\ und R2 von der hohen
Taktrate Ro zu bilden. In der hier betrachteten vorzugsweisen Ausführungsform sind diese Taktsignalfolgen
periodisch. Die Ausgänge des Taktimpulsgenerators 106 steuern die Pufferspeicher 104, 105 und
bestimmen die Abtastzeiten für mit niedriger Geschwindigkeit zugeführte Eingangs- und Ausgangsdaten.
Wie erwähnt, ist es die Aufgabe der Puffer 104, 105 eine Zeitverzögerung zwischen den langsamen Dateneingangs-
und ausgangsleitungen und den Leitungen herzustellen, von denen mit hohen Datenraten durchfließende
Datenblöcke abgenommen werden. Der Pufferspeicher arbeitet »elastisch«, d. h. die Zahl der
gespeicherten Datenblöcke kann während der N Zustände des Folgegenerators 101 variierende nach der
relativen Periodizität der Ausgänge des Folgegenerators und der relativen Phasenlage der schnellen und
langsamen Taktsignale.
Bei den UND- und ODER-Gattern 102,103, und 107
handelt es sich um bekannte Bauelemente.
Fig. 12 zeigt eine vorzugsweise Ausführungsform eines Folgegenerators. Eine parallele Binäraddierstufe
120 ist der Hauptbestandteil des Folgegenerators. Bei der Binäraddierstufe 120 handelt es sich um eine
vollständige Addierstufe mit Übertragbildung in jeder Stufe; die Zahl der Stufen ist durch den Wert von N
bestimmt. Die Ausgangsfolge wird vom Übertrag der Endstufe der Addiervorrichtung 120 bestimmt. Der
binäre Konstantengenerator 121 bildet einen vorprogrammierten Eingang zum Binäraddierer 120, wobei der
jeweilige Wert von P und Q abhängt. Ein UND-Gatter 124 ist mit jeder Stufe des parallelen Binäraddierers 120
verbunden, sodaß dieselbe über die Rückstellogik (ODER-Gatter 125) in allen Teilstufen einmal alle N
Taktimpulse auf Null zurückgestellt wird (Betrieb mit der Äo-Rate). Neben der durch UND-Gatter 124
bewirkten Rückstellfähigkeit wird ein außerhalb des Folgegenerators erzeugter Rahmenimpuls zur Einstellung
der Phase des Folgegenerators über das Rückstellgatter 125 verwendet. Die Periode des Rahmenimpulses
ist dabei gleich einer ganzen Zahl von Λ' Perioden des Taktimpulsgenerators. Die Zahl der in der parallelen
Binäraddiervorrichtung 120 benötigten Stufen ist gleich
ist, wobei die eckige Klammer den ganzzahligen Wert des in der Klammer stehenden Ausdrucks bezeichnet
Die Rückstellkonstante, die den vom UND-Gatter festgestellten Zustand der parallelen Binäraddierstufe
bestimmt, läßt sich mit der Formel h=(d ■ N) mod (2")
berechnen.
Der Betrieb des in Fig. 12 dargestellten Folgegenerators
läßt sich am besten anhand des folgenden Beispiels erläutern, in dem P= 2 und Q=3 angenommen
wird, sodaß N= 2 + 3 = 5. Aus obiger Formel ergibt sich, daß die Zahl der im parallelen Binäraddierer 120
benötigten Stufen 3 ist, da dies die kleinste ganze Zahl größer oder gleich Iog25 ist Der d-Wert muß 5 betragen,
5 -5
• =3 oder, in binärer Schreibweise, d= 101. Für
h ergibt sich (5,5) mod 8 = 1 oder, in Binärschreibweise,
Λ=01Μ. Die folgende Tabelle ist eine Liste der
Binärzustände der Addierstufe bei jedem Taktimpuls nach anfänglicher Rückstellung durch einen Rahmenimpuls.
Der Ausgangsübertrag, der die von der Anordnung erzeugte Folge darstellt, ist in einer getrennten Spalte
angegeben.
Addierstufe | Ausgangsübertrag |
j", 00° | - |
101
010 111 40 100 001 Rückstellung - 000 |
0
1 0 1 1 |
101
010 |
0
1 |
Nach dem anfänglichen Rückstellimpuls haben irgendwelche fünf aufeinanderfolgenden Ausgangsüberträge
2 Nullen und 3 Einsen. Damit wurde die gewünschte Folge erzeugt, wobei ein Ausgang »Null«
der P-Rate und ein Ausgang »Eins« der Q-Rate
entspricht. Welcher der beiden Zustände (0 oder 1) F entspricht, hängt vom rf-Wert ab, der der obigen Formel
genügt.
S5 Der Folgegenerator kann in anderen Ausführungsformen
ausgebildet werden. So können Schieberegister mitverwendet werden oder Zähler mit Zyklusperioden,
die gleich P, Q und N Taktimpulsintervallen sind, oder sogenannte Ratengeneratoren.
bo In der Beschreibung der Erfindung wurde die
Unterteilung eines einzigen Datenstroms mit hoher Datenrate in zwei Datenströme mit niedrigen Datenraten
behandelt, doch können Ausführungsformen von Folgegeneratoren verwendet werden, die mehr als zwei
(v'> Ausgangszustände haben. In diesem Fall können
verschiedene alphabetische Logikanordnungen verwendet werden, und jede der untersetzten Datenraten steht
mit der hohen Datenrate in einem rationalen Verhältnis.
F i g. 13 zeigt ein Blockschaltbild einer Ausführungsform des Taktimpulsgenerators 106, der als Folgegenerator
verwendet werden kann. Ein auf der Frequenz PQR0ZN arbeitender kristallgesteuerter Oszillator 130
betreibt die beiden Zähler 131, 132, die periodisch Taktimpulse mit der Frequenz R\ und R2 abgeben. Der
außerhalb dieser Kreise erzeugte Rahmenimpuls stellt die Zähler 131,132 periodisch zurück. Die Frequenzsta-
bilitat des kristallgesteuerten Oszillators 130 muß so groß sein, daß Unregelmäßigkeiten infolge unvermeidlicher
Taktimpulsschwankungen nicht den Betrieb des Gesamtsystems stören können. In einer Alternativaus-
; führung wet den phasenstarre Rückführungskreise ver-" wendet, um Frequenz und Phase des kristallgesteuerten
Oszillators zu steuern und um nicht ganzzahlige Ratenänderungen mit einem zweiten Zähler zu erzielen.
Hierzu 1 1 Blatt Zeichnungen
Claims (1)
- Patentansprüche:3. Datenübertragungsanlage, bei der an einen für hohe Übertragungsgeschwindigkeit ausgelegten Übertragungskanal eine Reihe von mit niedriger Geschwindigkeit arbeitende Datenstationen angeschlossen werden können und zwischen Übertragungskanal und einer oder mehreren Datenstationen eine Zeitmultiplexeinheit vorgesehen ist, die durch auf dem Übertragungskanal auftretende Takt- und Rahmenimpulse hoher Frequenz ansteuerbar ist, dadurch gekennzeichnet, daß die Zeitmultiplexeinheit aufgebaut ist aus einem Taktgeber (20), der auf die auf dem Übertragungskanal auftretenden Takt- und Rahmenimpulse (c, f) hoher Frequenz anspricht und durch Untersetzung Takt- und Rahmenimpulse (C, F) mit einer niedrigen, der Geschwindigkeit der Datenstationen anpaßbaren Frequenz liefert, sowie aus einem an Datenquellen der Datenstationen anschließbaren Codierer (22), daß der Taktgeber (20) einen Zähler (25), der durch die auf dem Übertragungskanal auftretenden Taktimpulse (c) hoher Frequenz ansteuerbar ist, eine mit dem Zähler in Verbindung stehende Schalteinrichtung (26), mittels der der Untersetzungsfaktor (λ) des Zählers einstellbar ist, und einen Rahmenimpulszähler (33) enthält, der mit den auf dem Übertragungskanal auftretenden Rahmenimpulsen (f) hoher Frequenz beaufschlagt wird und mit den vom Zähler (25) gelieferten Taktimpulsen (C) niedriger Frequenz zur Erzeugung von Rahmenimpulsen (F) niedriger jo Frequenz angesteuert wird, daß der Codierer (22) einen Parallel-Serien-Umsetzer (42) umfaßt, der Paralleleingänge (O1... Bx) für die Datenquellen der Datenstationen aufweist und dem Takt- und Rahmenimpulse (C, F) niedriger Frequenz vom J5 Taktgeber (20) zur Festlegung eines Blockes von Daten aus den Datenquellen sowie Taktimpulse (c) hoher Frequenz zugeführt werden, welche die Weiterleitung von Blöcken von Daten aus den Datenquellen zum Serienausgang (45) des Umsetzers steuern, und im Codierer (22) zwischen dem Parallel-Serien-Umsetzer (42) und dem Takt- und Rahmenimpulse niedriger Frequenz liefernden Taktgeber (20) eine Verzögerungseinrichtung (41) vorgesehen ist, deren Verzögerungszeit durch eine Schalteinrichtung (40) einstellbar ist.2. Datenübertragungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß als Verzögerungseinrichtung (41) ein Schieberegister vorgesehen ist.3. Datenübertragungsanlage nach Anspruch 1 r>o oder 2, dadurch gekennzeichnet, daß ein Decodierer (21) vorgesehen ist, der einen Serien-Parallel-Umsetzer enthält, der einen Serieneingang (34) zur Aufnahme von mit hoher Geschwindigkeit ankommenden Daten und Parallelausgänge(A\... A«)zum y-, Weiterleiten von Daten mit niedriger Geschwindigkeit an Datensenken aufweist und der durch Takt- und Rahmenimpulse (C, F)niedriger Frequenz sowie durch Taktimpulse (r) hoher Frequenz zur Weiterleitung der zugeführten Daten an die Parallelausgänge ansteuerbar ist.4. Datenübertragungsanlage nach Anspruch 3, dadurch gekennzeichnet, daß als Datensenken wiederum Zeitmultiplexeinheiten vorgesehen sind.5. Datenübertragungsanlage nach einem der μ vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Anordnung zur Änderung der Datenflußgeschwindigkeit vorgesehen ist, die aufgebaut ist aus einem Speicher (60), in den ankommende Daten über einen Schreib-Adressenzähler (61) einschreibbar und aus dem Daten über einen Lese-Adressenzähler (62) auslesbar sind, und aus einer Einrichtung zum Erzeugen eines Lesesignals, die eine Mischstufe (71), die durch von den ankommenden Daten abgeleitete Taktimpulse ansteuerbar ist, sowie einen phasenstarren Rückführungskreis aufweist, in dem ein Tiefpaßfilter (72) und ein spannungsgesteuerter Oszillator (73) vorgesehen sind, mit dessen Ausgangssignalen über einen Dividierer (74), der die Ausgangssignale durch eine ganze Zahl P teilt, die Mischstufe (71) beaufschlagt wird und dessen Ausgangssignale an einen weiteren Dividierer (76) angelegt werden, der die Ausgangssignale durch eine ganze Zahl N teilt und dessen Ausgangssignal als Lesesignal den Lese-Adressenzähler (62) ansteuert6. Datenübertragungsaniage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Anpassungseinheit vorgesehen ist, die einen mehrstufigen Zähler (50) zur Aufnahme mindestens eines Blockes von Taktimpulsen (c) hoher Frequenz, einen von einer Stufe des Zählers angesteuerten Taktimpulsgenerator zum Erzeugen von Taktimpulsen (C) niedriger Frequenz, einen Verteiler (55) zum wahlweisen Einführen von mit hoher Datenflußgeschwindigkeit ankommenden Daten in eine Multiplexeinheit oder in einen Speicher (54), aus dem Daten unter Steuerung durch die Taktinipulse (C) niedriger Frequenz mit niedriger Datenflußgeschwindigkeit ausgegeben werden, enthält.7. Datenübertragungsanlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Aufnahme ankommender Daten zwei Speicher (104, 105) vorgesehen sind, vor deren Eingang jeweils ein UND-Glied (102 bzw. 103) angeordnet ist, von dem der eine Eingang mit den ankommenden Daten und der andere Eingang mit dem Ausgangssignal eines Folgegenerators (101) beaufschlagt wird, der von den ankommenden Taklimpulsen angesteuert wird und in Abhängigkeit von diesen einander komplementäre Ausgangssignale liefert.8. Datenübertragungsanlage nach Anspruch 7, dadurch gekennzeichnet, daß vom Ausgang jedes Speichers (104, 105) ein Datenstrom abgenommen wird.9. Datenübertragungsanlage nach Anspruch 8, dadurch gekennzeichnet, daß mit den ankommenden Taktimpulsen ein Taktimpulsgenerator (106) beaufschlagt wird, der zwei Taktimpulsfolgen liefert, von denen die eine dem Datenstrom aus dem einen Speicher (104) und die andere dem Datenstrom aus dem anderen Speicher (105) zugeordnet wird.10. Datenübertragungsanlage nach Anspruch 9, dadurch gekennzeichnet, daß die Ausgangstaktimpulsfolgen des Taktimpulsgenerators (106) mit den ankommenden Taktimpulsen durch die Beziehungen /?i = PR0IN und R2=QRoZN verknüpft sind, wobei Ro die Frequenz der ankommenden Taklimpulse, /?r die Frequenz der einen Ausgangstaktimpulsfolge, R? die Frequenz der anderen Ausgangstaktimpulsfolge, Peine ganze Zahl, Q eine ganze Zahl und N— P+ Q bedeuten.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2028370A | 1970-03-17 | 1970-03-17 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2112552A1 DE2112552A1 (de) | 1971-10-07 |
DE2112552B2 DE2112552B2 (de) | 1979-08-02 |
DE2112552C3 true DE2112552C3 (de) | 1981-09-10 |
Family
ID=21797739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2112552A Expired DE2112552C3 (de) | 1970-03-17 | 1971-03-16 | Datenübertragungsanlage |
Country Status (9)
Country | Link |
---|---|
US (1) | US3665405A (de) |
JP (2) | JPS5715501B1 (de) |
CA (1) | CA954243A (de) |
DE (1) | DE2112552C3 (de) |
FR (1) | FR2084723A5 (de) |
GB (1) | GB1350781A (de) |
IL (1) | IL36446A (de) |
NL (1) | NL7103162A (de) |
SE (1) | SE373715B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015010900B4 (de) | 2014-08-21 | 2023-09-28 | Infineon Technologies Ag | Serieller Hochgeschwindigkeitsring |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3790715A (en) * | 1972-07-28 | 1974-02-05 | Bell Telephone Labor Inc | Digital transmission terminal for voice and low speed data |
US3855617A (en) * | 1972-08-29 | 1974-12-17 | Westinghouse Electric Corp | Universal digital data system |
US3755789A (en) * | 1972-10-30 | 1973-08-28 | Collins Radio Co | Expandable computer processor and communication system |
US3824543A (en) * | 1973-06-26 | 1974-07-16 | Bell Telephone Labor Inc | Digital data interchange circuit for a multiplexer/demultiplexer |
US3999165A (en) * | 1973-08-27 | 1976-12-21 | Hitachi, Ltd. | Interrupt information interface system |
DE2360943C3 (de) * | 1973-12-06 | 1978-10-19 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Zeitmultiplexsystem zum Übertragen binärer Nachrichten |
US3879582A (en) * | 1974-03-01 | 1975-04-22 | Rca Corp | Data loop communication system |
US4009345A (en) * | 1974-12-30 | 1977-02-22 | International Business Machines Corporation | External management of satellite linked exchange network |
US4009343A (en) * | 1974-12-30 | 1977-02-22 | International Business Machines Corporation | Switching and activity compression between telephone lines and digital communication channels |
US4009344A (en) * | 1974-12-30 | 1977-02-22 | International Business Machines Corporation | Inter-related switching, activity compression and demand assignment |
US4009346A (en) * | 1974-12-30 | 1977-02-22 | International Business Machines Corporation | Distributional activity compression |
US4009347A (en) * | 1974-12-30 | 1977-02-22 | International Business Machines Corporation | Modular branch exchange and nodal access units for multiple access systems |
DE2511619B2 (de) * | 1975-03-17 | 1977-03-31 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur uebertragung von digitalen informationen eines pcm-zeitmultiplexfernmeldenetzes |
DE2520835C3 (de) * | 1975-05-09 | 1981-11-19 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Übertragung von synchron und asynchron auftretenden Daten |
US4215245A (en) * | 1978-12-29 | 1980-07-29 | Bell Telephone Laboratories, Incorporated | Variable rate synchronous digital transmission system |
US4468767A (en) * | 1981-12-07 | 1984-08-28 | Coastcom | Drop-and-insert multiplex digital communications system |
JPS5913443A (ja) * | 1982-07-14 | 1984-01-24 | Fuji Xerox Co Ltd | 非同期接続装置 |
EP0124674B1 (de) * | 1983-04-27 | 1987-08-05 | International Business Machines Corporation | Verfahren zur Sendersynchronisation eines digitalen Übertragungssystems sowie Einrichtung zur Realisierung des genanten Verfahrens |
US4646324A (en) * | 1985-02-11 | 1987-02-24 | United Technologies Corporation | Digital information transfer system (DITS) transmitter |
US4716561A (en) * | 1985-08-26 | 1987-12-29 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital transmission including add/drop module |
US4734696A (en) * | 1985-12-02 | 1988-03-29 | Telenex Corporation | System and method for transmitting information |
US4764939A (en) * | 1985-12-02 | 1988-08-16 | Telenex Corporation | Cable system for digital information |
US4658152A (en) * | 1985-12-04 | 1987-04-14 | Bell Communications Research, Inc. | Adaptive rate multiplexer-demultiplexer |
JPS62151206U (de) * | 1986-12-05 | 1987-09-25 | ||
JPS6460035A (en) * | 1987-08-31 | 1989-03-07 | Fujitsu Ltd | Branching/inserting circuit |
US5081702A (en) * | 1989-03-09 | 1992-01-14 | Allied-Signal Inc. | Method and apparatus for processing more than one high speed signal through a single high speed input terminal of a microcontroller |
ATE100984T1 (de) * | 1989-07-10 | 1994-02-15 | Siemens Ag | Verbindungseinrichtung zur datenuebertragung ueber lichtwellenleiter. |
US5282210A (en) * | 1992-06-01 | 1994-01-25 | International Business Machines Corporation | Time-division-multiplexed data transmission system |
JPH0787047A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | Sdhリアルタイム・クロック方式 |
IT1270046B (it) * | 1994-04-21 | 1997-04-28 | Italtel Spa | Metodo e dispositivo per la temporizzazione della trasmissione di segnali digitali in un sistema tdma pon |
US6108726A (en) * | 1996-09-13 | 2000-08-22 | Advanced Micro Devices. Inc. | Reducing the pin count within a switching element through the use of a multiplexer |
US5818839A (en) * | 1997-06-27 | 1998-10-06 | Newbridge Networks Corporation | Timing reference for scheduling data traffic on multiple ports |
US6260152B1 (en) | 1998-07-30 | 2001-07-10 | Siemens Information And Communication Networks, Inc. | Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains |
KR100430567B1 (ko) * | 2000-10-11 | 2004-05-10 | 한국전자통신연구원 | 주소발생기를 포함한 인터리빙/디인터리빙 수행 장치 및그 방법과 그를 이용한 채널 부호화 시스템 |
JP4555029B2 (ja) * | 2004-09-01 | 2010-09-29 | 株式会社日立製作所 | ディスクアレイ装置 |
JP4537425B2 (ja) * | 2007-06-28 | 2010-09-01 | 株式会社日立製作所 | ディスクアレイ装置 |
US8635347B2 (en) | 2010-01-26 | 2014-01-21 | Ray W. Sanders | Apparatus and method for synchronized networks |
WO2013134732A1 (en) | 2012-03-09 | 2013-09-12 | Sanders Ray W | Apparatus and methods of routing with control vectors in a synchronized adaptive infrastructure (sain) network |
US11283436B2 (en) * | 2019-04-25 | 2022-03-22 | Teradyne, Inc. | Parallel path delay line |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3437755A (en) * | 1965-03-11 | 1969-04-08 | Itt | Multiplex channel gate pulse generator from an intermixture of time division multiplex pulse trains |
US3466397A (en) * | 1965-12-14 | 1969-09-09 | Bell Telephone Labor Inc | Character at a time data multiplexing system |
-
1970
- 1970-03-17 US US20283A patent/US3665405A/en not_active Expired - Lifetime
-
1971
- 1971-03-09 SE SE7102979A patent/SE373715B/xx unknown
- 1971-03-10 NL NL7103162A patent/NL7103162A/xx not_active Application Discontinuation
- 1971-03-12 CA CA107,582A patent/CA954243A/en not_active Expired
- 1971-03-16 DE DE2112552A patent/DE2112552C3/de not_active Expired
- 1971-03-16 FR FR7109222A patent/FR2084723A5/fr not_active Expired
- 1971-03-17 JP JP1498071A patent/JPS5715501B1/ja active Pending
- 1971-03-19 IL IL36446A patent/IL36446A/en unknown
- 1971-04-19 GB GB2325271*A patent/GB1350781A/en not_active Expired
-
1978
- 1978-01-13 JP JP261278A patent/JPS53121418A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015010900B4 (de) | 2014-08-21 | 2023-09-28 | Infineon Technologies Ag | Serieller Hochgeschwindigkeitsring |
Also Published As
Publication number | Publication date |
---|---|
IL36446A (en) | 1974-07-31 |
CA954243A (en) | 1974-09-03 |
DE2112552B2 (de) | 1979-08-02 |
FR2084723A5 (de) | 1971-12-17 |
JPS53121418A (en) | 1978-10-23 |
JPS5715501B1 (de) | 1982-03-31 |
NL7103162A (de) | 1971-09-21 |
IL36446A0 (en) | 1971-05-26 |
US3665405A (en) | 1972-05-23 |
DE2112552A1 (de) | 1971-10-07 |
SE373715B (sv) | 1975-02-10 |
GB1350781A (en) | 1974-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2112552C3 (de) | Datenübertragungsanlage | |
DE3604277C2 (de) | Vorrichtung zum Einstellen der Phasenlage von Datensignalen | |
DE3102447C2 (de) | ||
DE69108068T2 (de) | Rahmenumstrukturierungsschnittstelle für Digitalfolgen multiplexiert im Zeitmultiplex aus digitalen untergeordneten Kanälen von verschiedenen Bitraten. | |
DE2510278C2 (de) | Pseudozufalls-Wortgenerator | |
CH623692A5 (de) | ||
DE3307781C2 (de) | Parallel-Serien-Datenwandler mit vorgebbarem Taktverhältnis | |
CH656760A5 (de) | Verfahren und anordnung zur sicherstellung der start-synchronisation eines aus bit-impulsfolgen bestehenden telegramms innerhalb eines empfaengers. | |
DE2758797A1 (de) | Umsetzer zum umsetzen von serien- kanal-daten einer vielzahl von primaeren digitalen multiplexstrecken in parallel- kanal-daten | |
EP0021290A1 (de) | Verfahren und Schaltungsanordnung zur Synchronisierung bei der Übertragung von digitalen Nachrichtensignalen | |
DE3019078A1 (de) | Synchronisiereinrichtung fuer ein zeitmultiplexsystem | |
DE2251257A1 (de) | Sprachdetektor fuer ein fernsprechvermittlungssystem | |
DE1936266A1 (de) | Vorrichtung zur Leferung einer Serie von Ausgangsimpulsen mit einer mo?eren Frequenz in UEbere?stimmung mit einem digitalen Eingang | |
EP0161034A2 (de) | Pufferspeicher für eine Eingangsleitung einer digitalen Vermittlungsstelle | |
DE3315372C2 (de) | ||
DE3019042C2 (de) | ||
DE2753999C3 (de) | Digitales Zeitmultiplex-Übertragungssystem | |
DE3843372C2 (de) | Verfahren und Schaltungsanordnung zur Taktanpassung in der digitalen Nachrichtentechnik | |
DE68919211T2 (de) | Empfänger für seriellen Daten. | |
DE69102273T2 (de) | Impulsfrequenzteiler für einen synchronen digitalen takt. | |
DE2944777A1 (de) | Schaltungsanordnung eines elastischen speichers, insbesondere eines zeitmultiplexdatenuebertragungssystems | |
DE3046772C2 (de) | Taktgenerator | |
DE4035438A1 (de) | Schaltungsanordnung zum entfernen von stopfbits | |
DE69110793T2 (de) | Zeitvielfachmultiplexiereinrichtung. | |
DE2908366A1 (de) | Verfahren und schaltungsanordnung fuer einen phasenvergleich in einem digitalen nachrichtenuebertragungssystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |