DE1954420B2 - Verfahren zum Synchronisieren von einlaufenden binären Daten und Anordnung zur Durchführung eines solchen Verfahrens - Google Patents
Verfahren zum Synchronisieren von einlaufenden binären Daten und Anordnung zur Durchführung eines solchen VerfahrensInfo
- Publication number
- DE1954420B2 DE1954420B2 DE1954420A DE1954420A DE1954420B2 DE 1954420 B2 DE1954420 B2 DE 1954420B2 DE 1954420 A DE1954420 A DE 1954420A DE 1954420 A DE1954420 A DE 1954420A DE 1954420 B2 DE1954420 B2 DE 1954420B2
- Authority
- DE
- Germany
- Prior art keywords
- pseudo
- random sequence
- shift register
- bit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/043—Pseudo-noise [PN] codes variable during transmission
Description
Die Erfindung bezieht sich auf ein Verfahren zum Synchronisieren von einlaufenden binären Daten durch
Identifizieren einer darin enthaltenen bestimmten maximallangen Pseudozufallsfolge, welche y Bits lang
ist, mit y = 2"-l, sowie auf eine Anordnung zur
Durchführung eines solchen Verfahrens.
Die Verwendung von maximallangen Pseudo-Zufallsfolgen zum Zweck der Synchronisation auf dem Gebiet
der Nachrichtentechnik ist bekannt. Dabei wird die Gesamtlänge der Pseudo-Zufallsfolge abgefragt, um
festzustellen, ob tatsächlich Synchronisation vorliegt Ist die Maximallänge der Pseudo-Zufallsfolge sehr groß,
dann fallen wegen des großen Aufwands hohe Kosten an. Das hat man dadurch zu umgehen versucht, daß man
einen Synchronisationscode, bestehend aus einer maximallangen Pseudo-Zufallsfolge kurzer Dauer, mehrmals
wiederholt hat Nachteilig bei diesem Verfahren ist jedoch, daß es schwierig ist festzustellen, an welcher
Stelle der Folge man sich befindet, da jeder Punkt der Folge mehrmals wiederholt wird.
Ein anders Problem, das sich bei Verwendung der maximallangen Pseudo-Zufallsfolgen ergibt, besteht in
der Empfindlichkeit gegenüber Rauschen. Bei bekannten Verfahren zur Identifizierung einer Zufallsfolge
wird ein Digital-Anpaßfilter verwendet, das die erwartete Pseudo-Zufallsfolge mit der tatsächlich
empfangenen Datenfolge korreliert und eine Korrelationsziffer für die Übereinstimmung zwischen den
beiden Folgen erzeugt Die allgemeine Praxis zur Überwindung der durch Rauschen bedingten Probleme
sieht eine Herabsetzung der Empfindlichkeitsschwelle des Detektors zur Anzeige eines Korrelationsfaktors
von einem Wert < 1 vor. Bei diesem Verfahren der Herabsetzung der Empfindlichkeitsschwelle des Detektors
wird aber nur berücksichtigt, daß Fehler aufgetreten sind, nicht aber die Stelle, an der die Fehler in der
maximallangen Pseudo-Zufallsfolge liegen.
Der Erfindung liegt die Aufgabe zugrunde, die Synchronisierung der einlaufenden binären Daten so
schnell wie möglich zu erreichen unter Zurückdrängung des Einflusses von Übermittlungsfehlern in der ankommenden
Datenbitfolge.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Verfahrensmaßnahmen sowie durch die
im Patentanspruch 5 angegebenen Vorrichtungsmerkmale gelöst.
Bei dem Verfahren nach der Erfindung kann die Anzahl χ von zur erfolgreichen Identifizierung erforder-
lichen Obereinstimmungssignalen wesentlich kleiner als die Anzahl y von Bits in der Pseudo-Zufallsfolge sein, so
daß für eine erfolgreiche Synchronisierung nur ein relativ kleiner Teil der einlaufenden Pseudo-Zufallsfolge
verwendet zu werden braucht, d. h. eine Synchronisierung kann bereits vorgenommen werden, wenn nur ein
relativ kleiner Teil der Pseudo-Zufallsfolge fehlerfrei einläuft
Einzelheiten der Erfindung werden nachstehend anhand von Ausführungsbeispielen im Zusammenhang
mit den Zeichnungen näher erläutert Es zeigt
Fig. 1 das Blockschaltbild einer Anordnung zum Synchronisieren einer maximallangen Pseudo-Zufallsfolge;
F i g. 2 einen bekannten Generator zum Erzeugen von Pseudo-Zufallsfoigen;
Fig.3 die Zustände des Generators nach Fig.2
während der einzelnen Schritte, die zum Erzeugen einer Pseudo-Zufallsfolge nötig sind;
F i g. 4 eine von dem Generator nach F i g. 2 erzeugte Pseudo-Zufallsfolge:; und
Fig.5 die Beziehung zwischen der vorhergesagten
Pseudo-Zufallsfolge und dem Inhalt des Schieberegisters nach Fig. 1.
Zur Durchführung der Synchronisation müssen zwei Operationen durchgeführt werden: (I) Identifizierung
der maximallangen Pseudo-Zufallsfolge als die gewünschte spezielle maximallange Pseudo-Zufallsfolge
und (2) Festlegung eines Referenzpunkts in der identifizerten maxirnallangen Pseudo-Zufallsfolge.
Die Grundlagen der Theorie und der Anwendung von Pseudo-Zufallsfolgen sind in dem Buch von G ο 1 ο m b
et aL, »Digital Communications with Space Application«, Prentiss-Hall, EE Series 1964, erläutert
F i g. 1 zeigt eine Anordnung, mit der die Synchronisation mit einer maximallangen Pseudo-Zufallsfolge einer
Länge von 31 Bits erreicht werden kann. Die maximale Länge einer Pseudo-Zufallsfolge ist definiert durch 2M,
wobei π gleich der Anzahl Stufen eines in der Anordnung verwendeten Schieberegisters ist Aus
F i g. 1 ist ersichtlich, daß dort π = 5 und deshalb die
Maximallänge der erzeugten Pseudo-Zufallsfolge 31 Bits beträgt Will man einen anderen Wert für π haben,
so ist es also nur nötig, die Länge des Schieberegisters zu ändern und die richtigen Verbindungen zu der
Exklusiv-ODER-Schaltung herzustellen, wie dies auf S. 25 des vorgenannten Buches von G ο 1 ο m b erläutert
ist
Nach F i g. 1 hat das Schieberegister 1 fünf Stufen, wobei die Stufen Xn-3 und X„-s mit der negierenden
Exklusiv-ODER-Schaltung 2 verbunden sind. Die Ausgänge aller fünf Stufen des Schieberegisters 1
werden dem Decoder 3 zugeführt, der im Synchronisationszustand eine der 31 möglichen Gruppen von
Datenbits erkennt, die in dem Schieberegister 1 enthalten sein können. Der Decoder 3 Hefen ein
Referenzsignal, wenn ein Synchronzustand gegeben ist und der Inhalt des Schieberegisters 1 einen vorgegebenen Wert hat Das Schieberegister 1 wird durch ein
Taktsignal auf der Eingangsleitung 4 fortgeschaltet Der Dateneingang des Schieberegisters 1 ist mit dem
Ausgang der ODER-Schaltung 6 verbunden, die bewirkt, daß der Eingang 5 des Schieberegisters 1
entweder durch Toir 7 oder das Tor 8 gesteuert wird.
Das Flipflopglied erzeugt Steuersignale, die den Synchron- bzw. den N ichtsynchronzustand anzeigen. Ist
das Flipflopflied 9 im Nichtsynchronzustand, dann liegt am Eingang 5 des Schieberegisters 1 die Eingangsdatenfolge vom Tor 7. Befindet sich das Flipflopglied 9 im
Synchronzustand, dann ist der Eingang S mit dem Ausgang der negierenden Exklusiv-ODER-Schaltung 2
über das Tor 8 verbunden. Der den Synchronzustand s angebende Ausgang des Flipflopgliedes 9 steuert den
Decoder 3 und die Torschaltungen 10 und 11. Der den Nichisynchronzustand angebende Ausgang des Flipflopglieds 9 steuert die Tore 12 und 13. Das Flipflopglied
9 wird in den Nichtsynchronzustand gebracht durch den
ίο Ausgang der Synchronausfall-Anzeigestufe 14. Der
der negierenden Exklusiv-ODER-Schaltung 2 mit Hilfe
eines Vergleichers 16 verglichen. Der Vergleicher 16
weist eine Ausgangsleitung 17 »Obereinstimmung« und eine Ausgangsleitung 18 »Nichtübereinstimmung« auf.
Die Leitung 17 führt zu den Toren 10 und 12, die Leitung
18 zu den Toren 11 und 13. Der Ausgang des Tors 10 wird als »Gut«-Eingang der Synchronausfall-Anzeigestufe 14 zugeführt Der Ausgang des Tors 11 wird als
»Fehler«-Eingang ebenfalls der Synchronausfall-Anzeigestufe 14 zugeführt Die Synchronausfall-Anzeigestufe
14 weist außerdem einen Takteingang auf. Am Ausgang
der Synchronausfall-Anzeigestufe 14 erscheinen Nichtsynchron-Impulse, die das Flipflopglied 9 in den
Nichtsynchronzustand versetzen.
Der Ausgang des Tors 12 liefert Schrittimpulse zu einem Zähler 19. Der Ausgang des Tors 13, der
Löschbefehle liefert führt ebenfalls zum Zähler 19 und löscht diesen bis zur Anzeige Null, wenn an seinem
Ausgang ein Impuls auftritt. Der Ausgang des Zählers
19 liegt am Eingang des Decoders 15. Der Decoder 15 liefert immer dann einen Ausgangssynchronimpuls,
wenn der Zähler 19 einen gewünschten Binärwert hat.
dem Flipflopglied 9 verbunden, um dieses in den
Anordnung ist es notwendig, zunächst die Erzeugung einer maximallangen Pseudo-Zufallsfolge zu beschreiben. F i g. 2 zeigt einen bekannten Maximallängen-Pseudo-Zufallsfolgegenerator, wie er in dem bereits
genannten Buch von Golomb angegeben ist. Der
Pseudo-Zufallsfolgegenerator besteht aus einem Schieberegister 20 und einer negierenden Exklusiv-ODER-Schaltung 21. Das Schieberegister 20 wird durch ein
Taktsignal fortgeschaltet, und das Ausgangssignal des Pseudo-Zufallsfolgegenerators wird vom Ausgang der
negierenden Exklusiv-ODER-Schaltung 21 abgenommen und wird auch zum Eingang des Schieberegisters 20
rückgeführt.
Fig.3 zeigt eine schrittweise Analyse der am Ausgang liegenden Pseudo-Zufallsfolge, die von dem
Pseudo-Zufallsfolgegenerator nach F i g. 2 erzeugt wird. Der Inhalt des Schieberegisters 20 wird im ersten
Schritt überall gleich Null gesetzt. Unter dieser Bedingung wird der Ausgang der Stufen Xn-i und X„-s
der negierenden Exklusiv-ODER-Schaltung 21 zuge
führt, die daraufhin an ihrem Ausgang eine »1« aufweist
Die »1« wird der Stufe X„-\ des Schieberegisters 20 wieder zugeführt und über die Ausgangsleitung als Bit
der gewünschten Maximallängen-Pseudo-Zufallsfolge abgegeben. In dieser Weise können dann bis zu 31
Schritte folgen. Nach dem 31. Schritt ist der Inhalt des Schieberegisters 20 wieder überall Null. Es ist klar, daß
sich die Pseudo-Zufallsfolge nach 31 Bits wiederholt. Fig.3 zeigt auch die Dezimalwerte des Inhalts des
Schieberegisters 20 während der 31 Schritte an. Die Dezimalwerte veranschaulichen, daß im Schieberegister
20 eine ganz bestimmte Bitgruppe für jedes erzeugte Bit der Pseudo-Zufallsfolge vorhanden ist. Betrachtet man
z. B. Schritt 2 zur Erzeugung des Bits 2 der Pseudo-Zufallsfolge: Bit 2 der Pseudo-Zufallsfolge kann
immer dadurch identifiziert werden, daß das Schieberegister 20 den Dezimalwert 16 hat. Fig.4 zeigt die
resultierende maximallange Pseudo-Zufalisfolge, die mit dem Pseudo-Zufallsfolgegenerator nach F i g. 2 erzeugt
wird.
Eine wichtige Eigenschaft der maximallangen Pseudo-Zufallsfolge
ist darin zu sehen, daß jedes Bit in der Folge durch die vorhergehenden η Bits der Folge
bestimmt ist. 1st z. B. in der maximallangen Pseudo-Zufallsfolge mit 31 Bits /7 = 5, dann ist jedes Bit in der
Folge durch die vorhergehenden fünf Bits der Folge bestimmt. Das ist grafisch in F i g. 5 verdeutlicht. F i g. 5
zeigt, daß, wenn man aufeinanderfolgende, sich überlappende Gruppen von je fünf aufeinanderfolgenden
Bits aus der maximallangen Pseudo-Zufallsfolge nimmt, man die Zustände des Maximallängen-Pseudo-Zufallsfolgegenerators,
wie sie in F i g. 3 gezeigt sind, für alle 31 Schritte in genau derselben Reihenfolge erhält,
wie sie während der Erzeugung der maximallangen Pseudo-Zufallsfolge erhalten werden.
Wenn Synchronisation angestrebt wird, wird die Eingangsdatenfolge zur Erzeugung einer vorhergesagten
Pseudo-Zufallsfolge verwendet. Das heißt, daß jeweils aufeinanderfolgende, einander überlappende
Gruppen von fünf Bits der Eingangsdatenfolge zur Erzeugung je < ines vorhergesagten Bits einer vorhergesagten
Pseudo-Zufallsfolge verwendet werden.
Das vorhergesagte Bit der vorhergesagten Pseudo-Zufallsfolge wird mit dem darauffolgenden Bit der
einlaufenden Datenfolge verglichen, das den für Bits der eingegebenen Datenfolge folgt, die sich bei der
Erzeugung des vorhergesagten Bits der vorhergesagten Pseudo-Zufallsfolge im Schieberegister 1 befanden. Auf
diese Weise hat man ein Verfahren, bei dem die eingegebene Datenfolge dazu verwendet wird, eine
vorhergesagte Pseudo-Zufallsfolge zu erzeugen, die mit der eingegebenen Datenfolge, aus der sie erzeugt wird,
verglichen wird. Die vorhergesagte Pseudo-Zufallsfolge wird dann dieselbe sein wie die eingegebene Datenfolge,
wenn die eingegebene Datenfolge die spezifizierte maximallange Pseudo-Zufallsfolge ist.
Man erhält das Ergebnis unter Anwendung einer Kombination von einem Schieberegister und einer
negierenden Exklusiv-ODER-Schaltung, was genau dem Maximallänge-Pseudo-Zufallsfolgegenerator entspricht,
der zur Erzeugung der spezifischen maximallangen Pseudo-Zufallsfolge dient. Das wird bei einem
Vergleich des Schieberegisters 1 und der negierenden Exklusiv-ODER-Schaltung 2 in F i g. 1 mit dem Schieberegister
20 und der negierenden Exklusiv-ODER-Schaltung 21 von F i g. 2 deutlich.
F i g. 5 zeigt auch, was am Ausgang der negierenden Exklusiv-ODER-Schaltung 2 bei jedem der 31 möglichen
Sätze von Werten liegt, die im Schieberegister 1 möglich sind. Der jeweilige Inhalt des Schieberegisters 1
bewirkt die Erzeugung eines entsprechenden vorhergesagten Bits, dessen Wert gleich dem nächsten in der
einlaufenden Datenfolge folgenden Bit ist, wenn die einlaufende Datenfolge die spezifizierte maximallange
Pseudo-Zufallsfolge ist. Beim Vergleich der einlaufenden Datenfolgc mit dem vorhergesagten Wert in F i g. 5
wird deutlich, daß eine maximallange Pseudo-Zufallsfolge dazu verwendet werden kann, ihre eigene Folge
von Binärwerten zu bestimmen.
Wenn das Flipflopglied 9 im Nichtsynchronzustand ist, wird eine Synchronisation angestrebt, und die
eingegebene Datenfolge wird über das Tor 7 und die ODER-Schaltung 6 über die Eingangsleitung 5 dem
Schieberegister 1 zugeführt. Dabei wird der Inhalt des Schieberegisters 1 durch die negierende Exklusiv-ODER-Schaltung
2 abgefragt, die daraufhin ein
ίο vorhergesagtes Bit erzeugt. Der Ausgang der negierenden
Exklusiv-ODER-Schaltung 2 ist die vorhergesagte Pseudo-Zufallsfolge. Während jedes vorhergesagte Bit
durch die negierende Exklusiv-ODER-Schaltung 2 erzeugt wird, wird es mit dem nächsten Bit der
eingegebenen Datenfolge verglichen, um zu bestimmen, ob der vorhergesagte und der tatsächliche Wert
übereinstimmen. Ist das der Fall, dann wird ein »Übereinstimmung«-Signal erzeugt und über die Leitung
17 und das Tor 12 dem Zähler 19 zugeführt Liegt keine Übereinstimmung vor, dann wird ein »Nichtübereinstimmung«-SignaI
erzeugt und über die Leitung 18 und das Tor 13 dem Zähler 19 zugeführt, wodurch dieser
gelöscht wird. Der Decoder 15 ist auf eine Anzahl aufeinanderfolgender Übereinstimmungen eingestellt,
die dafür nötig ist, eine gewünschte Wahrscheinlichkeit dafür festzustellen, daß die vorhergesagte Pseudo-Zufallsfolge
dieselbe wie die einlaufende Datenfolge ist Der Decoder 15 spricht an, wenn der gewünschte
Zählwert im Zähler 19 erscheint, und erzeugt dann Synchronimpulse. Die Synchronimpulse werden dem
Flipflopglied 9 zur Einstellung des Synchronzustands zugeführt Ist das Flipflopglied 9 auf den Synchronzustand
eingestellt, dann wird der Eingang des Schieberegisters 1 von der Eingangsdatenfolge auf die von der
Exklusiv-ODER-Schaltung 2 erzeugte vorhergesagte Pseudo-Zufallsfolge umgeschaltet.
Wenn die Synchronisation erreicht worden ist, werden das Schieberegister 1 und die negierende
Exklusiv-ODER-Schaltung 2 über das Tor 8 und die ODER-Schaltung 6 miteinander verbunden und bilden
dann eine Schaltung, die mit dem in F i g. 2 gezeigten Maximallänge-Pseudo-Zufallsfolgegenerator identisch
ist Der Inhalt des Schieberegisters 1 wird solange kontinuierlich abgefragt, bis der Decoder 3 eine der 31
vorbestimmten Bitgruppen als im Schieberegister 1 vorhanden erkennt Auf diese Weise wird der
gewünschte Referenzpunkt in der maximallangen Pseudo-Zufallsfolge gewonnen. Normalerweise wird
eines der 31 Bits der maximallangen Pseudo-Zufallsfolge als letztes Bit ausgewählt Der Inhalt des
Schieberegisters 1, der diesem letzten Bit zugeordnet ist, zeigt dann das Ende der maximallangen Pseudo-Zufallsfolge
an. Im erläuterten Beispiel wäre das der Schritt 31, zu dessen Zeit der Inhalt des Schieberegisters 1 gerade
00001 wäre. Der Decoder 3 würde das Vorhandensein der Bitgruppe 00001 und einer Synchronanzeige von
dem Flipflopglied 9 feststellen und die Erzeugung eines Impulses bewirken, der anzeigt, daß die eingegebene
Datenfolge die spezifizierte maximallange Pseudo-Zufallsfolge ist und daß das Ende der spezifizierten
maximallangen Pseudo-Zufallsfolge gefunden worden ist
Wenn die Synchronisation erreicht ist, ist es immer wünschenswert festzustellen, ob die Synchronisation
während der letzten erfolgten Synchronisationsperiode verlorengegangen ist Deshalb wird der Ausgang der
negierenden Exklusiv-ODER-Schaltung 2 über den Vergleicher 16 ständig weiter mit der eingegebenen
Datenfolge verglichen. Im Synchronzustand, wenn also
die vorhergesagten und die tatsächlichen Werte dieselben sind, wird ein »Übereinstimmungw-lmpuls
erzeugt und über die Leitung 17 und das Tor 10 und von dort als »Gut«-Eingabe der Synchronausfall-Anzeigestufe
14 zugeführt. Ähnlich wird, wenn der vorhergesagte und der tatsächliche Wert des nächsten Impulses
nicht übereinstimmen, ein »Nichtübereinstimmung«- Zeichen erzeugt und über die Leitung 18 zum Tor 11 und
von dort als »Fehler«-Signal der Synchronausfall-Anzeigestufe
14 zugeführt. Die Synchronausfall-Anzeigestufe 14 kann ein einfaches Addierwerk sein, das für jede
Fehleranzeige um einen Schritt erhöht und für jede Gut-Anzeige um einen Schritt verringert wird. Erreicht
die Anzahl der gezählten Fehler einen bestimmten Wert, dann wird damit der Synchronausfall festgestellt
und ein Nichtsynchronimpuls erzeugt.
Es wurde bereits gesagt, daß der Decoder 15 die Zählrate im Zähler 19 als ein Maß für die gewünschte
Wahrscheinlichkeit dafür ansieht, daß die einlaufende Datenfolge gleich der vorhergesagten Pseudo-Zufallsfolge
ist. Eine Synchronisation liegt natürlich dann vor, wenn der Decoder 15 einen Zählwert 31 feststellt, der ja
besagt, daß eine vollständige Übereinstimmung zwischen der eingegebenen Datenfolge und der vorhergesagten
Pseudo-Zufallsfolge vorhanden ist. Um einen hohen Wahrscheinlichkeitsgrsd dafür zu bekommen,
daß Synchronisation erreicht wurde, ist es jedoch nicht nötig, eine derart vollständige Übereinstimmung zwischen
jedem ankommenden Bit der einlaufenden Datenfolge und der vorhergesagten Pseudo-Zufallsfolge
zu haben.
Zum Beispiel sei η = 8 angenommen, so daß sich eine sehr lange maximallange Pseudo-Zufallsfolge von 255
Bits ergibt. Es kann gezeigt werden, daß die a Wahrscheinlichkeit dafür, daß die maximallangen
Pseudo-Zufallsfolge die gesuchte ist, gleich 1-2-* ist, mit χ = Anzahl der aufeinanderfolgenden Übereinstimmungen.
Setzt man also η = 8 und sagt man willkürlich, daß 22 aufeinanderfolgende Übereinstimmungen für die
Anzeige der Identifizierung benötigt werden, dann ist die Wahrscheinlichkeit dafür, daß in der Tat Synchronisation
vorliegt, gleich 1 — 2 -22, was gleich 99,999925%
ist oder etwa einmal pro 4 Millionen Wahrscheinlichkeit dafür bedeutet, daß die maximallange Pseudo-Zufallsfolge
nicht die gesuchte spezifische maximallange Pseudo-Zufallsfolge ist. Das bedeutet einen enormen
Fortschritt, denn es ist jetzt nur notwendig, 30 aufeinanderfolgende Bits in der maximallangen Pseudo-Zufallsfolge
von 255 Bits fehlerfrei zu haben, um sagen zu können, daß es sich um die spezifierte maximallange
Pseudo-Zufallsfolge handelt. Deshalb ist das erläuterte Synchronisierverfahren auch besonders vorteilhaft,
wenn Rauschen oder Störungen durch Erschüttern auftritt. Ein weiterer Vorteil liegt darin, daß in einer
maximallangen Pseudo-Zufallsfolge von y Bits (y—n—x+\) Möglichkeiten zur Erkennung während des
Einlaufs der maximallangen Pseudo-Zufallsfolge auftreten. In dem hier erörterten Beispiel einer maximallangen
Pseudo-Zufallsfolge mit 255 Bits mit dem Kriterium von 30 Bits (n + x) für die Fehlerfreiheit existieren also
226 Erkennungsmöglichkeiten in der einen maximallangen Pseudo-Zufallsfolge von 255 Bits. Dabei sei darauf
hingewiesen, daß, wenn einmal irgendwelche aufeinanderfolgenden 30 Bits erkannt wurden, der Referenzpunkt
mittels der vorhergesagten Pseudo-Zufallsfolge bestimmt wird und nicht mittels der einlaufenden
Datenfolge, so daß keine Wahrscheinlichkeit dafür besteht, daß der gewünschte Referenzpunkt aufgrund
von Fehlern in der einlaufenden Datenfolge verlorengeht.
Die Erfindung ist speziell dort verwendbar, wo ein Nachrichtensystem mit einem Synchronrahmen verwendet
wird und periodisch Synchronisationsinformationen zum Synchronisieren der Empfangsstation mit
der Sendestation aussendet. Unter diesen Bedingungen ist es höchst erwünscht, die Synchronisation so schnell
wie möglich unabhängig von Fehlern der ankommenden Daten zu erreichen. Die erläuterte Ausführungsform ist
geeignet zum schnellen Herbeiführen der Synchronisation bei Verwendung einer minimalen Anzahl fehlerfreier
Daten.
Hierzu 3 Blatt Zeichnungen
Claims (8)
1. Verfahren zum Synchronisieren von einlaufenden binären Daten durch Identifizieren einer darin
enthaltenden bestimmten maximallangen Pseudozufallsfolge, welche y Bits lang ist mit y = 2°— 1,
dadurch gekennzeichnet, daß aus den einlaufenden Datenbits eine vorhergesagte Pseudozufallsfolge
in der Weise gebildet wird, daß fortlaufend aus jeweils einer von sich aufeinanderfolgend
überlappenden Gruppe von Datenbits das bei Entstammen der jeweiligen Gruppe aus der
gesuchten Pseudozufallsfolge als nächstes ?u erwartende Bit erzeugt wird, daß die so gebildete
vorhergesagte Pseudozufallsfolge Bit für Bit mit der einlaufenden Datenbitfolge verglichen wird unter
Erzeugung eines Übereinstimmungs- bzw. Nichtübereinstimmungssignals
bei jedem Vergleich, daß, wenn χ aufeinanderfolgende Übereinstimmungssignale
auftreten, wobei χ kleiner ist als y, ein die erfolgreiche Identifizierung anzeigendes Synchronsignal
erzeugt wird, und daß ein Referenzpunkt für die so identifizierte einlaufende Pseudozufallsfolge
in der Weise ermittelt wird, daß bei Auftreten einer vorgegebenen Bitgruppe in der vorhergesagten
Pseudozufallsfolge ein Referenzsignal erzeugt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das genannte als nächstes zu
erwartende Bit jeweils aus einer aus π Bits bestehenden gespeicherten Bitgruppe gebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nach dem Auftreten des
Synchronsignals für die weitere Erzeugung der vorhergesagten Pseudozufallsfolge nur die zu
diesem Zeitpunkt gerade gespeicherte Bitgruppe verwendet wird, nicht dagegen die weiteren
einlaufenden Datenbits.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß auch nach dem Auftreten des
Synchronsignals weiterhin die vorhergesagte Pseudozufallsfolge mit der einlaufenden Datenbitfolge
Bit für Bit verglichen wird und bei einem vorbestimmten Grad des Überwiegens von Nicht
Übereinstimmungssignalen gegenüber den Übereinstimmungssignalen ein Synchronisationsausfall-Anzeigesignal
erzeugt wird.
5. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch ein Schieberegister
(1) zur Aufnahme der jeweiligen Gruppe von Datenbits, ein Exklusiv-ODER-Tor (2), dessen
Eingänge mit zwei Stufen des Schieberegisters (1) verbunden sind und dessen Ausgang mit dem einen
Eingang eines Vergleichers (16) verbunden ist, an dessen anderem Eingang die einlaufenden Datenbits
anliegen, durch einen Zähler (19) zum Zählen der vom Vergleicher (16) erzeugten Übereinstimmungssignale während des Identifizierungsvorganges,
durch einen mit dem Zähler (19) verbundenen ersten Decoder (15) zur Erzeugung des Synchronsignals bei
Erreichen eines vorgegebenen Zählerstandes und durch einen durch das Synchronsignal aktivierbaren,
mit dem Schieberegister (1) verbundenen zweiten Decoder (3) zur Erzeugung des Referenzsignals bei
Vorliegen der vorgegebenen Bitgruppe in dem Schieberegister (1).
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß eine Sychronausfall-Anzeigestufe (14)
über von dem Synchronsignal aktivierbare UND-
Tore (10,11) mit den Ausgängen der Vergleichsstufe
(16) verbunden ist.
7. Anordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Ausgang des Exklusiv-ODER-Tores
(2) über ein von dem Synchronsignal aktivierbares UND-Tor (8) mit einem zum Eingang
des Schieberegisters (1) führenden ODER-Tor (6) verbunden ist, an dessen anderem Eingang die
einlaufenden Datenbits über ein durch Fehlen des Synchronsignals aktivierbares UND-Tor (7) zugeführt
werden.
8. Anordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß das Schieberegister (1)
π Stufen aufweist und das Exklusiv-ODER-Tor mit der drittletzten (Xn-3) und der letzten Stufe (Xn-s)
verbunden ist
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US80322569A | 1969-02-28 | 1969-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1954420A1 DE1954420A1 (de) | 1970-09-10 |
| DE1954420B2 true DE1954420B2 (de) | 1978-08-31 |
Family
ID=25185947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1954420A Withdrawn DE1954420B2 (de) | 1969-02-28 | 1969-10-29 | Verfahren zum Synchronisieren von einlaufenden binären Daten und Anordnung zur Durchführung eines solchen Verfahrens |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3648237A (de) |
| JP (1) | JPS4933901B1 (de) |
| DE (1) | DE1954420B2 (de) |
| FR (1) | FR2032485A1 (de) |
| GB (1) | GB1275446A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0014330A1 (de) * | 1979-01-23 | 1980-08-20 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zum Synchronisieren von Daten mit Hilfe von Synchronisierbits |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2102838A5 (de) * | 1970-08-25 | 1972-04-07 | Geophysique Cie Gle | |
| FR2151477A5 (de) * | 1971-08-30 | 1973-04-20 | Burroughs Corp | |
| US3740478A (en) * | 1971-10-19 | 1973-06-19 | Philips Corp | Pseudo-random multiplex synchronizer |
| US3873773A (en) * | 1971-10-26 | 1975-03-25 | Martin Marietta Corp | Forward bit count integrity detection and correction technique for asynchronous systems |
| JPS4871146A (de) * | 1971-12-24 | 1973-09-26 | ||
| US3766316A (en) * | 1972-05-03 | 1973-10-16 | Us Navy | Frame synchronization detector |
| US3866217A (en) * | 1972-12-26 | 1975-02-11 | Currier Smith Corp | Monitoring transmission link by comparing pseudorandom signals |
| IT1006135B (it) * | 1973-12-27 | 1976-09-30 | Sits Soc It Telecom Siemens | Disposizioni circuitale per la cor rezione dell errore di scorrimento nei sistemi di trasmissione dati utilizzanti codici ciclici |
| US4169212A (en) * | 1975-04-14 | 1979-09-25 | Datotek, Inc. | Multi-mode digital enciphering system |
| US4027283A (en) * | 1975-09-22 | 1977-05-31 | International Business Machines Corporation | Resynchronizable bubble memory |
| US4032886A (en) * | 1975-12-01 | 1977-06-28 | Motorola, Inc. | Concatenation technique for burst-error correction and synchronization |
| US4006304A (en) * | 1975-12-10 | 1977-02-01 | Bell Telephone Laboratories, Incorporated | Apparatus for word synchronization in an optical communication system |
| US4158193A (en) * | 1977-06-06 | 1979-06-12 | International Data Sciences, Inc. | Data transmission test set with synchronization detector |
| US4203071A (en) * | 1978-08-08 | 1980-05-13 | The Charles Stark Draper Laboratory, Inc. | Pseudo-random-number-code-detection and tracking system |
| DE2952785A1 (de) * | 1979-01-03 | 1980-07-17 | Plessey Handel Investment Ag | Empfaenger fuer ein mit expandiertem signalspektrum arbeitendes nachrichtenuebertragungssystem |
| GB2075309B (en) * | 1980-04-29 | 1984-03-07 | Sony Corp | Processing binary data framing |
| JPS5746553A (en) | 1980-09-05 | 1982-03-17 | Hitachi Ltd | Code synchronizing device |
| US4498141A (en) * | 1982-01-25 | 1985-02-05 | Ampex Corporation | High speed correlation circuit and method |
| IT1151513B (it) * | 1982-03-22 | 1986-12-24 | Honeywell Inf Systems | Unita' di temporizzazione digitale |
| EP0112429B1 (de) * | 1982-12-28 | 1987-03-11 | International Business Machines Corporation | System zur Übertragung von Daten durch sich wiederholende Folgen |
| US4719643A (en) * | 1984-12-24 | 1988-01-12 | Gte Communication Systems Corporation | Pseudo random framing generator circuit |
| US4611333A (en) * | 1985-04-01 | 1986-09-09 | Motorola, Inc. | Apparatus for despreading a spread spectrum signal produced by a linear feedback shift register (LFSR) |
| FR2597687B1 (fr) * | 1986-04-18 | 1992-01-17 | Lmt Radio Professionelle | Procede et dispositif de regeneration rapide de l'integrite du debit binaire dans un reseau plesiochrone. |
| US4893339A (en) * | 1986-09-03 | 1990-01-09 | Motorola, Inc. | Secure communication system |
| EP0280802B1 (de) * | 1987-03-05 | 1991-09-25 | Hewlett-Packard Limited | Erzeugung von Triggersignalen |
| FR2617656B1 (fr) * | 1987-06-30 | 1989-10-20 | Thomson Csf | Procede et dispositif pour l'acquisition de bits de synchronisation dans des systemes de transmission de donnees |
| JPH01165239A (ja) * | 1987-12-21 | 1989-06-29 | Advantest Corp | データパターン同期装置 |
| US5237593A (en) * | 1989-05-04 | 1993-08-17 | Stc, Plc | Sequence synchronisation |
| US5349611A (en) * | 1992-11-13 | 1994-09-20 | Ampex Systems Corporation | Recovering synchronization in a data stream |
| KR19980047712A (ko) * | 1996-12-16 | 1998-09-15 | 구자홍 | 자기기록기의 동기신호 검출장치 |
| US6282181B1 (en) * | 1998-04-24 | 2001-08-28 | Ericsson Inc | Pseudorandom number sequence generation in radiocommunication systems |
| US7412640B2 (en) * | 2003-08-28 | 2008-08-12 | International Business Machines Corporation | Self-synchronizing pseudorandom bit sequence checker |
| US7509568B2 (en) * | 2005-01-11 | 2009-03-24 | International Business Machines Corporation | Error type identification circuit for identifying different types of errors in communications devices |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1288126B (de) * | 1965-04-06 | 1969-01-30 | CSF-Compagnie Generale de TeIegraphie Sans FiI, Paris | Vergleichsschaltungsanordnung mit veränderlichem Schwellwert zur Identifizierung einer Gruppe von zyklisch wiederholten Signalen |
| US3394224A (en) * | 1965-08-02 | 1968-07-23 | Bell Telephone Labor Inc | Digital information multiplexing system with synchronizing means |
| US3466601A (en) * | 1966-03-17 | 1969-09-09 | Bell Telephone Labor Inc | Automatic synchronization recovery techniques for cyclic codes |
-
1969
- 1969-02-28 US US803225*A patent/US3648237A/en not_active Expired - Lifetime
- 1969-10-15 FR FR6935805A patent/FR2032485A1/fr not_active Withdrawn
- 1969-10-29 DE DE1954420A patent/DE1954420B2/de not_active Withdrawn
- 1969-11-15 JP JP44091143A patent/JPS4933901B1/ja active Pending
- 1969-11-20 GB GB56770/69A patent/GB1275446A/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0014330A1 (de) * | 1979-01-23 | 1980-08-20 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zum Synchronisieren von Daten mit Hilfe von Synchronisierbits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS4933901B1 (de) | 1974-09-10 |
| GB1275446A (en) | 1972-05-24 |
| FR2032485A1 (de) | 1970-11-27 |
| US3648237A (en) | 1972-03-07 |
| DE1954420A1 (de) | 1970-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1954420B2 (de) | Verfahren zum Synchronisieren von einlaufenden binären Daten und Anordnung zur Durchführung eines solchen Verfahrens | |
| DE2121115C2 (de) | Prüfeinrichtung für nichtlineare Schaltkreise | |
| DE2841079C3 (de) | Verfahren und Vorrichtung zur Extrahierung von periodischen Taktsignalen aus einem PCM-Signal | |
| DE2023741B2 (de) | ||
| DE2021081A1 (de) | Einrichtung zum Synchronisieren von paritaetscodierten Zeichenfolgen | |
| DE1288126B (de) | Vergleichsschaltungsanordnung mit veränderlichem Schwellwert zur Identifizierung einer Gruppe von zyklisch wiederholten Signalen | |
| CH627032A5 (de) | ||
| DE2736967A1 (de) | Asynchrone telemetrieschaltung | |
| DE2015498B2 (de) | Verfahren zum synchronisieren von digitalsignalen und eine anordnung zur durchfuehrung des verfahrens | |
| DE2219016C3 (de) | Verfahren zur empfangsseitigen Phasensynchronisation auf die Phasenlage des Bittaktes eines empfangenen Datenblocks | |
| DE2803424C3 (de) | Verfahren und Schaltungsanordnung zum Adressieren wenigstens einer Empfangsstation von einer Sendestation aus | |
| DE2838228A1 (de) | Verfahren und anordnung zur synchronisation von datenbitfolgen | |
| DE2359716C3 (de) | Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen und Schaltungsanordnung zur Durchfuhrung des Verfahrens | |
| DE2827615B2 (de) | Verfahren und Schaltungsanordnung zum Synchronisieren zwei oder mehrerer räumlich voneinander entfernter digital arbeitender nachrichtentechnischer Einrichtungen | |
| DE4006251C1 (en) | Recognising periodicity in pseudo-stochastic sequence of bits - using comparison registers charged with different cycle and generating alarm if last bits of series correspond | |
| DE2603844A1 (de) | Verfahren und vorrichtung zum synchronisieren eines empfangsseitigen schluesselgenerators mit einem sendeseitigen schluesselgenerator | |
| DE2920809A1 (de) | Verfahren und schaltungsanordnung zur synchronisierung bei der uebertragung von digitalen nachrichtensignalen | |
| DE2203414C3 (de) | Verfahren und Schaltungsanordnung zum Herstellen des Gleichlaufs von Sende- und Empfangseinrichtungen bei der Übertragung von Datenblöcken | |
| CH646557A5 (en) | Synchronisation device for a digital transmission system | |
| DE2227704C3 (de) | Datenübertragungssystem | |
| DE2803002C3 (de) | Indirekt gesteuerte Vermittlungsanlage, insbesondere für Fernsprechzwecke | |
| DE1591070B2 (de) | Verfahren und vorrichtungen zum ueberpruefen des erkennens des kennwortes bei einem im zeitmultiplex-verfahren mit vielfachzugang arbeitenden satellitennachrichtensystem | |
| DE2517480C3 (de) | Verfahren zur Verkürzung der Synchronisierzeit in Zeitmultiplexsystemen, insbesondere Datenmultiplexsystemen | |
| DE2030763A1 (de) | Digitaler Codeumwerter fur ternare Codes | |
| DE2032385C (de) | Verfahren zum Herstellen des Gleichlaufs der Sende- und Empfangseinrichtungen bei der Übertragung von Nachrichten über eine aus mehreren parallel geschalteten Leitungen bestehende Übertragungsstrecke |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8239 | Disposal/non-payment of the annual fee |