DE2030763A1

DE2030763A1 - Digitaler Codeumwerter fur ternare Codes

Info

Publication number: DE2030763A1
Application number: DE19702030763
Authority: DE
Inventors: Derek Brian Chelmsford Essex Jessop Anthony Enfield Middlesex Waters (Großbritannien)
Original assignee: International Standard Electric Corp , New York NY (V St A )
Priority date: 1969-06-25
Filing date: 1970-06-23
Publication date: 1971-01-14
Also published as: BE752490A; DE2030763B2; FR2047924A1; CH531816A; FR2047924B1; GB1250924A; DE2030763C3; ES381121A1

Description

Dipl.-Phys. Leo Thul

Stuttgart

D,B.Waters-A.Jessop 3-2

INTERNATIONAL STANDARD ELECTRIC CORPORATION, New York

Digitaler Codeumwerter für ternäre Codes.

Die Anmeldung betrifft digitale Codeumwerter und insbesondere Anordnungen« mit denen man eine Fehlerüberwachung und eine Wortsynchronisation bei einem beschränkten Ternärcode durch Überwachung der ankommenden Codewerte durchführen kann.

Der Ausdruck "beschränkter Ternärcode" bezeichnet einen Ternärcode, bei dem zu Beginn nur Codekombinationen mit der Disparität Null oder einer positiven Disparität verwendet werden und bei dem einige der Codekombinationen mit positiver Disparität danach durch den inversen Wert ersetzt werden, damit die akkumulierte Disparität der ausgesandten Codezeichen auf einen minimalen Wert gehalten wird. Auf der Empfangsseite wird die ankommende Ternärinformation in 3-ziffrige Wörter aufgeteilt. Wenn eine Umwertung des T_ernärcodes notwendig ist, wird von äquivalenten Worten mit positiver und negativer Disparität gleiche Ausgangssignale abgeleitet.

Der Erfindung liegt die Aufgabe zugrunde, einen digitalen Codeumwerter für ternäre Codes zu schaffen, mit dem Übertragungsfehler festgestellt und die Synchronisation nachgeregelt werden kann. Dies wird erfindungsgemäss dadurch erreicht, dass die

18.Juni 1970 .

009883/1912

D.B.Waters-Α.Jessop 3-2

empfangenen. Codesignale zu Gruppen zusammengefasst sind und · zwei Gruppen vorgegebener Disparität (+1, -1) vorgegeben sind, dass beim nacheinander erfolgenden Auftreten von Gruppen der vorgegebenen Disparität der daraus ermittelte Wert der Disparität mit dem aus den Einzelsignalen durch Afckümu- ν lation ermittelten Disparitätswert verglichen wird und dass bei Abweichung der akkumulierte Wert nachgestellt und gleichzeitig ein Fehlersignal.erzeugt wird.

Eine Weiterbildung der Erfindung besteht darin« dass in einem Disparitätszähler die Disparitäten jeder Gruppe je nach Vorzeichen getrennt gezählt werden, und dass die Ergebnisse über logisohe Kreise zusammengefasst werden und damit die Disparität der Gruppe ergeben, dass die Disparität Jeder Codegruppe mit dem gespeicherten Wert der vorhergehenden Codegruppe wird und dass in Abhängigkeit von diesem Vergleich PrüfSignale abgeleitet werden.

Eine andere Weiterbildung besteht darin, dass die Fehlersignale gezählt werden und dass beim Überschreiten eines vorgegebenen Wertes in einem ebenfalls vorgegebenen Zeitabschnitt die Phase eines zur Steuerung verwendeten Taktes verändert wird.

Die Erfindung wird nun anhand des in den beiliegenden Zeichnungen dargestellten Ausführungsbeispiels näher erläutert. Es zeigen:

Flg. 1 einen richtig empfangenen beschränkten Tera - c. närcode, den gleichen Code mit einem digitalen Fehler bzw. mit Synchronisationsverlust,

Fig. 2 ein Blockschaltbild einer Empfangsstelle mit einem Codeumwerter, .

009 8 83/1912 *^A

-3- 2Ö3D763

D\EiWaters-Ä.Jessop 3-2

Pig, 3 die logischen Schaltungen des Wört-ÜisipäM-tätszählers aus Fig. 2

Fig. 4 die logischen Schaltungen der Folge-Feststelleinrichtung aus Fig. 2

Fig. 5 die logischen Schaltungen des Vergleichers aus Fig. 2

Fig. 6 die logischen Schaltungen des Differenzzählers aus Fig. 2 und

Fig. 7 die logischen Schaltungen der Fehlerfeststelleinrichtung und des Teilerkreises aus Fig. 2.

Der hier betrachtete Ternäreode ergibt sich aus der Notwendigkeit, die akkumulierte Disparität der in einem PCM System ausgesandtön Ziffern zu verringern. Normalerweise arbeiten die PCM Einrichtungen mit Binärcodes. Um die akkumulierte Disparität eines 4-bit Binärcodes zu verringern, wird dieser in einen 3-bit Ternärcode mit Null- oder positiver Disparität umgewandelt. Bei der Aussendung der ternären Zeichen wird die Disparität in einem ZäHer addiert. Wenn der akkumulierte Wert gross wird, d.h. wenn er den Wert +1 hat und ein weiteres Wort mit positiver Bisparität Übertragen werden soll, wird dieses Wort invertiert und man erhält ein Wort mit negativer Disparität. Worte mit der Disparität Null werden bei diesem Vorgang nicht beeinflusst.

Ih der Empfangsstelle wird ein reversibler Zähler durch die empfangenen + und - Ziffern gesteuert. Obwohl die akkumulierte Disparität die Surame aller vorhergehenden Wortdisparitäten ist, gibt es bestimmte kurze Folgen, mit denen naeh

009883/1912 ^iC

■' V; ■ ^; - '^A

BAD ORIGINAL

D,B,Waters-Α.Jessop j$~2

ihrem Empfang der richtige Zustand dieses Zählers festgestellt werden kann. In der Tabelle I sind die mögliche Grosse und das Vorzeichen der akkumulierten Disparität auf der Leitung dargestellt, wenn die Disparität von zwei aufeinanderfolgenden Worten mit einer von Null/abweichenden Disparität bekannt ist. Es wird dabei angenommen, dass die ternären Wprte zeitlich richtig liegen. Zwischen den Worten liegende Worte mit der Dispari· tätObeeinflussen die Tabelle nicht. Es sei noch darauf hingewiesen, dass + und - in der Tabelle vertäuscht werden können.

009883/1912 '^Λ

D.B,Waters-Α,Jessop j5-2

Tabelle I

Erstet Wort mit
von Null abweichender Diparität

Nächstes Wort mit von Null abweichender Disparität Vorgegebene Stellung dee Tx Differenzzählers

+3 +2 +1 *1 -2 -3

-t-2

+2 +1 -1 -2

-3 +2
+1

-1, +1 -2, -1 -3, -2

Bemerkungί Folgen,
zeichne

+3 +2 +1 -1 -2 -3

bei denen die Stellung

sind, können bei ze liegendin Worten nicht auftr -1,+I,+2 -2,-1,+1 -3,-2,-1

mit -|f gekenntlioh richtig ten.

do988 3/ 1

OBfGlNAL INSPECTED

D.B.Waters-Α.Je«sop 3-Ö .\.'~ - -.-.\- - ' :■ -.V, ,-.:■.."

Nur nit bestimmten Folgen kann die Leitungsdisparitat featgesteilt werden. Eine solche Folge ist ein Einheits-Dieparitatswort mit eine» Vorzeichen, gefolgt von hinein Binheita-Dleparitätswort dee entgegengesetzten Vorzeichens. Wenn z.B. ein Wort mit der Disparität +1 empfangen wird, muss die akkumulierte Disparität zu Beginn des Wortes negativ gewesen sein (ea wäre sonst -1 gesendet worden) und die Disparität am Ende des Wortes kann nicht positiver als +1 sein. Wenn jetzt ein Wort mit der Disparität -1 eepfangen wird, muss die akkuiaulierte Dieparität zu Beginn des Wortes positiv gewesen sein und war +1. Ak IMe d·» Wortes hat man dann die Disparität -1. Dazwisohen auftretend· Worte nit der Disparität Null beeinflussen diesen Vorgang nicht» Durch zwei aufeinanderfolgende Einheits-Disparitätsworte alt entgegengesetzten Vorzeichen wird der Zähler in die Stellung 1 gebracht. Das Vorzeichen entspricht dem zuletzt empfangenen Einheits Disparitätswort. Unter der Annahme, dass der Empfänger richtig synchronisiert ist, wird beim Fehlen von digitalen Fehlern der Zähler jedesmal bei dieser Prüfung die richtige Stellung haben. In Fig. la ist eine typische Folge dargestellt.

Jeder einzelne Fehler zwischen den Prüfungen veranlasst, dass die nächste Prüfung falsch wird und alle Gruppen von Fehlern ändern die akkumulierte Disparität. Um digitale Fehler zu überwachen, ist es notwendig, geeignete Folgen von Eingangsworten festzustellen, durch die der Zählerstand festgelegt werden kann. Danach wird die erwartete Stellung des Zählers mit der wirklichen Stellung verglichen. Unterscheiden sieh die Stellungen, so werden der Zähler in die erwartete Stellung gebracht und ein Fehlerausgangssignal abgegeben..Diese Prüfungen geschehen sehr oft. Diese Technik kann zur Fehlerüberwachung verwendet werden, unabhängig von dem Verfahren, das

•A 009883/1912

2.0 3Q78 ί

D_fB.Waters-A«Jessop 3-2

verwendet wird* um die Wort-Synchronisierung festzustellen, In Fig, Ib S* die Folge nach Fig. la sjit der Feststellung eines digitalen Fehlers dargestellt.

Werden die oben beschriebenen Prüfungen durchgeführt, wenn der Empfangsumwerter ausser Synchroni snius ist, ist diese Prüfung oft falsch. In einer typischen.Ternärdatenfolge tritt diese Bedingung einmal in Jeweils acht Worten so lange auf, bis die Synchronisierung wiederhergestellt ist. Man kann so zwischen digitalen Fehlern und dem Verlust der Synchronisation durch das Verhältnis und die Häpfigkeit der Fehlersignale unterscheiden. In Fig.. Ic ist die Folge nach Fig. la mit einem Synchronisationsfehler dargestellt.

In Fig, 2 ist ein Empfangsumwerter als Blockschaltbild dargestellt, in dem ein über die, Leitung empfangener beschränkter Ternäreode in einen 4 bit Binärcode umgewandelt wird.

Von dem Endstellen-Eegenerator 20 werden der Leitungstakt und die ternären Code (T+, T-) abgegeben... Der Leitungstakt wird in einem Teilerkreis 21 durch 3 geteilt, um die ternären Ziffernperioden zu bestimmen, und danach in dem Vervielfacher 22 vervierfacht, um den Bit-Takt für das Ausgangsschieberegister und die angeschlossenen Einrichtungen zu erzeugen« Die blnärfa Inforraationen T+ und T- werden an das Schieberegister 23 angelegt» Die parallelen Ausgangssignale werden zur Uniwertematrix 24 übertragen, die binäre Ziffern in Paralielform Abgibt, £Nns richtige bintre Äusgangssignal tritt «inmal ^e Wort auf und wird dann in den Parallel-Serien-Wandler 25 übertragen, von dem die binären Informationen in Serienform tibertragen werden.

009883/1912

BAD ORIGINAL

D.B.Waters-A.Jessop 3-2

Die Signale T+ und T- werden weiterhin an den Wort-Disparität szähler 26 angelegt, der zu Beginn jedes Wortes zurückgestellt wird und am Ende des Wortes entsprechende Ausgangssignale abgibt, wenn die. Disparität +1, -1 oder + 2 oder +- 3 ist. Diese Ausgangssignale werden in dem Folge-Feststeller 27 gespeichert. Dieser Feststeller gibt ein Signal "Prüfe +1" ab, wenn auf eine Disparität -1 eine Disparität +1 folgt und ein Signal "Prüfe -1", wenn auf eine Disparität +1 eine Disparität -1 folgt. Ein Eingangssignal + 2 oder + 3 beendet eine Folge. Diese Prüfsignale werden an einen Vergleicher 28 angelegt. Ein dreistufiger (8-Zustände)-Differenzzähler 29, der dem Sendezähler entspricht, wird von den Signalen T+ und T- gesteuert. Die Stellung dieses Zählers wird ebenfalls zum Vergleicher 28 übertragen. Wenn ein Signal "Prüfe +1" vom Verglebher empfangen wird und die akkumulierte Disparität im Zähler 29 diesen Wert +1 anzeigt, folgen keine weiteren Vorgänge. Wenn jedoch der Zählerstand nicht +1 ist, wird er auf diesen Wert gesetzt. Ein entsprechender Vorgang findet bei dem Signal "Prüfe -l" statt. Die Setz-Impulse werden in dem Fehlerraten-Feststeller 30 ODER-mässig zusammengefasst, um eine Fehlerangabe zu erzeugen, mit der zwischen Leitungsfehlern und Synchronisationsfehlern unterschieden werden kann. Wenn die Fehlerrate 16 in 4800 Worten Überschreitet, wird der Teilerkreis 21 beeinflusst und teilt einmal durch 4. Dadurch wird die Phase des Zählers gegenüber dem Leitungsignal geändert. Dieser Vorgang wird notfalls wiederholt, bis die Synchronisation wieder erreicht ist.

Der Wortdisparitätszähler 26 ist in Fig. 3 ausführlicher dargestellt. Positive Zeichen T+ werden in einem 4 Zustandsschieberegister gezählt, das aus den D-Flip-Flops J51 und 32 besteht. Die T+ Impulse werden über die durch den Leitungs-

009883/1912

D.B.Waters-Α.Jessop 3-2

takt gesteuerte Torschaltung 33 an das Schieberegister angelegt. In entsprechender Weise werden die Zeichen T- über die Torschaltung 34 an ein aus D-Flip-Flops 35 und 36 gebildetes Schieberegister angelegt. Die Torschaltungen 37 und 38 empfangen den Wort-Takt vom Teilerkreis 21 und geben Impulse ab, mit denen der Zähler am Ende jedes Wortes zurückgestellt wird.

Der Folge-Feststeller 27 (Fig. 2) ist in Fig. 4 ausführlicher dargestellt. Die Torschaltungen 40 - 48 geben bei den folgenden Bedingungen logische Ausgangssignale 1 ab: Für 2 positive und ein negatives Zeichen oder für 1 positives und O negative Zeichen ist der +1 Ausgang gleich. Für 2 negative und 1 positives Zeichen oder für 1 negatives und O positive Zeichen ist der -1 Ausgang gleich 1. Für 2 positive und O negative Zeichen oder 2 negative Zeichen und 0 positive Zeichen sind die + 2 oder +3 Ausgänge gleich 1. Die IK Flip-Flops 49-51 werden am Ende des Wortes angesteuert. Flip-Flop 49 hat ein Ausgangssignal Q=I, wenn ein +1 Wort empfangen wurde und Flip-Flop 5I hat ein Ausgangssignal Q=I wenn ein -1 Wort empfangen wurde. Beide Flip-Flops 49 und 51 werden auf Q=O gestellt, wenn ein + 2 oder + 3 Wort empfangen wurde.

Flip-Flop 50 gibt das Zeichen des zuletzt empfangenen Disparitätswortes an. Wenn die Flip-Flops 49 und 51 Ausgangssignale Qjm 1 haben, wird von einer der Torschaltungen 52 oder 53 ein Signal "Prüfe +1" oder"Prüfe -1" abgegeben, abhängig von der Stellung des Flip-Flops 50. Die Ausgangs-Signale der Torsohaltungen 52 und 53 werden an den Vergleicher 28 (Fig. 2) angelegt, der in Fig. 5 ausführlicher dargestellt ist.

009883/1912

203Q763

D.B.Waters- A.Jessop 3-2

Zuerst wird die Erzeugung eines Signals "Setze +1" über die Torschaltungen 54 und 55 beschrieben. Diese sind kreuzgekoppelt und die Eingänge DCl, DC2 und DC3 der Torschaltung 55 haben nur dann den Zustand.1, wenn der Differenzzähler 29 (Fig. 2) in der Stellung +1 ist. Der Zähler wird noch weiter unten beschrieben.

Wenn einer dieser Ausgänge 0 ist, während der Prüfimpuls 1 ist, geht das Ausgangssignal der Torschaltung 54 auf 0 und bringt dadurch den Zähler in den Zustand +1. Durch die Kreuzkopplung der Tore dauert der "Setze +1" Impuls so lange wie der Prüfimpuls. Die Torschaltungen 56 und 57 arbeiten in entsprechender Weise für die "Setze -1" Seite. Die "Setz" Leitungen sind in der ODER-Schaltung 58 zusammengefasst, um die Fehlerimpulse zu erzeugen.

Der Differenzzähler 29, der die akkumulierte Disparität der ankommenden Leitungssignale zählt, ist in Fig. 6 dargestellt. Es handelt sich um einen üblichen dreistufigen umkehrbaren Synchronzähler, der aus drei D-Flip-Flops 60, 6l und 62 besteht. Wenn T+ gleich 1 ist, zählt der Zähler In positiver Richtung und wenn T- gleich 1 ist, in negativer Richtung. Wenn sowohl T+ als auch T- gleich 0 sind, ändert der Zähler den Zustand nicht. Die T+ und T- Impulse werden über die Torschaltung 63 an die erste Stufe angelegt und über die durch den Leitungstakt gesteuerte Torschaltung 64 an den Flip-Flop 60. T+ Impulse werden über die Torschaltung 65 a zusammen mit dem Ausgangssignal des Flip-Flops 60 und über die durch den Takt gesteuerte Torschaltung 66 an dem Flip-Flop 61 angelegt. In entsprechender Welse werden die T-Impulse über die Toraenaltungen 65b wncl 66 geleitet« Entsprechendes gilt für die dritte Stufe mit den TorsotialtungeÄ

009883/1912 '

ORIGINAL INSPECTED

D.B.Waters-A.Jessop 3-2

67a, 67b und 68. Die Torschaltung 69 wird benötigt, um sicherzustellen, dass die letzte Stufe des Zählers bei 8 und nicht bei 5 zählt.

Der Zähler ist mit der dritten Stufe des Eingangsschieberegisters verbunden, um Verzögerungen zu ermöglichen, die sich beim Abtasten des Wort-Disparitätszählers, Folgefeststellers und des Verglefehers ergeben.

Der Fehlerraten-Feststeller 30 (Fig. 2) ist ausführlicher in Fig. 7 dargestellt und besteht im wesentlichen aus einem fünfstufigen Zähler, gebildet aus einer Reihe von fünf D Flip-Flops 70-7²I-* deren letzte Stufe angibt, dass keine Synchronisation mehr vorliegt. Der Zähler wird nach jeweils 4800 Worten zurückgestellt und die Leitungsfehler aus dem Zähler zu entfernen. Wenn 16 Fehler zwischen den Rückstellimpulsen auftreten, dann ändert der letzte Flip-Flop 74 den Zustand und öffnet die Torschaltung 75» die dann Teilerkreis 21 einmal durch 4 teilen lässt. Der Teilerkreis besteht aus zwei IK Flip-Flops 76, 77, deren vierter Zustand von der Torschaltung 78 festgestellt wird. Wenn die Torschaltung geöffnet ist, wird ,ein Rückstellimpuls an den Zähler 70 74 angelegt und der Zähler wird zurückgestellt, auch wenn die 4800 Wort-Periode noch nicht abgelaufen ist. Die Änderung des Teilerverhältnisees bewirkt, dass sich der Worttakt um ein bit verschiebt. Diese Rückstellung über die Torschaltung 78 soll es dem Zähler ermöglichen, durch die in den Worttakt eingefügte Verschiebung wieder synchron zu werden. Wenn durch die Rückstellung des Zählers noch nicht zur Synchronisation geführt hat, dann wird nach weiteren 16 Fehlern der Zähler wieder zurückgestellt und der Worttakt wird wieder um ein Bit

009883/1912

D.B.Waters-A.Jessop 3-2

verschoben. Das Verschiebe-Steuersignal wird über die Torschaltung 79 aus dem Teilericreis herausgezogen. Der Leitungstakt wird an den Flip-Flop 76 angelegt. Es werden drei Ausgangssignale X, Y und Z abgeleitet, von denen jedes 1/3 des Eingangstaktes ist. Diese Ausgangssignale haben unterschiedliche 'Phasen entsprechend den drei aufeinanderfolgenden Impulsen des Eingangstaktes.

0 09883/1912

Claims

D.B.Waters-Α.Jessop 3-2 Patentansprüche

1) Digitaler Codeumwerter für ternäre Codes, dadurch gekennzeichnet, dass die empfangenen Codesignale zu Gruppen zusammengefasst sind und zwei Gruppen vorgegebener Disparität (+1,-1) vorgegeben sind, dass beim nacheinander erfolgenden Auftreten von Gruppen der vorgegebenen Disparität der daraus ermittelte Wert der Disparität mit dem aus den Einzelsignalen durch Akkumulation ermittelten Disparitätswert verglichen wird und dass bei Abweichung der akkumulierte Wert nachgestellt und gleichzeitig ein Fehlersignal erzeugt wird.

2) Digitaler Codeumwerter nach Anspruch 1, dadurch gekennzeichre t, dass in einem Disparitätszähler die Disparitäten jeder Gruppe je nach Vorzeichen getrennt gezählt werden, dass die Ergebnisse über logische Kreise zusammengefasst werden und damit die Disparität der Gruppe ergeben, dass die Disparität jeder Codegruppe mit dem gespeicherten Wert der vorhergehenden Codegruppe wird und dass in Abhängigkeit von diesem Vergleich Prüfsignale abgeleitet werden.

3) Digitaler Codeumwertefr nach Anspruch !,dadurch gekennzeichnet, dass die Fehlersignale gezählt werden und dass beim Überschreiten des vorgegebenen Wertes (16) in einem ebenfalls vorgegebenen Zeitabschnitt (4800 Worte) die Phase eines zur Steuerung verwendeten Taktes (Wort-Takt) verändert wird.

0 0 9 8 8 3/1912

Leerseite