DE2359716C3 - Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen und Schaltungsanordnung zur Durchfuhrung des Verfahrens - Google Patents
Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen und Schaltungsanordnung zur Durchfuhrung des VerfahrensInfo
- Publication number
- DE2359716C3 DE2359716C3 DE19732359716 DE2359716A DE2359716C3 DE 2359716 C3 DE2359716 C3 DE 2359716C3 DE 19732359716 DE19732359716 DE 19732359716 DE 2359716 A DE2359716 A DE 2359716A DE 2359716 C3 DE2359716 C3 DE 2359716C3
- Authority
- DE
- Germany
- Prior art keywords
- bit
- synchronization
- signal sequence
- output
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/043—Pseudo-noise [PN] codes variable during transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation
zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen, die als Prüfsignale in autonomen linear
rückgekoppelten Schieberegistern erzeugte Pseudozufallssignalfolgen
verwenden und eine Schaltungsanordnung zur Durchführung des Verfahrens.
Derartig erzeugte Pseudozufallssignalfolgen werden u.a. verwendet, um Übertragungseinrichtungen und
-verfahren für digitale Signale zu untersuchen, Im Gegensatz zu echten Zufallssignalfolgen sind sie
periodisch. Ein Zyklus dauert 2"—1 Takte, wenn π die
Zahl der Stufen des Schieberegisters ist Die Pfiudozufallssignalfolgen
werden in rückgekoppelten Schieberegistern erzeugt, und zwar im Empfänger nach dem
gleichen Bildungsgesetz wie im Sender. Die Rückkopplung erfolgt im allgemeinen von zwei bestimmten Stufen
des Schieberegisters über eine Exclusiv-Oder-Schaltung
auf die Eingangsstufe. Der Ausgang der Exclusiv-Oder-Schaltung
wird im folgenden als Rückkopplungspunkt bezeichnet
Wenn die im Empfänger vom Sender ankommende und die im Empfänger nach dem gleichen Bildungsgesetz
erzeugte Pseudozufallssignalfolge synchron sind,
müssen sie bei störungsfreier Übertragung Bit für Bit identisch sein. Damit ist es möglich, die tatsächlich
übertragene Signalfolge mit der im Schieberegister des Empfängers autonom erzeugten Pseudozufallssignalfol-
;e bitweise zu vergleichen. Abweichungen sind auf lertragungsfehler zurückzuführen. Diese werden
gezählt und registriert.
Die notwendige Synchronisierung von Sender und Empfänger erfolgt bekanntlich dadurch, daß der
Eingang des Schieberegisters im Empfänger kurzzeitig
jo statt mit dem Rückkopplungspunkt mit dem Eingang
des Empfängers verbunden wird, so daß die empfangene Pseudozufallssignalfolge einzulaufen beginnt Nach
einer bestimmten Zahl von Takten, die größer oder mindestens gleich der Zahl π der Schieberegisterstufen
r, sein muß, enthält das Schieberegister eine Teilfolge von η Bit der Pseudozufallssignalfolge, aus der es dann die
gesamte Pseudozufallssignalfolge generieren kann. Daher wird nach mindestens η Takten der Eingang des
Schieberegisters wieder vom Eingang des Empfängers
getrennt und mit dem Rückkopplungspunkt verbunden.
Die vom Schieberegister im Empfänger autonom erzeugte Pseudozufallssignalfolge ist nun synchron mit
der am Eingang des Empfängers ankommenden.
Während des Betriebes treten aus verschiedenen
4ö Ursachen Synchronisationsausfälle auf. Die Hauptursache
des Ausfalls der Synchronisation zwischen beiden autonomen Schieberegistern oder Mustergeneratoren
ist immer ein Ausfall der Bitsynchronisation. Die Bitsynchronisations- oder Taktrückgewinnungsschal-
V) tung leitet aus den empfangenen Daten den Bittakt für
die richtige Abtastung der empfangenen Signale im Regenerator ab. Starke oder lang andauernde Störungen
führen zum Ausfall dieser Taktrückgewinnungsschaltung.
Vj Aus diesem Grund muß bei allen derartigen, aus zwei
Pseudozufallssignalfolgengeneratoren zusammengesetzten Meßeinrichtungen ein während der Messung
auftretender Synchronisationsaufall festgestellt werden können, um danach einen neuen Synchronisierlauf zu
Als Kriterium für den Synchronisationsausfall wird in allen bisher bekannten Bitfehlermeßeinrichtungen die
Bitfehlerrate benutzt. Es ist bekannt, daß zwei nicht synchrone Pseudozufallssignalfolgen gleicher Art sich
ähnlich wie zwei völlig unkorrelierte Signalfolgen verhalten, d. h., die Bitfehlerrate ist im Mittel 50%.
Zusätzliche Übertragungsfehler verändern bekanntlich diesen Wert unter Umständen etwas (vgl. Sch we i-
ζ e r: »Eigenschaften und Anwendungen von binären
Quasizufausfolgen« in Frequenz, 1970, S. 230 bis 234),
Treten auf einer Obertragungsstrecke Unterbrechungen
oder starke Störungen auf, so wirken sich diese Störungen als Bündelfehler (bursts) auf. Während jedes
Bündelfehlers treten ebenso wie beim Synchronisationsausfall sehr hohe Bitfehlerraten auf, so daß deren Höhe
allein noch kein ausreichendes Unterscheidungskriterium liefern kann.
Die Aufgabe der Erfindung besteht darin, ein verbessertes sichereres und schnelleres Verfahren
anzugeben, das selbsttätig eine Unterscheidung zwischen Bündelfehlern und Synchronisationsausfällen bei
Bitfehlermeßeinrichtungen liefert Diese Unterscheidung ist u.a. für die Beurteilung neu entwickelter
Modems und für die Anwendung bestimmter Codes wichtig.
Diese Unterscheidung wurde bisher auf Grund des Umstandes getroffen, daß ein Bündelfehler (burst) von
begrenzter Dauer ist, während ein Synchronisationsausfall länger andauert, da er nur durch είπε erneute
Synchronisierung beendet werden kann. Daher wird in den bisher bekannten Bitfehlermeßeinrichtungen eine
Zeitschranke gesetzt, nach deren Überschreitung eine Fehlerstruktur hoher Bitfehlerrate grundsätzlich zu
einem Synchronisierlauf führt Das heißt, daß Bündelfehler,
die länger als die gesetzte Zeitschranke sind, grundsätzlich als Synchronisationsausfälle gedeutet
werden und daher zu einem Synchronisierlauf führen.
Zur schnellen Erkennung und Behebung der Synchronisationsausfälle wird z. B. in einer bekannten Bitfehlermeßeinrichiung
die Zeitschranke sehr niedrig angesetzt Es werden 512 Takte abgezählt Wenn darin mehr als
128 Bitfehler enthalten sind, wird auf Synchronisationsausfall erkannt und selbsttätig neu synchronisiert
(Well hausen, Martin, in NTZ, 1971, S. 533 bis 557).
Damit verursachen aber bereits Bündelfehler von 512
Bittakten Dauer einen Synchronisierlauf. Je nach Struktur und Zeitlage des Bündelfehlers wird er als
Synchronisauonsausfall sogar bei noch kürzeren Bündelfehlern
(minimal 129 Bittakte Dauer) angezeigt. Dieser häufige, aber unnötige Synchronisicrlauf verfälscht
die Bündelfehler, so daß eine Beurteilung der Fehlerursachen anhand der Fehlerstruktur erschwert
wird.
Um die häufigen und unnötigen Synchronisierläufe zu
vermeiden, ist also die Zeitschranke höher anzusetzen. Dies ist bei einigen Anwendungen der oben zitierten
Bitfehlermeßeinrichtung auch gemacht worden.
Wenn mit Synchronisationsausfällen nur selten gerechnet werden muß und wenn relativ lange
andauernde Bündelfehler auftreten — was insbesondere bei hohen Übertragungsbitraten der Fall ist —, so wird
die Zeitschranke sehr hoch anzusetzen sein, um auch lange Bündelfehler noch als solche zu erkennen.
Beispielsweise werden bei einer bekannten derartigen BitfehlerrneDeinrichtung 100 000 Bittakte: abgezählt,
und wenn darin 20 000 Bitfehler enthalten sind, dann wird auf Synchronisationsausfall erkannt.
Das hat aber den Nachteil, daß ein Synchronisationsausfall erst nach 100 000 Takten erkannt wird. Die
Erfindung geht zur Umgehung der vorstehend geschilderten Schwierigkeiten, die bei der Unterscheidung
zwischen Bündelfehlern und Synchronisationsausfällen auftreten, einen anderen Weg. Sie geht von der an sich
bekannten Tatsache aus, daß eine Addition modulo 2, d. h. eine Verknüpfung zweier zeitlich gegeneinander
verschobenen Pseudozufailssignalfolgen gleicher Art über eine Exclusiv-Oder-Schaltung wieder eine Pseudozufallssignalfolge
derselben Art ergibt (Schweizer: »Eigenschaften und Anwendungen von binären Quasizufallsfolgen«,
Frequenz, 1970, S. 230 bis 234).
In Ausnutzung dieser bekannten Tatsache schlägt die Erfindung zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen zwei jeweils die gleiche Pseudozufallssignalfolge erzeugenden rückgekoppelten Schieberegistern im Sender und Empfänger
In Ausnutzung dieser bekannten Tatsache schlägt die Erfindung zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen zwei jeweils die gleiche Pseudozufallssignalfolge erzeugenden rückgekoppelten Schieberegistern im Sender und Empfänger
ίο einer Bitfehlermeßeinrichtung, weiche einen bitweisen
Vergleich der über die Meßstrecke übertragenen mit der empfangsseitig erzeugten Pseudozufallssignalfolge
durchführt, folgende Lösung vor:
Die aus dem bitweisen Vergleich entstehende Fehlersignalfolge wird in einer besonderen Schaltungsanordnung
daraufhin untersucht, ob sie ihrerseits wieder mit der in der Bitfehlermeßeinrichsung verwendeten
Pseudozufallssignalfolge übereinstimmt Bei Übereinstimmung wird dann auf den Ausfall der Synchronisa ■
tion geschlossen, wenn gleichze:'ig Bitfehler am Ausgang der Bitfchlcrrneßeinrichtur.g angezeigt werden.
Die Erfindung unterscheidet sich vom Stand der Technik also dadurch, daß nicht die Höhe der
:5 Bitfehlerrate, sondern die besondere Struktur der
Fehlersignalfolge beim Synchronisationsausfall zur Auswertung benutzt wird. Durch diese Maßnahme
gelingt es, zwischen Bündelfehlern und Synchronisationsausfällen sowohl sehr schnell air auch mit sehr
jo großer Sicherheit zu unterscheiden. Damit kann gegenüber dem erwähnten Verfahren mit der hohen
Zeitschranke die Dauer für die Auswertung des Synchronisationsausfalls und für die Neusynchronisierung
um drei Zehnerpotenzen gesenkt werden, ohne
π daß der Vorteil der hohen Zeitschranke, d. h. die Möglichkeit, lange Bündelfehler von Synchronisationsausfällen
zu unterscheiden, verlorengeht Selbst gegenüber der anderen Bitfehlermeßeinrichtung, die mir sehr
kurze Bündelfehler von Synchronisationsausfällen unterscheiden kann, erzielt die Erfindung noch eine
Ve-kürzung der Auswertezeit auf z. B. 100 Takte. Der Aufwand für die Realisierung ist dabei gering; in einer
ausgeführten Anordnung zur Durchführung der Erfindung ist eine halbbestückte sogenannte Europakarte mit
TTL-Schaltkreisen nötig. Dafür wird aber der Zähler für die Zeitschranke nach dem bekannten Verfahren
eingespart.
Eine Schaltungsanordnung zur Durchführung des Verfahrens gemäß der Erfindung sieht vor, daß
-,ο zusätzlich zum zweiten rückgekoppelten Schieberegister
der Bitfehlermeßeinrichtung im Empfänger ein drittes Schieberegister gleichen Aufbaus vorgesehen ist,
in da* d;,e am Bitfehlerausgang entstehende Fehlersignalfolge
eingeschoben wird, und daß ein weiterer Vergleicher vorgesehen ist, dem einersei» diese am
Bitfehlerausgang entstehende Fehlersignalfolge und andererseits die dieser entsprechend am Rückkopplungspunkt
des dritten Schieberegisters jeweils entstehende Signalfolge zugeführt wird. Bei Synchronisations-
M) ausfall sind beide Signalfolgen gleich der Pseudozufallssignalfolge
und synchron. Am Ausgang des weiteren Vergleichers ist ein erster Zähler angeschlossen, der die
bitweise Übereinstimmung (Nullsignale) zwischen den beiden dem zweiten Vergleicher zugeführten Signalfol-
hi gen zählt und nach einer frei vorgebbaren Anzahl von
Takten mit Nullsignal ein den Synchronisationsausfall anzeigendes Signal auf ein sperrbares Ausgangstor gibt.
Auch bei fehlerfreiem Synchronbetrieb entsteht am
Ausgang des zweiten Vergieichers eine Nullfoige. Um in diesem Falle die Abgabe eines Synchronisationsausfallsignals
zu verhindern, ist in der Schaltungsanordnung zur Durchführung der Erfindung vorteilhafterweise ein
weiterer die vorgebbare Anzahl von Takten mit Nullsignalen abzählender Zähler auf einen Sperreingang
des Ausgangstores geschaltet und seinerseits über ein Verzögerungsglied und eine Logik an den
Bitfehlerausgang der Bitfehlermeßeinrichtung angeschlossen.
Bei fehlerfreiem Betrieb steht am IBitfehlerausgang
dauernd Nullsignal. Diese Nullfolge wird in diesem weitern· Zähler aufgezählt. Ein dünn an dessen
Ausgang auftretendes Signal sperrt das Ausgangstor und verhindert so die Abgabe des Synchronisationsausfallsignals
bei fehlerfreiem synchronem Betrieb.
Im folgenden wird anhand einer Figur ein Ausführungsbeispiel einer Schaltungsanordnung zur Durchführung
des Verfahren; nach dsr Erfinden" erläutert.
Der obere Teil der Figur stellt links das über eine Exklusiv-Oder-Schaltung rückgekoppelte Schieberegister
R 1 des Senders dar. Die in diesem durch die Rückkopplung autonom entstehende Pseudozufallssignalfolge
wird über einen die Meßstrecke darstellenden Kanal auf den Empfänger übertragen.
Ein zweites Schieberegister R 2 im Empfänger ist
wieder über eine Exklusiv-Oder-Schaltung an der gleichen Stelle rückgekoppelt wie das erste Schieberegister
R 1. Zum Synchronisieren schaltet ein dargestellter Synchronisationsumschalter wie bei der Beschreibung
des Standes der Technik erwähnt, den Eingang des Schieberegisters R 2 im Empfänger kurzzeitig vom
Rückkopplungspunkt auf den Eingang des Empfängers um.
Die übertragene Pseudozufallssignalfolge wird nun mit der empfangsseitig im zweiten Schieberegister R 2
autonom erzeugten Pseudozufallssignalfolge in einer als Vergleicher Vl wirkenden Exklusiv-Oder-Schaltung
verglichen. Im Falle eines fehlerfreien synchronen Betriebs entsteht dauernd Nullsignal, also eine Nullfolge,
am Ausgang des Vergleichers Vl. Im Falle von Übertragungsfehlern werden die auftretenden Einssignale
als Bitfehler am Bitfehlerausgarig registriert.
Der bisher behandelte Teil der Schaltungsanordnung entspricht dem Stand der Technik.
Neu an der Schaltungsanordnung ist nun, daß ein weiteres (drittes) rückgekoppeltes Schieberegister Λ 3
vorgesehen ist, und zwar im Empfänger, das genau wie das erste Schieberegister R 1 und das zweite Schieberegister
R 2 aufgebaut ist Die am Ausgang des Vergleichers Vl entstehende Fehlersignalfolge wird in
dieses Schieberegister R 3 eingeschoben. Wenn diese eine Pseudozufallssignalfolge der in der Bitfehlermeßeinrichtung
verwendeten Art ist — dies tritt zumindest immer dann ein, wenn die Synchronisation ausgefallen
ist —, so ist die daraufhin entsprechend am Rückkopplungspunkt A des Schieberegisters R3 entstehende
Signalfolge ebenfalls die Pseudozufallssignalfolge, also mit der im Vergleicher Vl entstandenen Fehlersignalfolge
identisch; am Ausgang eines zweiten Vergleichers V2 entsteht daher dauernd Nullsignal. Dies wird als
notwendiges, aber nicht hinreichendes Kriterium zur Erkennung des Synchronisationsausfalls benutzt und
ausgewertet
Diese Nullfolge wird vom Zähler ZabgezählL Jedes in
dieser Nulifoige jedoch auftretende Eirissignai bedeutet
eine Abweichung der im Vergleicher V1 entstandenen Fehiersignalfolge von der Pseudozufallssignalfolge und
wird daher dazu benutzt, den Zähler Zzurückzustellen.
Nach einer durch die Zahl der Stufen des Zählers Z frei vorgebbaren Anzahl aufeinanderfolgender Nullsignale
wird auf Synchronisationsausfall erkannt und ein neuer Synchronisierlauf veranlaßt. Die Zahl der
Synchronisationsausfälle und ihre zeitliche Verteilung können am Ausgang des hinter dem Zähler Z
angeordneten sperrbaren Ausgangstores G registriert werden.
Im Falle eines fehlerfreien synchronen Betriebs wird allerdings das Schieberegister R 3 auf dit vom
Vergleicher Vl abgegebene Nullfolge synchronisiert. Am Ausgang des Vergleichers V2 tritt daraufhin
ebenfalls eine Nullfolge auf. Dies würde aber das obengenannte Kriterium darstellen. Um einen hier ja
unnötigen Synchronisierlauf zu verhindern, wird entsprechend die gleichzeitig am Vergleicher Vl auftretende
Nullfolge zur Auswertung mit herangezogen
von Takten mit Nullsignal abzählender Zähler Za auf einen Sperreingang des Ausgangstores G geschaltet
und seinerseits über ein Verzögerungsglied r und eine Logik an den Bitfehlerausgang angeschlossen.
Während der fehlerfreier· und synchronen Übertragung
wird über den ersten Vergleicher Vl und das Verzögerungsglied τ die Nullfolge in den zweiten
Zähler Za einge7?hl(. Jeder Bitfehler (Einssignal) führt
zu einer Rückstellung des zweiten Zählers Za. In seiner
Endstellung dagegen verriegelt er sich selbst und verhindert über das Ausgangstor G die Abgabe des
Synchronisationsausfallsignals.
Der erste Bitfehler nach einer fehlerfreien Übertragungszeit stellt über die Vergleicher Vl und V2 als
Einssignal den Zähler Z und wegen des Verzögerungsgliedes einige Takte später auch den zweiten Zähler Za
zurück, so daß das Ausgangstor G erst entsperrt wird, nachdem der erste Zähler Zzurückgestellt ist.
Während des Synchronisationsausfalls ist der Zähler Za ohne Wirkung, da er infolge der dabei auftretenden
Bitfehler durch die diesen entsprechenden Einssignale zurückgestellt wird.
In bestimmten im Betrieb vorkommenden Störungsfällen (Streckenunterbrechung) kann statt der erwarteten
Pseudozufallssignalfolge durch Liegenbleiben eines Regenerators auf Null am Eingang des Empfängers eine
Dauer-Nullfolge auftreten. Da andererseits voraussetzungsgemäß das Schieberegister R 2 im Empfänger im
Rückkopplungsbetrieb arbeitet, wird am Ausgang des ersten Vergleichers Vl die von diesem Schieberegister
Λ 2 erzeugte Pseudozufallssignalfolge unverändert abgegeben.
(Die Addition modulo 2 eines Nullsignals ist wie die algebraische Addition der Zahl Null ohne Einfluß auf
eine Zahl).
Eine am Eingang des Schieberegisters R 3 auftretende Pseudozufallssignalfolge läßt aber wie oben bereits
erläutert die Nullfoige am Ausgang des zweiten Vergieichers V2 entstehen. Die daraufhin an sich sonst
fällige Abgabe des Synchronisationsausfallsignals und eine entsprechende Betätigung des Synchronisationsumschalters wird in diesem Falle verhindert, indem
diese Vorgänge vorteilhafterweise zusätzlich vom Auftreten eines Einssignals am Eingang des Empfängers
abhängig gemacht sind.
Dazu wird die am Eingang auftretende Signaifolge über ein weiteres Verzögerungsglied τ 2 an das
Ausgangstor G geführt Eine am Eingang des Empfängers dauernd auftretende Nullfolge sperrt also dieses
Ausgangstor G, das durch das erste auftretende F.inssignal mit Verzögerung entsperrt wird. Gleichzeitig
bewirkt aber dieses Einssignal mit absoluter Sicherheit in der daraufhin am Ausgang des ersten Vergleichers
Vl auftretenden Signalfolge eine Abweichung von der Pseudozufallssignalfolge (die Addition modulo 2 des
Einssignc.'s kommt einer Inversion gleich), so daß über
den zweite?! Vergleicher V2 der Zähler Zz'iriickgesHlt
wird.
Der Verzögerungsglied τ 2 bewirkt dabei, daß der
Zähler Z zurückgestellt wird, bevor das Ausgangstor G entsperrt wird, so daß die Abgabe des Synchronisationsausfallsignals
und damit der unnötige Synchronisierver-Mich verhindert sine!
Ein Hnuptnachteil der bisher bekannten Bitfehlermeßverfahren
war es, daß bei kurzen Bündelfehlern (bursts) unnötige Synchronisierläufe veranlaßt wurden.
Es muß daher festgestellt werden, wie groß die Wahrscheinlichkeit dafür bei dem neuen Verfahren ist.
line Falschauslösung erfolgt, wenn die Struktur eines Bündelfeh!erf. 'iit der Pseudozufallssignalfolge übereinstimmt.
Bei einer Stufenzahl η des Schieberegisters sind bis auf das Muilwort alle 2" möglichen Binärworte mit π bit
in der Pseudozufallssignalfolge enthalten, d. h. für die Auswertung müssen mehr als η bit herangezogen
werden.
Das jeweils (n+ l)-te Bit ist von der Pseudozufallssignalfolge
absolut genau bestimmt, d. h., nur in 50% der Fälle '«ird eine Fehlersignalfolge hierin mit der
Pseudozufallssignalfolge übereinstimmen. Mit jedem weiteren ausgewerteten Bit vermindert sich die
Wahrscheinlichkeit weiter um den Faktor 2. Die Wahrscheinlichkeit, daß ein Bündelfehler einen Synchronisationsausfall
simuliert, ist also
wobei ζ die Endstellung des Zählers Zund η die Zahl der
benutzten Stufen des Schieberegisters oder Mustergenerators ist. Für die vom CCITT als Muster
festgelegte 511-bit-Pseudozufallssignalfolge und eine
Zählerendstellung von z=32 ergibt das eine Wahrscheinlichkeit von
d. h. eine von 10~7 möglichen Fehlersignalfolgen von je
32 bit Dauer führt im Mittel zu einem vorgetäuschten Synchronisationsausfall.
Die Sicherheit kann aber mit wenig Aufwand leicht erhöht werden; ein einziges zusätzliches Zähler-Flipflop
ergibt bereits eine Falschauslösungswahrscheinlichkeit von nur noch
2« -9 * -1
10" Bei Verwendung der handelsüblichen integrierten Bausteine mit derzeit bis zu 8 Zähler-Flipflops kann also
die Sicherheit mit geringstem Aufwand fast beliebig weit gesteigert werden. Andererseits bedeuten die
beiden vorgenannten Zahlen, daß bei der Erfindung schon nach 32 bzw. 64 richtig übertragenen bit ein
Synchronisationsausfall bereits mit sehr großer Sicherheit feststeht.
Es ist auch bekannt (Hewlett Packard Journal, April 1969. S. 9), für Messungen an PCM-Übertragungsstrekken
und anderen breitbandigen Übertragii^gssystemen
digitaler Art Pseudozufiillssignalfolgen mit vorzugsweise
wesentlich größerer Zyklusdauer, beispielsweise (2IS— 1)-bit-Musterzu verwenden.
Will man auch hierbei die gleiche Sicherheit gegen Falschauslösung haben, wie sie die Erfindung beim
511-bit-Muster (29-l) erzielt, so muß man entsprechend
der oben allgemein angegebenen Beziehung
I
2~ "
2~ "
die Zahl ζ für die Endstellung des Zählers Z
entsprechend um 15-9 = 6 erhöhen. Damit erhöht sich auch die Auswertungsdauer um lediglich 6 Takte. Der
zusätzliche schaltungstechnische Aufwand im Zähler ist vernachlässigbar. Die Anwendung der Erfindung ist also
mit gleichem Erfolg auch bei Pseudozufallssignalfolgen mit wesentlich längerem Zyklus möglich.
Bei ungestörter Übertragung dauert die Erkennung des Synchronisationsausfalls in den weiter oben
betrachteten Fällen 32 bzw. 64 Takte. Für den Synchronisierverlauf wird dann noch einmal eine etwa
gleich große Anzahl von Takten benötigt, so daß der ganze Vorgang in 100 Takten abgeschlossen sein kann.
Wenn während dieser Zeit allerdings Übertragungsfehler auftreten, dann wird der Ablauf verzögert. Von
der Synchronisation ist dieser Effekt bekannt (Telecommunications, 1971, Nr. 11, S. 28). Um einen neuen
Synchronisationsausfall zu verhindern, wartet man bekanntlich nach erfolgter Synchronisation im allgemeinen
eine Schieberegisterlänge ab, während der man die Fehlerstruktur beobachtet. Erst wenn in dieser Zeit
keine Fehler auftreten, wird das Schieberegister im Empfänger wieder auf Eigenerzeugung des Musters
zurückgeschaltet.
Auch die Erkennung des Synchronisationsausfalles wird durch zusätzliche Übertragungsfehler verzögert,
weil der Zähler Z durch diese zurückgestellt wird. Das geschieht unabhängig von der Richtung der Verfälschung.
Erst eine Folge von 32 bzw. 64 richtig übertragenen
bit während des Synchronisationsausfalles führt zu seiner Erkennung. Das bedeutet, daß bei der Erfindung
eine Synchronisationsausfallerkennung bei sehr hohen Bitfehlerraten (>10~2) also auch während eines
normalen Bündelfehlers unmöglich ist Das ist aber auch nicht notwendig, da eine Neusynchronisierung erst am
Ende des Bündelfehlers möglich und sinnvoll ist.
Hierzu 1 Blatt Zeichnungen
Claims (4)
1. Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen zwei
jeweils die gleiche Pseudozufallssignalfolge erzeugenden rückgekoppelten Schieberegistern im Sender
und Empfänger einer Bitfehlermeßeinrichtung,
weiche einen bitweisen Vergleich der über die Meßstrecke übertragenen mit der empfangsseitig
erzeugten Pseudozufallssignalfolge durchführt, d a durch gekennzeichnet, daß die aus dem
bitweisen Vergleich entstehende Fehlersignalfolge in einer besonderen Schaltungsanordnung daraufhin
untersucht wird, ob sie ihrerseits wieder mit der dem bitweisen Vergleich zugrunde liegenden Pseudozufallssignalfolge
übereinstimmt und daß bei Obereinstimmung dann auf den Ausfall der Synchronisation
geschlossen wird, wenn gleichzeitig Bitfehler am Ausgang der Bitfehlermeßeinrichtung angezeigt
werden.
2 Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet,
daß zusätzlich zum zweiten rückgekoppelten Schieberegister (R 2) der Bitfehlermeßeinrichtung
im Empfänger ein drittes Schieberegister (R 3) gleichen Aufbaus vorgesehen ist, in das die am
Bitfehlerausgang entstehende Fehlersignalfolge eingeschoben wird, und daß ein weiterer Vergleicher
(V2) vorgesehen ist, dem einerseits diese am Bitfehleraus£..ng entstehende Fehlersignalfolge und
andererseits die dieser entsprechend am Rückkopplungspunkt (A) des dritten Schieberegisters (R3)
jeweils entstehende Signalfolge mgeführt wird und an dessen Ausgang ein erster Zänler (Z) angeschlossen
ist, der die bitweise Übereinstimmung (Nullsignal) zwischen den beiden dem zweiten Vergleicher
zugeführten Signalfolgen zählt und nach einer frei vorgebbaren Anzahl von Takten mit Nullsignal ein
den Synchronisationsausfall anzeigendes Signal auf ein sperrbares Ausgangstor (umgibt.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß ein weiterer die vorgebbare
Anzahl von Takten mit Nullsignal abzählender Zähler (Za)auf einen Sperreingang des Ausgangstores
(G) geschaltet ist und seinerseits über ein Verzögerungsglied (τ) und eine Logik an den
Bitfehlerausgang der Bitfehlermeßeinrichtung angeschlossen ist und die bitweise Übereinstimmung
zwischen der übertragenen und der empfangsseitig erzeugten Pseudozufallssignalfolge zählt und über
das Ausgangstor (G) die Abgabe des Synchronisationsausfallsignals bei fehlerfreiem synchronen Betrieb
verhindert.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Eingang des
Empfängers über ein Verzögerungsglied (τ 2) unmittelbar an einen weiteren Eingang des Ausgangstores
(G) angeschlossen ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732359716 DE2359716C3 (de) | 1973-11-30 | 1973-11-30 | Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen und Schaltungsanordnung zur Durchfuhrung des Verfahrens |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732359716 DE2359716C3 (de) | 1973-11-30 | 1973-11-30 | Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen und Schaltungsanordnung zur Durchfuhrung des Verfahrens |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2359716A1 DE2359716A1 (de) | 1975-06-05 |
DE2359716B2 DE2359716B2 (de) | 1978-11-16 |
DE2359716C3 true DE2359716C3 (de) | 1979-07-12 |
Family
ID=5899529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732359716 Expired DE2359716C3 (de) | 1973-11-30 | 1973-11-30 | Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen und Schaltungsanordnung zur Durchfuhrung des Verfahrens |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2359716C3 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3912660C1 (de) * | 1989-04-18 | 1990-08-30 | Wandel & Goltermann Gmbh & Co, 7412 Eningen, De | |
DE4111176C1 (de) * | 1991-04-06 | 1992-09-17 | Wandel & Goltermann Gmbh & Co, 7412 Eningen, De | |
DE4318368C1 (de) * | 1993-05-28 | 1994-07-14 | Siemens Ag | Verfahren zum Gewinnen eines einen Ausfall der Synchronisation zwischen einer Pseudozufallssignalfolge eines Senders und einer Referenz-Pseudozufallssignalfolge eines Empfängers anzeigenden Signals |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2831545C3 (de) * | 1978-07-18 | 1982-02-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und Schaltungsanordnung zur Zählung von Vergleichswerten zwischen einem Empfangssignal und einem Referenzsignal, insbesondere zur Fehlerratenmessug |
US5430746A (en) * | 1992-06-09 | 1995-07-04 | Wandel & Goltermann Gmbh & Co. Elektronische Messtechnik | Method of and circuitry for detecting synchronism failure of two word sequences |
-
1973
- 1973-11-30 DE DE19732359716 patent/DE2359716C3/de not_active Expired
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3912660C1 (de) * | 1989-04-18 | 1990-08-30 | Wandel & Goltermann Gmbh & Co, 7412 Eningen, De | |
DE4111176C1 (de) * | 1991-04-06 | 1992-09-17 | Wandel & Goltermann Gmbh & Co, 7412 Eningen, De | |
DE4318368C1 (de) * | 1993-05-28 | 1994-07-14 | Siemens Ag | Verfahren zum Gewinnen eines einen Ausfall der Synchronisation zwischen einer Pseudozufallssignalfolge eines Senders und einer Referenz-Pseudozufallssignalfolge eines Empfängers anzeigenden Signals |
Also Published As
Publication number | Publication date |
---|---|
DE2359716B2 (de) | 1978-11-16 |
DE2359716A1 (de) | 1975-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0700611B1 (de) | Verfahren zum gewinnen eines einen ausfall der synchronisation zwischen einer pseudozufallssignalfolge eines senders und einer referenz-pseudozufallssignalfolge eines empfängers anzeigenden signals | |
DE1954420B2 (de) | Verfahren zum Synchronisieren von einlaufenden binären Daten und Anordnung zur Durchführung eines solchen Verfahrens | |
EP0393351A2 (de) | Verfahren und Schaltungsanordnung zum Feststellen eines Zellverlustes und/oder einer Zelleinfügung beim Durchlaufen zellstrukturierter Signale durch eine zellorientierte Übertragungseinrichtung | |
DE2919976B2 (de) | Verfahren zum Ausführen einer Zurückschleif-Prüfung in einem Datenübertragungssystem | |
DE2736967C3 (de) | Fernwirkanordnung | |
DE3780406T2 (de) | Verfahren und anordnung zur kodierung und dekodierung binaerer information. | |
DE2359716C3 (de) | Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen und Schaltungsanordnung zur Durchfuhrung des Verfahrens | |
DE3881621T2 (de) | Jitterregelung in digitalen uebertragungsstrecken. | |
DE2431975A1 (de) | Vorrichtung zur kontrolle einer multiplex-digital-bitfolge | |
DE2517481C3 (de) | Verfahren zur Verkürzung der Synchronisierzeit in Zeitmultiplexsystemen, insbesondere Datenmultiplexsystemen | |
DE4111176C1 (de) | ||
DE2351478C3 (de) | Verfahren zur Synchronisation des Zeitrahmens im Empfänger eines Zeitmultiplex-Übertragungssystems auf den Zeitrahmen des Senders | |
DE2203414C3 (de) | Verfahren und Schaltungsanordnung zum Herstellen des Gleichlaufs von Sende- und Empfangseinrichtungen bei der Übertragung von Datenblöcken | |
DE2920809A1 (de) | Verfahren und schaltungsanordnung zur synchronisierung bei der uebertragung von digitalen nachrichtensignalen | |
DE2020094B2 (de) | Zeitmultiplexsystem zur nachrichtenuebertragung zwischen mehreren bodenstationen ueber wenigstens einen mit einer relaisstation ausgeruesteten satelliten | |
DE2241089C3 (de) | Schaltungsanordnung zur Übertragung einer Vielzahl von binär codierten Fernschreibnachrichtensignalen, Dauersignalen und Wählsignalen zwischen Signalsendern und Signalempfängern | |
DE2451794B2 (de) | Verfahren zum Prüfen digital arbeitender Nachrichtenverbindungen mit zufallsähnlichen Binärzeichenfolgen | |
DE2517480C3 (de) | Verfahren zur Verkürzung der Synchronisierzeit in Zeitmultiplexsystemen, insbesondere Datenmultiplexsystemen | |
DE2703621B2 (de) | Prüfsignalgenerator für ein Ortungsgerät, zur Ortung fehlerhafter Regeneratorfelder | |
DE3325349C2 (de) | ||
DE3230271C2 (de) | ||
DE2030763A1 (de) | Digitaler Codeumwerter fur ternare Codes | |
DE2643135C3 (de) | Verfahren zur Fehlerratenennittlung bei mehrstufigen digitalen Signalen und Anordnung zur Durchführung des Verfahrens | |
DE1437187C (de) | Verfahren und Schaltungsanordnung zum Decodieren von binaren Impulssignalen | |
DE3833618A1 (de) | Digitales nachrichtenuebertragungssystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OGA | New person/name/address of the applicant | ||
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SIEMENS AG, 1000 BERLIN UND 8000 MUENCHEN, DE AEG |
|
8339 | Ceased/non-payment of the annual fee |