DE2121115C2 - Prüfeinrichtung für nichtlineare Schaltkreise - Google Patents
Prüfeinrichtung für nichtlineare SchaltkreiseInfo
- Publication number
- DE2121115C2 DE2121115C2 DE2121115A DE2121115A DE2121115C2 DE 2121115 C2 DE2121115 C2 DE 2121115C2 DE 2121115 A DE2121115 A DE 2121115A DE 2121115 A DE2121115 A DE 2121115A DE 2121115 C2 DE2121115 C2 DE 2121115C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- signal
- state
- output
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Description
a) dem Bezugsschaltkreis (404) ist ein Umwandler (403) zur Umformung des Testsignalmusters mit
η verschiedenen Signalzuständen in ein solches mit /;+I verschiedenen Signalzuständen vorgeschaltet,
wobei // Signalzustände π Schaltungszuständen und der zusätzliche Signalzustand
einem unbestimmten Schaltungszustand entspricht;
b) der Bezugsschaltkreis (404), durch den der zu prüfende Schaltkreis (20) simuliert wird, ist zur
Aufnahme und Abgabe von /ι + I Signalzuständen ausgebildet, wobei ein Ausgang dem unbestimmten
Schaltungszustand entspricht;
c) der Bezugsschaltkreis (404/ ist mit der Vergleichsschaltung (40) über einen Umwandler
(405) zur Rückumwandlung der Signale mit ;;+ 1 Zuständen in solche mit η Zuständen verbunden;
d) die Vergleichsschaltung (40), die mit dem zu prüfenden Schaltkreis (20) und mit dem Umwandler
(405) verbunden ist, ist b.im Auftreten eines Signals auf der Ausgongsleitung für den unbestimmten
Signalzustand für den betreffenden Schaltungsteil blockiert.
2. Prüfeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das erzeugte Testsignalmuster zwei
Signalzustände besitzt.
3. Prüfeinrichtung nach Anspruch 2. dadurch gekennzeichnet, daß die drei Signalzustände des umgewandelten
Testsignalmiisters durch die Kombination zweier Signale mit je zwei Signalzuständen gebildet
sind.
4. Prüfeinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der vierte, nicht benötigte Signalzusiand
der Kombination der beiden binären Signale für eine Fehlererkennung in der Prüfeinrichtung ausnutzbar
ist.
5. Prüfeinrichtung nach einem der Ansprüche I bis 4, dadurch gekennzeichnet, daß der zu prüfende
Schaltkreis (20) und entsprechend der Bezugsschaltkreis (404) mit einer Vielzahl von Eingangen und
Ausgängen versehen sind.
6. Einrichtung nach einem der Ansprüche I bis 5. dadurch gekennzeichnet, daß der Bezugsschaltkreis
(404) durch ein Rechengerät simuliert ist.
7. Einrichtung nach einem der Ansprüche I bis 6. dadurch gekennzeichnet, daß das Testsignalmuster
ein Zufallssignalmuster Ist.
8. Einrichtung nach einem der Ansprüche 1 bis 6. dadurch gekennzeichnet, daß In bestimmten Zeitabschnitten
das Testsignalmusler ein vorgegebenes Synchronlsatlonsslgnalmuster Ist.
Die Erfindung betrifft eine Prüfeinrichtung für nichtlineare
Schaltkreise mit η SlgnalzustSnden, in der ein Testslgnalmuster
mit η verschiedenen Zuständen erzeugt und auf mindestens je einen Eingang des zu prüfenden
Schaltkreises und eines Bezugsschaltkreises gegeben wird und ein Vergleich der Ausgangssignale der beiden
Schaltkreise stattfindet. Verfahren zur Erzeugung von Testsignal mustern für hochintegrierte , monolithische
Halbleiterschaltungen sind bekannt aus der VeröffentÜ-chung
»Automatic Test Generation Methods for Large Scale Integrated Logic«, von E. R. Jones und
C. H. Mays, »IEEE Journal of Solid State Circuits«, Vol.
SC-2, Nr. 4, Dez. 1967, Seiten 221 bis 226.
Aus der US-Patentschrift 32 86 175 ist es bekannt, zur Prüfung von nichtlinearen Schaltkreisen diese mit Bezugssystemen
zu vergleichen. Ein solches Bezugssystem kann beispielsweise ein entsprechender Schaltkreis oder
ein mit einem Rechner simulierter Schaltkreis sein. Ein Testsignalmuster, das dem zu prüfenden Schaltkreis und
dem Bezugssystem zugeführt wird, besitzt verschiedene Signalpegel, wobei jeder dieser Pegel einem der Signalpegel
des zu prüfenden Schaltkreises entspricht. In der Regel werden binäre Schaltkreise verwendet, d. h. die
Signale besitzen jeweils einen von zwei möglichen Zuständen.
Das Testsignalmuster besteht gewöhnlich aus aufeinanderfolgenden, sich ändernden Signalfolf»en, die jeweils
eine größere Anzahl \on gleichzeitig auftretenden Signalen enthalten. Diese Signale werden einer ebenso großen
Anzahl von Eingängen des Schaltkreises und entsprechend den Eingängen des Bezugssystems zugeführt. Die
Ausgangssignale des Schaltkreises werden mit den zugeordneten Ausgangssignalen des Bezugssystems verglichen,
wobei eine Nichtübereinstimmung einen defekten Schaltkreis anzeigt.
Dieses vergleichende Prüfverfahren eignet sich besonders für die komplexen mikrominiaturisierten integrierten
Schaltkreise. Wegen der geringen Größe dieser Kreise und der hohen Dichte der Schaltelemente sind diese in
den meisten Fällen im einzelnen für P'üfelektroden nicht zugänglich. Das vergleichende Testverfahren benötigt
jedoch nur wenige Prüfanschlüsse, über die das Prüfsignalmuster mit den sich ändernden Signall'olgen zugeführt
und wieder abgenommen wird. Das Prüfsignalmuster kann dabei vorherbestimmt sein. Vorteilhafter ist jedoch
die Verwendung eines Zufallssignalmusters oder Pseudo-Zufallssignalmusters,
bei dem sehr schnell hintereinander mit einer Geschwindigkeit von einigen Tausend pro
Sekunde zufällig geänderte Signalfolgen dem Schaltkreis und dem Bezugssystem zugeführt werden.
Bei den bekannten vergleichenden Prüfverfahren ergeben sich Schwierigkelten durch die kritischen Übergangsbedingungen beim Wechsel der Signalfolgen, die in den
zu prüfenden Schallkreisen sowie in den Bezugssystemen auftreten. In nichtlinearen Schaltkreisen können beim
Wechsel von zwei aufeinanderfolgenden Signalfolgen Übergangserscheinungen auftreten, die den oder die Ausgänge
des Schaltkreises beeinflussen. Die Ausgangssignalfolgen sind daher auch abhängig von den Elngangs-Signalfolgeänderungen.
Ein kritischer Übergang kann somit ein nicht vorherbestimmbares Ausgangssignal liefern,
d. h. bei einer bestimmten Eingangssignalfolge treten an gewissen Ausgängen Signale aui. die /.. B. bei
einem binären Schaltkreis sowohl den einen als auch den anderen Signalzustand annehmen können. Hier/u soll
der in Fig. 2 gezeigte Schaltkreis betnichtet «erden, tier
aus einer Kombination von NOR-Gattcm besteht Dieser Schaltkreis stellt den zu prüfenden Schaltkreis 2(1 in tier
in Fig I gezeigten, bneits vorgeschlagenen Prüfeinrichtung
dar. Hierin sind die Einginge des Schaltkreises 20 und eines entsprechenden Bezugskrelses 30 mit einem
Zufallsgenerator 10 und deren Ausgange mit einer Vergleichsschaltung
40 verbunden, Pie Ausgangsslgnalfalgen
des Zufallsgenerators 30 werden den Eingängen des Schaltkreises 20 und des Bezugskreises 30 zugeführt. Die
einander entsprechenden Ausgangssignale der Kreise 20 und 30 werden in der Vergleichsschaltung 40 miteinander
verglichen. Wird hierbei eine Nichtobereinstimmung festgestellt, so genügt der Schaltkreis 20 den an ihn
gestellten Anforderungen nicht.
Dem binären Schaltkreis in Fi g. 2 wird an den Eingängen
A, B und C die Signalfolge 0, 0, 0 zugeführt, wobei 0 und I die beiden binären Signalzustände darstellen.
Durch die NOR-Gatter 211 bis 214 wird dfe Eingangssignalfolge so verarbeitet, daß am Ausgang D der Signalzustand
0 auftritt. Dfe nächste Signalfolge besteht aus den Signalzuständen 0, 1,0, d. h. das Signal am Eingang B
hai seinen Zustand von 0 nach I geändert. Damit ändern sich die Ausgangssignale der NOR-Gatter 211 und 212
von 1 nach 0. Während der Änderung können folgende Vorgänge ablaufen: Wenn der Signalzustand 0 vom
NOR-Gatter 211 den Eingang des NOR-Gatters 213 eher erreicht als der 0-Zustand des Gatters 212 den Eingang
des Gatters 214, dann tritt am Ausgang D der Signalzustand I auf. wie in Fig. 2A gezeigt ist. Wird dagegen der
0-Zustand etwas früher auf das Gatter 214 als auf das Gatter 213 gegeben, dann behält der Ausgang D den
Signalzustand 0 bei. wie in Fig. 2B dargestellt ist. Infolge der kritischen Übergangserscheinungen können somit am
Ausgang sowohl der Signalzustand 0 als auch der Zustand I auftreten. Besitzen dann der Schaltkreis 20
und der Bezugskreis 30 verschiedene Ausgangssignale, so wird der Schallkreis 20 als fehlerhaft aussortiert, obwohl
er einwandfrei arbeitet. Die vorgeschlagene, in Fig. 1 dargestellte Prüfeinrichtung kann somit nur bei Schaltkreisen
verwendet werden, bei denen kritische Übergangserscheinungen nicht auftreten.
Es ist daher die Aufgabe der vorliegenden Erfindung,
eine Prüfeinri'htung zu schaffen, mit der auch Schaltkreise
geprüft werden können, bei denen während des
Prüfvorganges kritische Übergangserscheinungen auftreten. Diese Aufgabe wird bei der anfangs genannten Prüfeinrichtung
erfindungsgemäß dadurch gelöst, daß bei ihr folgende Maßnahmen zur Berücksichtigung von durch
unbestimmte Schaltungszustände beeinflußten Ausgangssignalen getroffen werden:
a) dem Bezugsschaltkreis ist ein Umwandler zur Umformung des Testsignalmusters mit // verschiedenen
Signalzuständen in ein solches mit n + 1 verschiedenen Signalzuständen vorgeschaltet, wobei //
Signalzustände // Schaltungszuständen und der zusätzliche Signalzustand einem unbestimmten
Schaltungszustar.d entspricht;
b) der Bezugsschaltkreis. durch den der zu prüfende Schaltkreis simuliert wird, ist zur Aufnahme und
Abgabe von /; + 1 Signalzuständen ausgebildet, wobei ein Ausgang dem unbestimmten Schaltungszustand
entspricht:
c) der Bezugsschaltkreis ist mit der Vergleichsschaltung
über einen Umwandler zur Rückumwandlung der Signale mit //+I Zuständen in solche mit η
Zuständen verbunden:
d) die Vergleichsschaltung, die mit dem zu prüfenden
Schaltkreis und mit dj η Umwandler verbunden ist.
ist beim Auftreten eines Signals auf dw Ausgangsleimng
für den unbestimmten Signalzustand for den betreffenden Scbaltungsteil blockiert.
Die Erfindung wird im folgenden anhand von in den Figuren dargestellten AusftJhrungsbeispielen näher erläutert.
Es zeigt:
Fig. 1 das Blockdiagramm einer bereits vorgeschlagenen
Prüfeinrichtung,
Fig. 2, 2A, 2B wie bereits erwähnt das Blockdiagramm
eines nichtlinearen, binären Schaltkreises,
Fig. 3 und 3A das Blockdiagramm eines derr, .n
F i g. 2 gezeigten entsprechenden Schaltkreises,
Fig.4 das Blockdiagramm einer Einrichtung nach der
Fig.4 das Blockdiagramm einer Einrichtung nach der
Erfindung,
Fig. 5 ein Blockdiagramm, das einen Teil der in Fig. 4 gezeigten Einrichtung zeigt und sich im wesentlichen
auf den Zufallsgenerator bezieht
Fi g. 6 ein Blockdiagramm eines Teiles der Einrichtung nach Fig. 4, das sich insbesondere auf den Umwandler einer Signalfolge mit zwei Zuständen *n eine solche mit drei Zuständen bezieht,
Fi g. 6 ein Blockdiagramm eines Teiles der Einrichtung nach Fig. 4, das sich insbesondere auf den Umwandler einer Signalfolge mit zwei Zuständen *n eine solche mit drei Zuständen bezieht,
Fi g. 7 ein Blockdiagramm eines Teiles uer Einrichtung
nach Fig. 4, das sich auf den Bezugskreis bezieht,
Fig. 8 eine Umwandlungstabelle für den in Fi g. h dargestellten
Umwandler,
Fi g. {y eine Tabelle der Eingangs- und Ausgangssignalfolgen
des Bezugskreises sowohl mit zwei als auch mit drei Signalzuständen,
Fig. 10 ein Blockdiagramm eines Teiles der Einrichtung
in Fig. 4, das sich auf den dort gezeigten Schrittgenerator,
den Dualdiskriminator und die Vergleichsschaltung bezieht,
Fig. Il mehrere Signalfolgen, die die Arbeitsweise des
Sehn'.tgenerators veranschaulichen sollen,
Fig. 12 eine Kurvendarstellung, die die Arbeitsweise
des Dualdiskriminators deutlich machen soll,
FiK. 13 eine Funktionstabelle für den Schaltkreis nach
Fig. 3,
Fig. 14 einen Schaltkreis für ein NOR-Gatter mit drei
Signalzuständen, welches für die vier NOR-Gatter in FIg 3 verwendet werden kann und
Fig. 15 einen Schaltkreis eines Umwandlers für Signale mit drei verschiedenen Zuständen.
Durch die Verwendung eines Bezugskreises mit drei verschiedenen Signalzuständen für die Prüfung von binären
Schaltkreisen, von denen zwei den beiden Binärzuständen
und der dritte einem im Binärsystem nicht vorkommenden Zustand entspricht, ist es möglich, kritische
Übergangserscheinungen mit Hilfe dieses dritten Signalzustandes anzuzeigen, so daß das Ausgangssignal nicht
einen der beiden Binärzustände annehmen muß. Damit der sich so ergebende dritte Signalzustand auch am Ausgang
des Bezugskreises erhalten bleibt, sind die Mittel zur Umwandlung des erzeugten Signalmustcrs in ein
Signalmuster mit drei Signalzuständen vorgesehen,
denen der Bezugskreis nachgeschaltet ist. Dabei tritt der dritte Signalzustand immer dann auf, wenn ein Übergang
zwischen den beiden Binärzuständen erfolgt.
Zur näheren Erl."jterung dieses Vorganges dient die
Fig. 3. In dieser ist ein Schaltkreis mit NOR-Gattern 311
bis 314 für drei verschiedene Slgnaizustände gezeigt. Dieser entspricht dem Schaltkreis in Fig. 2 und kann als
dessen Bezugskreis verwendet werden. An den drei Eingangen A. B und C liegt wiederum die Signalfolge 0. 0, 0.
Der Signalzustand at.ι Eingcng B soll nun von 0 in I
gewechselt werden. Dabei gelangt der Eingang B zuerst zum zwischen 0 und I liegenden, dritten Zustand X. Die
Ausgänge der ternären NOR-Gatter 311 bis 314, die gemäß der in Flg. 13 gezeigten Funktionstabelle arbeiten,
nehmen die in Fig. 3 dargestellten Signalzustände an. wenn am Eingang B der Zustand X liegt. Am Ausgang
D tritt somit der Signalzustand ,V auf. Fi g. 3A zeigt
den Übergang des Signales am Eingang B vom Zustand -V
zum Zustand 1. Am Ausgang D bleibt dabei der Zustand V erhalten. Die Tatsache, daß auch nach der Beendigung
des Zustandswechsels von 0 auf 1 am Eingang B am Ausgang D der Zustand V auftritt, zeigt, daß dieser
Zustandswechsel bei dem vorliegenden Schaltkreis kritische IIhergangserscheinungen hervorruft. Durch geeignete
Ablühlmittel kann dieser dritte Zustand .V am Ausgang I) festgestellt werden und es kann In diesem Fall
eine Sperrung der Vergleichsvorrichtung stattfinden, so
daß tier /u prüfende, binäre Schallkreis nicht fälschlicherweise
als fehlerhaft angesehen wird. Wenn die in F i g. 3 enthaltene Schaltung nur Teil eines Schaltkreises
mit vielen Ausgängen ist. wobei im l'nterschled zum
beiden Zustände D oder 1 auftritt, dann findet für die
Signale dieser Ausgänge der Vergleich mit den entsprechenden
Ausgängen des zu prüfenden Schaltkreises statt. F.in Vergleich wird somit nur für diejenigen Ausgänge
verhindert, bei denen infolge von kritischen Übergangserscheinungen
der dritte .Signalzustand .V erzeugt wird. Heim Übergang zur nächsten Signalfolge kann dann am
Ausgang I) wieder einer der beiden Zustände 0 oder 1 entstehen, so daß dieser Ausgang einem Vergleich wieder
zugänglich wird, wahrend beispielsweise ein anderer
Ausgang wegen des an ihm auftretenden Signalzustandes .V für den Vergleich gesperrt wird.
Mit der erfindungsgemäßen Prüfeinrichtung kann eine schnelle Synchronisation der dem zu prüfenden Schaltkreis
und dem Bezugskieis zugefiihrten Signalmuster und der Signalpegel in den beiden Kreisen erreicht werden
Hierzu wird eine erste .Signalfolge mit einer Vielzahl
binärer Signale erzeugt und .iuf die entsprechende Anzahl
von Eingängen ties /u prüfenden Schaltkreises und über
den vorgeschalteten Umwandler des Bezugskreises gegeben.
Die nächste Signalfolge enthält binäre Signale, deren jeweiliger Zustand gegenüber dem Zustand des tntsprechenden
vorhergehenden Binärsignals gewechselt wurde ■\n jedem Eingang des Bezugskreises tritt somit kurzzeitig
der Zustand X auf. Dies bewirkt, daß die dem zu prüff-jen
Schaltkreis und dem Bezugskreis zugelührten .Signalmuster und die Zusiandspegel der beiden Kreise
synchronisiert werden, unabhängig davon, ob kritische
Übergangserscheinungen auftreten oder nicht.
Die F.inrichtung in Fig. 4 enthält einen Taktgeber 50
herkömmlicher Bauart, der Taktinipulse direkt zu einer
Schieberegisterschaltuns 60 und über Verzögerungsglieder 52. 5-4. 56 und 401 zu anderen Teilen der Einrichtung
liefert. Der Ausgang der Schieberegisterschaltung 60 ist mit einem Zufallsgenerator 10 und einer Pufferschaltung
70 verbunden. Die Schieberegisterschaltung 60. der Zufallsgenerator 10 und die Pufferschallung 70 haben die
Aufgabe, eine geeignete Zufallstestsignalfolge zu erzeugen.
Ais Beispiel sei angenommen, daß der zu prüfende Schaltkreis achtundvierzig Anschlußstifte aufweist, woraus
folgt, daß der Zufallsgenerator 10 eine gleiche Anzahl
von Ausgängen besitzt, d. h. 48 Ausgänge. Bei diesem
Beispiel, welches durch die gesamte Beschreibung hindurch verwendet wird, besitzt die Schieberegisterschaltung
60 neunundvierzig Ausgänge, wobei einer dieser Ausgänge ein Signal an den Zufallsgenerator 10 abgibt
während die anderen 48 mit der Pufferschaltung 70 verbunden sind.
Die Pufferschaltung 70 empfängt 48 Eingangssignale aus der Schlebereglsierschaltung 60. 48 Eingangssignal
aus dem Zufallsgenerator 10 und ein Taktsignal aus dem Verzögerungsglied 52. Die Pufferschaltung 7!l liefert die
gleiche Anzahl von Ausgangssignalen, el. h. 48 Ausgangssignale,
an einen Schrittgenerator 80 und an die Bczugsschaltung 402.
Der Schrittgenerator nimmt die 48 Signale aus der Pufferschaltung
70 auf und liefert gleichzeitig in Abhänglgkelt von einem Taktimpuls aus dem Verzögerungsglied
54 diese 48 Eingangssignale an den zu prüfenden Schaltkreis 20. Der Schrlttgenemtor 80 nimmt eine Zeitherechnung
und eine Imp Islormung derart vor. daß Impulse
mit kurzer Anstiegszeit und richtigem Spannungswert an den zu prüfenden Schaltkreis 20 gelielert werden Die
Ausgangsstifte des zu prüfenden Schaltkreises 20 sind
mit einem Dualdiskriminator 90 verbunden, welcher die
.Spannungswerte dieser Anschlußstifle in Abhängigkeit von den Signalen aus dem Schiitmenerator 80 feststellt.
VimdiOT vit nciOii iniuic-
ic aii cmc
Vergleichsschaltung 40 zum Vergleich mit entsprechenden Ausgangssignalen der Bezugsschaliung 402.
Die Vergleichsschaltung 40 empfängt Signale aus dem Dualdiskriminator 90 und aus der Bezugsschaliung 4112
und vergleicht die entsprechenden Signale miteinander. Wenn eine Differenz zwischen diesen Signalen null rill.
so wird in Abhängigkeit von e;nem Taktsignal aus dem
Verzögerungsglied 56 ein Fehlersignal erzeugt. F.in solches Feli.ifslgnal kann dazu verwendet werden, den
Ausgang des Taktgebers 50 zu unterbrechen und dadurch den Prüfvorgang anzuhalten. Das Verzögerungsglied 56
weist eine lange VerzOgeriingszeit auf. so daß die Signale
sowohl aus der Bezugsschaltung 402 und aus dem Duaidiskriminator 90 an den Eingängen der Vergleichsschallung
40 bereits anliegen, bevor der Taktimpuls aus dem Verzögerungsglied 56 die Durchführung eines Signalvergleiches
veranlaßt.
Die Bezugsschaltung 402 enthält einen Umwandler 403, der das binäre Eingangssignalmusler der Pufferschaltung
70 in ein Signalmuster mit drei verschiedenen .Signalzuständen umwandelt. Dieses Sigrulmuster mit
drei Signalzuständen wird auf einen Be/ugskreis 404 gegeben. der dem zu prüfenden Schaltkreis 20 entspricht,
jedoch für die Verarbeitung von Signalen mit drei Zuständen ausgebildet ist. Wenn das binäre Signal an
einem Eingang des Umwandlers 403 seinen Zustand ändert, dann erzeugt der Umwandler einen dazwischenliegenden
dritten Signalzustand am entsprechenden Eingang des Bezugskreises 404. Dieser dritte Signalzustand
entspricht dem unbestimmten Zustand des Schaltkreises. Jeder Wechsel zwischen dem 0- und 1-Zustand eines
binären Signals im Testmuster erzeugt somit den V-Zustand. der auf den entsprechenden Eingang des
Bezugskreises 404 vor Erreichen des neuen Signalzustandes gegeben wird. Wenn ein solcher Wechsel im Signalmuster
kritische Ubergangsbedingungen im Bezugskreis
404 hervorruft, dann bleiben der oder die entsprechenden Ausgänge des Bezugskreises auf dem Signalzustand X.
auch wenn der neue Signalzustand am Eingang des Bezugskreises erreicht ist.
Ein dem Bezugskreis 404 nachgeschalteter Umwandler
405 formt die Signale mit drei Signalzuständen wieder zurück in solche mit zwei Zuständen. An den Umwandler
405 ist die Vergleichsschaltung 40 angeschlossen, die zum Vergleich der Ausgangssignale des Dualdiskriminators
90 und des Umwandlers 405 dient. Eine Sperrschaltung 406 kann den Vergleich in der Vergleichsschaltung
40 für einen der Ausgänge des Bezugskreises 404
verhindern, wenn dieser Ausgang den ^-Zustand besitzt.
Auf diese Welse wird ein Vergleich ausgeschlossen,
wenn die kritischen Übergangsbedingungen Im Bezugskreis 404 auftreten. Es wird somit vermieden, daß ein
geprüfter Schaltkreis fälschlicherweise als fehlerhaft aussortiert wird. Der Vergleich eines Ausgangssignals wird
nur solange verhindert, bis ein weiterer Signalwechsel Im
Testsignalmustsr an dem betreffenden Ausgang des Bezugskicises eine Signaländerung In der Welse bewirkt,
daß nun einer der beiden binären Zustände 0 oder I anstelle des Zustandes X auftritt. Es kann jedoch währenddessen
an anderen Ausgängen des Bezugskrclses 404 der Signalzustand X erzeugt werden, so daß nun für diese
Ausgänge der Vergleich vorübergehend gesperrt Ist.
In Flg. 5 Ist ein ausführliches Blockdiagramm der
Schleberegisterschaltung 60, des Zufallsgenerators 10 und eines Teiles der Pufferschaltung 70 dargestellt. Die Schieberegisterschaltung
60 enthält im wesentlichen das Schieberegister selbst mit 49 Stufen, d. h. mit einer Stufe mehr
als die Anzahl der ÄnschiuBsinic des /.u piDfcnuen
Schaltkreises beträgt. Das Schieberegister empfängt einen Elnstelllmpuls, wodurch die Anfangsbedingungen des
Schieberegisters derart eingestellt werden, daß In die ersten 48 Stufen jeweils eine binäre 0 und In die 49ste
Stufe eine binäre 1 eingeführt wird. Das Schieberegister
empfängt außerdem Schiebeimpulse aus dem Taktgeber 50 über eine Torschaltung 62 und über eine Impulstreiberschaltung
64. Der andere Eingang der Torschaltung 62 Ist mit dem Ausgang der Vergleichsschaltung 40
verbunden. Die Impulstreiberschaltung 64 versieht die
Signale aus der Torschaltung 62 lediglich mit Energie, so daß sämtliche 49 Stufen des Schieberegisters ebenso wie
ein Zähler 66 mit einem Eingangssignal versorgt werden können. Der Zähler 66 Ist von herkömmlicher Bauart
und liefert eine Anzeige der Anzahl der durchgeführten Prüfvorgänge. Die 49ste Stufe des Schieberegisters ist mit
der ersten Stufe verbunden, so daß die binäre 1, welche am Anfang darin eingestellt worden Ist, fortschreitend
durch das Schieberegister hindurch verschoben wird. Der Ausgang der 49sten Stufe Ist außerdem mit einer Impulstreiberschaltung
68 verbunden, welche einen Treiberimpuls an den Zufallsgenerator 10 abgibt. Die anderen 48
Ausgänge des Schieberegisters sind mit der Pufferschaltung 70 verbunden. Der andere Ausgang der 49sten Stufe
1st lediglich ein invertierender Ausgang, welcher mit der ersten Stufe verbunden ist, so daß der Betrieb des Schieberegisters
in herkömmlicher Weise abläuft.
Aus der Darstellung In Fig. 5 geht weiterhin hervor,
daß der Zufallsgenerator 10 ein Schieberegister mit 48 Stufen und eine EXKLUSIV-ODER-Schaltung 12
aufweist. Mittels Einstell- und Rückstelleitungen ist es möglich, jede beliebige Anfangssignalfolge in das Schieberegister
des Zufallsgenerators 10 einzuspeichern. Jede der 48 Stufen empfängt ein Eingangssignal aus der
Impulstreiberschaltung 68, welche den Schiebeimpuls liefert. Jeder der 48 Ausgänge des Zufallsgenerators 10 ist
mit der Pufferschaltung 70 verbunden. Die Eingänge der EXKLUSIV-ODER-Schaltung 12 des Zufallsgenerators
10 sind mit der dritten unu 48sten Stufe des Schieberegisters und ihre Ausgänge sind phasengleich und phasenverkehrt
mit der ersten Stufe des Schieberegisters verbunden.
Zur Erleichterung des Verständnisses und zur Vermeidung von Wiederholungen wird Im folgenden die Prüfeinrichtung
lediglich mit Bezug auf einen einzigen zu testenden Anschlußstift beschrieben. In Fig.5 ist deshalb
nur ein Teil der Pufferschaltung 70 dargestellt. Dieser dargestellte Teil der Pufferschaltung ist der Schaltkreis
für den Ausgang der ersten Stufe des Schlebeieglsters
In der Schaltung; 60 und der ersten Stufe des Schieberegisters des Zufallsgenerators 10. Die gesamte Prüfeinrichtung
weist 48 derartige Schaltkreise auf, welche jeweils mit dem durgcstellten Identisch und mit einer der
Stufen jedes der Schieberegister verbunden sind, wie dies
für die erste Stufe der Schieberegister in Flg. 5 dargestellt
Ist.
Gemäß der Darstellung In Fl g. 5 weist die Pufferschaltung 70 eine UND-Schaltung 71 auf, welche jeweils ein Eingangssignal aus der Schleberegisterschaltung 60 und aus dem Verzögerungsglied 72 empfängt. Ein Polarltätshalteschaltkrels 75', empfängt sowohl das Ausgangssignal der UND-Schaltung 71 als auch des Zufallsgenerators 10.
Gemäß der Darstellung In Fl g. 5 weist die Pufferschaltung 70 eine UND-Schaltung 71 auf, welche jeweils ein Eingangssignal aus der Schleberegisterschaltung 60 und aus dem Verzögerungsglied 72 empfängt. Ein Polarltätshalteschaltkrels 75', empfängt sowohl das Ausgangssignal der UND-Schaltung 71 als auch des Zufallsgenerators 10.
Der Polarltätshaltcschaltkrels 72 weist eine Torschaltung
und eine Selbsthsilteschaltung auf. Das Ausgangssignal
eier UND-Schaltung 71 bildet das Toransteuersignal, mittels
welchem die Polarität des Signals aus dem Zufallsgenerator 10 In die Selbsthalteschaltung eingespeichert
wiiu. Dieses sich eijicucüuc Ausgöngssignäi des PoSaritätshalteschaltkrel.ses
72 wird solange festgehalten, bis ein neues Signal mittels eines Toransteuerslgnales aus
der UND-Schaltung 71 durchgelassen wird. Der Schrägstrich am Ausgang des Polarltätshalteschaltkrelses 72
deutet lediglich an, daß an eine UND-Schaltung 74 das invertierte Ausgaiigsslgnal abgegeben wird. Die UND-Schaltung
74 empfängt außerdem ein Signal aus einem Inverter 73. Eine UND-Schaltung 76 empfängt Eingangssignale aus der UND-Schaltung 74 und aus einem Inver-
ter 75. Das InverUerie Ausgangssignal der UND-Schaltung
76 wird auf den Anschlußstift in der Bezugsschaltung
402 gegeben. Das Ausgangssignal der UND-Schaltung 76 wird außerdem auf den Schrittgenerator 80 gegeben.
An die Eingänge der Inverter 73 und 75 können feste Potentiale gegeben werden, die auf die entsprechenden
Anschlußstifte weitergeleltet werden.
Es wird angenommen, daß das im Zufallsgenerator 10 erzeugte Eingangssignalmuster nur auf die Anschlußstifte
eines Integrierten zu prüfenden Schaltkreises gegeben wird und daß die zu vergleichenden Ausgangssignale
von einer Mehrzahl Ausgangsstifte des Integrierten zu prüfenden Schallkreises abgenommen werden. Der
Zufallsgenerator 10 erzeugt dabei vorteilhaft ein Zufallssignalmuster,
das aus einer Anzahl von wechselnden Signalfolgen besteht, wobei jede Signalfolge 48 parallele
Signale entsprechend der Anzahl der Stufen des Schieberegisters Im Zufallsgenerator 10 aufweist. Jede Signalfolge
oder ein Teil derselben wird dem zu prüfenden Schaltkreis zugeführt, der bis zu 48 Eingangsanschlüsse
besitzt. Wenn die Eingangsklemmen der Inverter 73 und 75 jeder Einheit der P'ufferschaltung 70 auf dsm Potential
des Signalzustandes 0 gehalten werden, dann entspricht
der Signalzustand am Ausgang jeder UND-Schaltung 76 dem Signalzustand in der entsprechenden Stufe des
Schieberegisters lrn Zufallsgenerator 10. Besitzt z. B. die erste Stufe dieses Schieberegisters den Binärzustand 1,
dann tritt am Ausgang der UND-Schaltung 76 der zugeordneten Einheit In der Pufferschaltung 70 ebenfalls der
Binärzustand 1 auf. Die 48 Binärsignale einer Signal folge oder ein bestimmter Teil davon werden einer entsprechenden
Zahl von Anschlußstiften des zu prüfenden Schaltkreises 20 über den Schrittgenerator 80 sowie dem
Bezugskreis 404 über den Umwandler 403 zugeführt.
Das Testsignalmuster kann entweder rein zufällig sein,
Das Testsignalmuster kann entweder rein zufällig sein,
d. h. jedes Binärsignal in einer Signalfolge ist unabhängig von dem entsprechenden Blnärsfgnal der vorangehenden
oder der nachfolgenden Signalfolge, oder es kann ein Pseudo-Zufallssignahnuster sein. Das Pseudo-Testsignal-
muster ergibt sich aus der gemeinsamen Wirkung des Zufallsgenerators 10, der Schieberegisterschaltung 60 und
der Pufferschaltung 70. Unter Bezugnahme auf die Darstellung In Flg. 5 wird Im folgenden der Beginn eines
Teslzyklus beschrieben. Vor Beginn des Testens wird In der 49sten Stufe des Schieberegisters der Schaltung 60
eine binäre 1 gespeichert und die anderen 48 Stufen sind
auf die binäre 0 zurückgestellt. In den 48 Stufen des Schieberegisters 'in Zufallsgenerator 10 ist eine beliebige
Folge von binären Einsen und Nullen gespeichert. Nach Einstellen dieser Anfangsbedingungen wird der Eingang
der Torschaltung 62 auf einen oberen Spannungswert angehoben, welcher erlaubt, daß Taktimpulse zu der
Impulstreiberschaltung 64 gelangen. Der erste dieser Taktimpulse stellt den Zähler 66 auf den Wert I ein.
Außerdem bewirkt dieser Taktimpuls eine Verschiebung in dem Schieberegister der Schaltung 60 derart, daß die
vorher in der 49sten Stufe gespeicherte binäre I In die
erste Stufe verschoben wird, wobei die Stufen 1 bis 49
jeweils binäre Nullen enthalten. Zu dieser Zelt hat der Zufallsgenerator 10 keine neuen Eingangssignale empfangen
und hält deshalb die anfänglich eingegebene Signalfolge aufrecht. Es Ist zu beachten, daß bei jedem
49sten Taktimpuls des Schieberegister In dem Zufallsgenerator
10 in Abhängigkeit von einem durch die Impulstreiberschaltung 68 hindurchgelangenden Signal um 1
weitergeschoben wird. Außerdem Ist zu beachten, daß Immer dann, wenn die dritte Stufe und die 48ste Stufe
des Schieberegisters Im Zufallsgenerator den gleichen Zustand enthalten, der EXKLUSIV-ODER-Schaltkrels
12 in die erste Stufe eine binäre 1 eingibt. Wenn die dritte und die 48ste Stufe ungleiche Zustände aufweisen,
so gibt die EXKLUSIV-ODER-Schaltung 12 In die erste
Stufe eine binäre 0 ein. Wenn demgemäß beispielsweise die dritte und die 48ste Stufe jeweils eine binäre 0 enthalten,
so gibt der Ausgang der EXKLUSIV-ODER-Schaltung 12 i" die erste Stufe des Schieberegisters eine binäre
I ein. Das gleiche geschieht, wenn sowohl die dritte als auch die 48ste Stufe jeweils eine binäre 1 enthalten.
Wenn jedoch entweder die dritte Stufe oder die 48ste eine binäre 0 enthält und die jeweilige andere Stufe eine
binäre 1. so gibt die EXKLUSIV-ODER-Schaltung 12 an seinem Ausgang eine binare 0 ab, welche in die erste
Stufe des Schieberegisters eingegeben wird. Das so resultierende Signalmuster aus jeweils 48 Signalen wird der
Pufferschaltung 70 und über diese dem zu prüfenden Schaltkreis sowie der Bezugsschaltung zugeführt.
In Fig. 10 ist ein Blockdiagramm jeweils einer Einheit
des Schrittgenerators 80 und des Dual-Diskriminators 90 gezeigt. Für jeden der Anschlußstifte, sowohl Eingangsais auch Ausgangsstifte, sind jeweils zwei solche Einheiten
vorgesehen. Damit ist möglich, daß jeder Anschlußstift des zu prüfenden Schaltkreises entweder als Eingangs-
oder als Ausgangsstift behandelt werden kann, wodurch der Einrichtung eine große Flexibilität beim
Prüfen verschiedener Schaltkreise gegeben ist. Die Eigenschaften des zu prüfenden Schaltkreises werden bei der
Bestimmung, welche der Anschlußstifte als Eingangsund welche als Ausgangsstifte verwendet werden sollen,
in Betracht gezogen. Das Testsignalmuster wird dann über den Schrittgenerator 80 den ausgewählten Eingangsstiften
zugeführt. Die Ausgangssignale werden über die ausgewählten Ausgangsstifte dem Dual-Diskriminator 90
zugeleitet.
Gemäß der Darstellung in Fig. 10 weist der Schrittgenerator 80 einen Inverter 81, ein Verzögerungsglied 82,
UND-Schaltungen 83 und 84 sowie eine ODER-Schaltung 85 auf. Der Inverter 81 empfängt einen Taktimpuls
vom Verzögerungsglied 54 und das Verzögerungsglied 82 erhält Datensignale von der UND-Stellung 76 der Pufferschaltung
70. LV. angenommen wird, daß geeignete Potentiale (erzwungenes Potential 1) am Eingang des
Inverters 73 und (erzwungenes Potential 2) am Eingang des Inverters 75 nicht auftreten, wird nur die ausgezogen
dargestellte Stellung des vor den Eingang des Verzögerungsgliedes 82 gelegten Schalters betrachtet, d. h. das
Verzögerungsglied 82 Ist direkt mit dem Ausgang der entsprechenden UND-Schaltung 76 verbunden.
Die Wirkungswelse der Schaltung In Fig. 10 wird Im
folgenden anhand der Flg. 11 erläutert, die eine Übersicht
verschiedener Impulsfolgen In der Schaltung zeigt. Der Schrittgenerator 80 stellt einen Schaltkreis dar, weleher
an seinem Ausgang das gleiche Muster an digitaler Information liefert, das an seiner Eingangsleitung 88
angelegt ist. Dieses Muster bzw. diese Signalfolge wird
jedoch entweder mit den positiven oder den negativen Übergängen des Taktsignals aus dem Verzögerungsglied
54 synchronisiert. Die Übergänge am Generatorausgang sind von der Übergangszelt der Eingangsdaten unabhängig.
Das Taktsignal aus dem Verzögerungsglied 54 wird In den Inverter 81 und in die UND-Schaltung 84 eingegeben.
Das Invertierte Datensignal aus der UND-Schaltung 76 In der Pufferschaltung 70 wird in das Verzögerungsglied
82 und In die UND-Schaltung 84 eingegeben. Dadurch erzeugt ein Ausgangssignal entweder aus der
UND-Schaltung 83 oder aus der UND-Schaltung 84 ein Ausgangssignal an der ODER-Schaltung 85. Auf diese
Welse liegt an der Leitung 87 das dem oberen Spannungswert entsprechende Ausgangssignal dann an. wenn
entweder ein dem oberen Spannungswert entsprechendes Datensignal auf der Leitung 88 mit einem dem oberen
Spannungswert entsprechenden Taktimpuls auf der LeI-tung 86 zusammenfällt oder wenn ein dem oberen Spannungswert
entsprechendes, verzögertes Datensignal auf der Leitung 89 mit einem dem unteren Spannungswert
entsprechenden Taktimpuls auf der Leitung 86 zusammenfällt. Der Ausgangsimpuls auf der Leitung 87, weleher
in der beschriebenen Welse erzeugt wird, liefert einen gewünschten Testimpuls über die charakteristische
Impedanz Zo an den zugeordneten EingangFstift des zu
prüfenden Schaltkreises.
Am Ausgang der ODER-Schaltung 85 tritt das geformte und synchronisierte Testsignal auf, welches
dem entsprechenden Eingangsstift über die charakteristische
Impedanz Z0 zugeführt wird. Wenn dieser Stift einen Ausgangsstift darstellen soll, dann besteht keine
Verbindung zwischen diesem Stift und dem Schrittgenerator 80. Die charakteristische Impedanz Z0 Ist dann mit
einer geeigneten Abschlußimpedanz verbunden.
Die Antwort bzw. das Ausgangssignal jedes Ausgangsstiftes wird durch den Dual-Dlskrimlnator 90 festgestellt.
Dessen Wirkungsweise wird nun unter weiterer Bezugsnähme
auf die Fig. 10 beschrieben. Der Dual-Diskriminator 90 enthält Spannungsdetektoren 92 und 94, die
jeweils ein Signal von dem Ausgangsstift empfangen. Jeder Spannungsdetektor empfängt außerdem ein
Bezugsspannungssignal. Der Spannungsdetektor 92 empfängt ein Bezugsspannungssignal, das einem oberen
Spannungswert entspricht, und der Detektor 94 empfängt ein Bezugsspannungssignal, das einem unteren Spannungswert
entspricht. Der Spannungsdetektor 92 erzeugt eine binäre 1 auf seiner Ausgangsleitung 800 dann, wenn
das Signal von dem Ausgangsstift den oberen Bezugsspannungswert überschreitet. Der Spannungsdetektor 94
erzeugt ein Ausgangssignal auf einer Ausgangsieitung 801 dann, wenn das Signal vom Ausgangsstift größer ist
als ('c;· ι.mere B^ugsspannungswert. In Fig. 12 ist eine
Kurve Uargestelll. welche die erforderliche Bedingung für die Ausgangssignale auf den Leitungen 800 und 801
zeigt. Wenn die untere Schwelle TL nicht überschritten
vird, so besitzen beide Leitungen den binaren Zustand 0. Wenn die untere Schwelle TL überschritten wird, so wird
auf die Leitung 801 ein Ausgangssignal, d. h. eine binäre
I, gegeben, wahrend auf der Leitung 800 der binäre Zustand 0 verbleibt. Wenn die obere Schwelle TU überschritten
wird, so nehmen beide Leitungen den binären Zustand I an. Wenn das Signal des Ausgangsstiftes eine
binäre I darstellt, dann wird die obere Schwelle TU überschritten
und beide Leitungen 800 und 8(11 weisen ebenfalls
den oberen Signalzustand 1 auf. Wenn das Signal des Ausgangsstlfies eine binäre 0 darstellt, dann wird die
untere Schwelle TL nicht überschritten und beide Leitungen 800 und 801 besitzen das Potential des binaren
Zustandes 0. Wenn am Ausgangsstift ein Signal auftritt,
dessen Potential zwischen den beiden Schwellwerten, d. h. oberhalb des unteren Schwellwertes und unterhalb
des oberen Schwell wertes liegt, dann ist der geprüfte
Schaltkreis ler-'^rhaft. Der binäre Zustand 1 auf der Leitung
801 und der binäre Zustand 0 auf der Leitung 800 zeigen einen solchen fehlerhaften Schaltkreis an. Die
Vergleichsschaltung sortiert solche fehlerhaften Schaltkreise aus. ohne daß ein Vergleich mit dem Ausgangssignal
des Bezugssystems staltfindet. Die Leitung 800 wird auf den Eingang eines Inverters 41 und die Leitung
801 auf den einen Eingang einer UND-Schaltung 44 der Vergleichsschaltung 40 geführt.
Im folgenden wird die Arbeitsweise der ßc/ugsschaltung
402 näher erläutert. Die in dieser Schaltung verwendeten dreiwertigen Signale werden auf zwei Leitungen,
von denen jede ein zweiwertiges Signal führt, dargestellt. Eine entsprechende Umformung dreiwertiger Signale
zeigt die Tabelle in F ig. 8. Der ternäre Zustand 0 wird durch dw beiden binären Zustände 11, der ternäre
Zustand I durch die beiden binären Zustände 0 0 und der weitere ternäre Zustand ,V durch die beiden binären
Zustände 1 0 dargestellt. Das Tesisignalmusier mit nur
zwei verschiedenen Signalzuständen wird im Umwandler 403 in ein Signalmuster mit drei verschiedenen Signalzuständen
umgeformt. Der Umwandlungskreis ist in Fig. 6 gezeigt. Er erzeugt ternäre Signale, die sich gemäß F i g. 8
aus jeweils zwei binären Signalen zusammensetzen. Der Umwandler 403 besitzt für jedes Signal einer Signalfolge
einen der dargestellten Schaltkreise, d. h. insgesamt 48 solcher Schaltkreise.
Der Eingang für das von der Pufferschaltung 70 kommende binäre Signal ist mit A bezeichnet. Das dreiwertige
Signal, das als Kombination zweier binärer Signale dargestellt ist. tritt auf den Ausgangsleitungen α und a'
auf. Damit in der Bezugsschaltung 402 die Möglichkeit besteht, kritische Übergangsbedingungen zwischen den
Signalen der einzelnen Folgen hinsichtlich der Ausgangssignale des Bezugskreises 404 festzustellen, muß der in
Fig. 6 gezeigte Umwandlungs-Schaltkreis in der Weise arbeiten, daß, wenn am Eingang A das binäre Signal seinen Zustand wechselt, auf den Ausgangsleitungen α und
a' kurzzeitig der Zwischenzustand X entsteht, bevor der
neue Zustand erreicht ist, der dem binären Eingangszustand entspricht. Wenn z. B. am Eingang A das Signal
vom binären Zustand 0 zum binären Zustand 1 wechselt, dann ändern sich die Zustände auf den Ausgangsleitungen α und a' von den binären Zuständen 1 1 zu den binären Zuständen 10 und schließlich zu den binären
Zuständen 0 0. Da die beiden Leitungen α und a' zum Bezugskreis 404 geführt werden, erzeugt jeder Wechsel
von Signalzuständen zugeordneter Signale In aufeinanderfolgender)
Signalfolgen am entsprechenden Eingang des Bezugskrelses 404 kurzzeitig den ternären Zustand X,
bis der dem neuen binären Zustand des Testsignals entsprechende
lernSre Zustand erreicht ist. Dieser Vorgang wurde grundsätzlich bereits anhand der Flg. 3 und 3A
erläutert.
Das am Eingang I anliegende binare Signal wird In
einem Inverter 612 invertiert und über eine Leitung 601
ίο einer EXKLUSIV-ODER-Schaltung 613 sowie über eine
Leitung 602 einem Polaritätshaltekrels 614 zugeführt.
Der Polaritätshaltekreis 614 Ist In bekannter Welse ausgebildet
und enthält eine Torschaltung sowie eine Selbsthnlieschalfng
Ein Signal vom Verzögerungsglied 401.
das über die Leitung 603 geführt wird, öffnet den Weg
dir (' is Signal auf der Leitung 602 In die Selbsthalteschaltiiii-Dieses
Signal verbleibt in der Selbsthalteschaltung und liefert so das Ausgangssignal des Polaritätshaltekreises
614. his ein neues Signal von der Leitung 602 aufgrund
eines Signales auf der Leitung 603 in die Selbsthalteschaltung eingegeben wird. Das Ausgangssignal des
Polaritätshaltekreises 614 wird invertiert, wie durch den
Schrägstrich angedeutet ist. Über eine Leitung 604 gelangt dieses invertierte Signal zu einem Inverter 615
τϊ und über eine Leitung 607 zu der invertierenden UND-Schaltung
616. Der Ausgang des inverters 61S Ist über
die Leitung 609 mit einem Eingang einer invertierenden UND-Schaltung 617 und über eine Leitung 606 mit
einem Eingang der EXKLUSIV-ODER-Schaltung 613 verbunden. Der EXKLUSIV-ODER-Schaltung 613 ist
über eine Leitung 605 ein Inverter 618 nachgeschaltet. An den Ausgang des Inverters 618 sind über eine Leitung
608 Jer zweite Eingang der invertierenden UND-Schaltung 616 sowie über eine Leitung 610 der zweite
Eingang der Invertierenden UND-Schaltung 617 angeschlossen. Die invertierende UND-Schaltung 616 besitzt
die Ausgangsleitung a. Der Ausgang der invertierenden UND-Schaltung 617 ist über eine Leitung 611 mit einem
Inverter 619 verbunden, der die Ausgangsleitung a' besitzt
Wie bereits erwähnt, formt der Schaltkreis in Fig. 6 die am Eingang A eintreffenden binären Signale in ternäre
Signale, die durch die Kombination zweier binärer Signale auf den Leitungen α und a' dargestellt sind, entsprechend
der Tabelle in Fig. 8 um. Jeder Zus.andswechsel des binären Signals am Eingang A hat am Ausgang
der Schaltung kurzzeitig den ternären Zustand X zur Folge. Als Beispiel sei am Eingang A ein Wechsel
vom 0-Zustand zum 1-Zustand gewählt. Dabei läuft folgender
Vorgang ab: Zuerst erfolgt der Übergang am Eingang A von 0 nach 1. dann gelangt vom Verzögerungsglied
401 ein Signal über die Leitung 603 zum Polaritätshaltekreis 614. Vor dem Wechsel, d. h. bei dem binären
Zustand 0 am Eingang A befand sich das Signal auf der
Leitung 602 im binären Zustand 1, so daß auch der Polaritätshaltekreis 614 diesen Zustand speicherte. Auf der
Leitung 604 ergab sich somit der binäre Zustand 0 und auf der Leitung 606 der binäre Zustand 1. An beiden Eingängen der EXKLUSIV-ODER-Schaltung 613 lag somit
der binäre Zustand 1 an. Dies ergab schließlich an den Eingängen der invertierenden UND-Schaltung 616 auf
der Leitung 608 den Zustand I und auf der Leitung 607 den Zustand 0 und an den Eingängen der invertierenden
UND-Schaltung 617 auf der Leitung 610 den Zustand 1 und auf der Leitung 609 ebenfalls den Zustand 1. Auf
den Ausgangsleitungen α und α ergab sich somit jeweils
der binäre Zustand I, was entsprechend der Tabelle in F i g. 8 dem ternären Zustand 0 entspricht.
Wenn nun am Eingang A das binäre Signal seinen Zustand wechselt, d. h. nun der Zustand 1 auftritt, dann
nimmt das Signa! auf der Leitung 602 den Zustand 0 an. Dieser Zustand wird jedoch noch nicht in den Polarltätshaltekreis
614 übernommen, da ein Signal vom Verzögerungsglied 401 nocc nicht eingetroffen ist. Die Signale
auf den Leitungen 604 und 606 bleiben somit vorerst noch unverändert. Der mit der Leitung 601 verbundene
Eingang der EXKLUSIV-ODER-Schaltung 603 besitzt
nun den 0-Zustand, während der mit der Leitung 606 verbundene Eingang den 1-Zustand aufweist. Dies ergibt
auf der Leitung 605 den 1-Zustand, so daß nun beide Eingänge der invertierenden UND-Schaltung 616 das
Potential des 0-Zustands besitzen. Auf der Ausgangsleitung α tritt daher der binäre Zustand 1 auf. Der mit der
Leitung 610 verbundene Eingang der invertierenden UND-Schaltung 617 liegt auf dem Potential des
0-Zustandes und der mit der Leitung 609 verbundene Eingang auf dem Potential des 1-Zustandes. Auf der Leitung
611 tritt daher der Zustand 1 und dementsprechend auf der Ausgangsleitung a' der binäre Zustand 0 auf.
Diese Kombination der beiden binären Zustände auf den Leitungen α und a' entspricht dem lernären Zustav.d .V.
Wenn nun vom Verzögerungsglied 401 ein Impuls beim Polaritätshaltekreis 614 eintrifft, wird der 0-Zustand der
Leitung 602 in die Selbsthalteschaltung übernommen. Die Leitung 604 nimmt somit das Potential des
I-Zustandes an. Dies bewirkt, daß auf der Leitung 606
sich der binäre Zustand 0 einstellt. Die beiden Eingänge der EXKLUSIV-ODER-Schaltung 613 besitzen nun den
0-Zustand. so daß auch das Potential der Leitung 605 dem des 0-Zustandes entspricht. Die beiden Eingänge
der invertierenden UND-Schaltung 616 besitzen nun den 1-Zustand, so daß auf der Ausgangsleitung α der binäre
Zustand 0 auftritt. An den beiden Eingängen der invertierenden UND-Schaltung 617 treten die beiden
Zustände 1 und 0 auf. so daß auch die Ausgangsleitung a' den binären Zustand 0 aufweist. Somit erhält man auf
den beiden Ausgangsleitungen binäre Werte, die dem ternären Zustand I entsprechen. Der Bezugskreis 404 ist
eine Simulation des zu prüfenden Schaltkreises 20. wobei der Bezugskreis jedoch für die Verarbeitung von dreiwertigen
Signalen ausgebildet ist. Die im Bezugskreis 404 auftretenden ternären Signale werden ebenfalls durch die
Kombination jeweils zweier binärer Signale dargestellt. Es wird angenommen, daß der zu prüfende Schaltkreis
20 einen Schallkreis gemäß Fi g. 2 enthält. Drei der Eingänge
des zu prüfenden Schaltkreises werden durch die Eingänge A. B und C und ein Ausgang des zu prüfenden
Schaltkreises 20 durch den Ausgang D in Fig. 2 dargestellt.
In Fig. 7 Ist eine Simulation des Schaltkreises in
Flg. 2 für ternäre Signale gezeigt, wobei die ternären Signale wiederum durch die Kombination jeweils zweier
binärer Signale gebildet werden. Dieser Schaltkreis entspricht dem in Fig. 3 enthaltenen Schaltkreis. Der
Schaltkreis nach Fig. 7 ist so aufgebaut, daß am Ausgang einer der beiden definierten Zustände 0 oder I auftritt,
wenn die Eingangssignale einen solchen definierten Zustand am Ausgang zulassen. Wenn andererseits die
Eingangssignale nicht ausreichen, um am Ausgang einen der beiden definierten Zustände entstehen zu lassen,
dann soll am Ausgang der dritte Zustand .V erzeugt werden. So muß das Ausgangssignal einer ternären NOR-Schaltung
gemäß der Funktionstabelle In Flg. 13 gebildet
werden. Wenn z. B. beide Eingänge dieser Schaltung den definierten Zustand 0 besitzen, dann tritt auch am
Ausgang der definierte Zustand I auf. Wenn die beiden Eingänge der NOR-Schaltung Irgendeine Kombination
der beiden definierten Zustände 0 und 1 besitzen, dann besitzt auch der Ausgang einen der beiden definierten
Zustände 0 oder I. Wenn dagegen beide Eingänge den unbestimmten oder A'-Zustand aufweisen, dann befindet
sich auch der Ausgang auf diesem unbestimmten Zustand. Wenn dagegen einer der beiden Eingänge einen
definierten und der andere den unbestimmten Zustand besitzt, dann können diese Eingangssignale entweder
ausreichend oder nicht ausreichend sein, so daß am Ausgang entweder ein definierter oder der unbestimmte
Zustand auftritt. Wenn dieser eine definierte Zustand am Eingang dem 0-Zustand entspricht, dann kann der Ausgangszustand
der NOR-Schaltung nicht bestimmt werden, da, wenn der unbestimmte Zustand dem Zustand I
entspricht, am Ausgang der 0-Zustand auftritt, und wenn der unbestimmte Zustand dem 0-Zustand entspricht, am
Ausgang der !-Zustand auftritt. Wenn dagegen der eine
definierte Zustand dem 1-Zustand entspricht, dann ist der Ausgangszustand der Schaltung definiert, auch wenn
der zweite Eingangszustand unbestimmt ist. Der Ausgangszustand der NOR-Schaltung entspricht dann in
jedem Falle dem 0-Zustand.
Eine ternäre NOR-Schaltung, deren Arbeitsweise durch die Funkiionstabelle in Fig. 13 bestimmt ist, kann
durch ein Paar NAND-Schaltungen dargestellt werden, wenn die ternären Signale durch die Kombination jeweils
zweier binärer Signale gebildet werden. Der Schaltkreis in Fig. 7 entspricht somit dem Schaltkreis in Fig. 3. wobei
jede der vier NOk-Schaltungen durch zwei NAND-Schaltungen
dargestellt ist. Dem Eingang A entsprechen die beiden Eingänge α und a\ wobei α mit der NAND-Schaltung
701 und a' mit der NAND-Schaltung 702 verbunden lsi. Die beiden NAND-Schaltungen 701 und 702
entsprechen der NOR-Schaltung 311 in Fig. 3. Ebenso wird die NOR-Schaltung 312 durch die NAND-Schaltungen
703 und 704. die NOR-!5chaltung 313 durch die NAND-Schaltungen 705 und 706 sowie die NOR-Schaltung
214 durch die NAND-Schaltungen 707 und 708 ersetzt. Die Eingänge α α', b b', und cc' in Fi g. 7 entsprechen
den Eingängen A. B und C in Fig. 3. Der Ausgang
D in Fig. 3 wird durch die beiden Ausgänge d und d' in
Fig. 7 dargestellt.
Es soll nun die Arbeitsweise des Schaltkreises in Fig. 7 betrachtet werden, wenn die Eingangssignalfolge
A. B, C sich von 0.0.0 nach 0. 1,0 ändert. Anhand der
Fig. 2 bis 2B wurde gezeigt, daß eine solche Änderung
kritische Übergangserscheinungen Im Schaltkreis hervorruft. Solche kritischen Übergangserscheinungen werden
im Schaltkreis nach Fig. 3 dadurch angezeigt, daß am Ausgang D der unbestimmte ternäre Zustand .V auftritt,
nachdem die Änderung am Eingang vollzogen ist. In gleicher Welse arbeitet auch der in Flg. 7 gezeigte
Schallkreis. Die Tabelle in Fig. 9 enthält die Eingangssignal
sowie die Ausgangsslgfiale des Schaitkreises. Es
sind sowohl die lernären Signale sowie Ihre Darstellung als Kombination von jeweils zwei binären Signalen eingetragen.
Wie bereits erwähnt, findet ein Wechsel der Eingangssignale
A, B, C von 0,0, 0 auf 0, 1.0 statt. Es wird
also nur das Eingangssignal B geändert, wobei der ternäre
Zustand X durchschritten wird. Die Signale an den Eingängen Λ und ft' unterliegen somit dem Wechsel der
binären Zustände von 1.1 über 1.0 auf 0.0. Dieser Wechsel erfolgt In Übereinstimmung mit der Tabelle In
Fig. 8. Vor diesem Wechsel besaßen die beiden Ausgänge
(I und el' jeweils den binären Zustand 1. was insgesamt
dem lernären Zustand 0 entspricht. Die Änderung am Eingang bewirkt am Ausgang </' einen Wechsel des
hinären Zustandes. so daß hier nun der bin<ire Zustand 0
auftritt. Dieser Zustand bleibt auch nach Beendigung der
Änderung am Eingang erhalten, so daß am Ausgang die Kombination der binaren Zustände 1 und 0 besteht.
Diese Kombination entspricht dem unbestimmten ternären Zustand X. Das Auftreten des Zustandes 1 0 am Aus- ä
gang zeigt, daß der Übergang am Eingang von II, 1 1,
1 1 auf I 1,0 0, 1 I kritische Übergangserscheinungen im
Schaltkreis nach Fig. 7 hervorgerufen hat.
Die Zurückwandlung der dreiwertigen Signale in zweiwertige Signale sowie die Erfassung des unbestimmten |0
lernären Zustandes X wird dadurch erreicht, daß jeder der Ausgänge des Bezugskreises 404, jeweils dargestellt
durch die beiden Ausgangsleitungen d und d', mit einer invertierenden UND-Schaltung 710 sowie mit einer
EXKLUSIV-ODER-Schaltung 711 verbunden wird. Die )5
invertierende UND-Schaltung 710 wandelt die beiden binären Eingangssignale in ein binäres Ausgangssignal in
der Weise um, daß die beiden Binärzustände 1,1 an den Eingängen in den Binärzustand 0 am Ausgang und die
beiden Binärzustände 0,0 an den Eingängen in den Binärzustand I am Ausgang umgeformt werden. Die
EXKLüSiV-ODER-SchaUung 711 erzeugt am Ausgang
ein Sperrsignal, wenn die beiden Eingangsleitungen die Binärzustände 1 und 0 besitzen, die dem ternären
Zustand X entsprechen. Dieses Sperrsignal wird der Ver- j-,
gleichsschaltung 14 zugeführt. Da die Kombination zweier binärer Signale vier Möglichkeiten ergibt, wovon
jedoch nur drei benötigt werden, kann der vierte, nicht benötigte Zustand, der im vorliegenden Beispiel der
Kombination 0 I entspricht, zur Fehlererkennung herangezogen werden. Das Auftreten dieser Kombination 0 1
zeigt somit an, daß die Einrichtung nicht einwandfrei arbeitet. Zur Fehlererkennung kann eine UND-Schaltung
712 vorgesehen sein, die in strichlierter Form in der Fig. 7 dargestellt ist. Der eine Eingang dieser UND- r>
Schaltung ist mit der Ausgangsleilung d' und der andere Eingang mit dem Ausgang der EXKLUSIV-ODER-Schaltung
711 verbunden. Ein Signal am Ausgang der UND-Schaltung 712 zeigt einen Fehler an und kann dazu
verwendet werden, den Prüfvorgang in bekannter Welse
zu unterbrechen.
Die in Fig. 7 gezeigte Schaltung stellt nur einen Teil
des gesamten Bezugskreises 404 dar. Dieser Bezugskreis besitzt eine größere Anzahl von Ausgängen, an denen
nach einer Eingangssignaländerung im Gegensatz zu dem gezeigten Ausgang <l. d' einer der beiden definierten
ternären Zustände 0 oder 1 auftritt. Für die Signale dieser Ausgänge wird der Vergleich mit den entsprechenden
Ausgangssignalcn des zu prüfenden Schaltkreises 20 nicht gesperrt. Bei einer nachfolgenden Eingangssignaländerung
kann am Ausgang (/. </' ebenfalls einer der beiden definierten ternären Zustände 0 oder 1 auftreten, so
daß für diesen Ausgang die Sperrung des Vergleiches aufgehoben wird.
Anhand der Flg. 10 wurde beschrieben, daß die Ausgangsslgnalc
des zu prüfenden Schaltkreises 20 über die Leitungen 800 und 801 der Vergleichsschaltung 40 zugeführt
werden. Die Leitung 800 ist dabei mit dem Eingang des Inverters 41 und die Leitung 801 mil einem Eingang
der UND-Schaltung 44 verbunden. Die entsprechende, bo
von der Invertierenden UND-Schaltung 710 In der Bezugsschaltung 402 kommende Leitung 803 Ist zu den
Eingängen eines Inverters 42 und einer UND-Schaltung 43 geführt. Die Vergleichsschaltung 40 enthält Insgesamt
48 der In Fig. 10 dargestellten Schaltkreise. Ein solcher
Schaltkreis Ist jeweils für einen Ausgang des zu prüfenden
Schaltkreises und einen Ausgang des Bezugskrelses vorgesehen. Die UND-Schaltungen 43 und 44 sind
jeweils mit den Invertern 41 und 42 verbunden. Die Ausgangssignale
der UND-Schaltungen 43 und 44 werden auf eine ODER-Schaltung 45 gegeben, deren Invertiertes
Ausgangssignal das Eingangssignal für einen Inverter 46 bildet. Der Ausgang des Inverters 46 ist mit einem
Eingang der UND-Schaltung 47 verbunden. Der andere Eingang der UND-Schaltung 47 (Test ein) empfängt ein
Torsignal und wird dann auf den Zustand 1 gestellt, wenn der mit diesem Schaltkreis verbundene Anschlußstift
geprüft werden soll. Auf diese Weise können bestimmte Anschlußstifte vom Prüfvorgang ausgeschlossen
werden, wenn dies gewünscht ist. Das invertierte Ausgangssignal der UND-Schaltung 47 wird auf einen der
Eingänge einer ODER-Schaltung 802 gegeben. Der andere Eingang dieser ODER-Schaltung 802 isi mit der
Sperrschaltung 406, d. h. mit dem Ausgang der EXKLUSIV-ODER-Schaltung 711 verbunden. An den Ausgang
der ODER-Schaltung 802 ist ein Polaritätshaltekrjis 48
angeschlossen. Das invertierte Ausgangssignal des Polaritätshaltekreises 48 wird zu einem Eingang einer
ODER-Schaltung 49 geführt. Die ODER-Schaltung 49 besitzt 47 weitere Eingänge für die entsprechende Anzahl
der dem dargestellten identischen Schaltkreise. Jeder der Polaritätshaltekreise 48 erzeugt ein Ausgangssignal,
wenn ein Taktimpuls vom Verzögerungsglied 46 eintrifft. Dieses Ausgangssignal hält sich solange, bis der nächste
Taktimpuls vom Verzögerungsglied 56 auf den Polaritätshaltekreis 48 gegeben wird. Das invertierte Ausgangssignal
der ODER-Schaltung 49 stellt das Ausgangssignal der Vergleichsschaltung 40 dar. Dieses Ausgangssignal
wird zu der Torschaltung 62 geführt, so daß beim Auftreten eines Fehlers der Prüfvorgang unterbrochen
werden kann.
Im folgenden wird die Arbeitsweise des In der Flg. 10
dargestellten Schaltkreises der Vergleichsschaltung 40 betrachtet. Es wurde bereits festgestellt, daß der binäre
Zustand 1 auf der Leitung 801 In Verbindung mit dem binären Zustand 0 auf der Leitung 800 einen fehlerhaften
zu prüfenden Schaltkreis kennzeichnet. Dieser zu prüfende Schaltkreis kann somit bereits ohne einen Vergleich
mit dem Bezugskreis als fehlerhaft aussortiert werden. Die entsprechende Kombination der beiden Binärzustände
bewirkt, daß an den zugeordneten Eingängen der UND-Schaltungen 43 und 44 jeweils der Eins-Zustand
auftritt. Eine Aussonderung des zu prüfenden Schaltkreises Ist somit gegeben, da unabhängig davon, ob
das Ausgangssignal vom Bezugskreis den binären Zustand 1 oder 0 besitzt, am Ausgang einer der beiden
UND-Schaltungen 43 oder 44 der !-Zustand auftritt. Wie ohne weiteres ersichtlich ist, erhält dann a.ich der zugeordnete
Eingang der ODER-Schaltung 49 den I-Zustand, wodurch ein fehlerhafter Schaltkreis angezeigt wird.
Wenn jedoch das Signal des vorliegenden Ausgangs des zu prüfenden Schaltkreises den unteren Schwellwert
TL unterschreitet bzw. den oberen Schwellwert TU überschreitet,
dann wird der zu prüfende Schaltkreis nur dann als fehlerhaft erkannt, wenn dieses Signal nicht mit dem
entsprechenden Ausgangssignal des Bezugskrelses auf der Leitung 803 übereinstimmt. Wenn also das Ausgangssignal
des zu prüfenden Schaltkreises den binären Zustand ! aufweist, d, h, beide Leitungen 800 und 801
ebenfalls das Potential des Zustandes 1 annehmen, dann besitzt der zugeordnete Eingang der UND-Schaltung 44
den !-Zustand und der zugeordnete Eingang der UND-Schaltung 43 den 0-Zustand. Wenn nun die Ausgangssignale des zu prüfenden Schaltkreises und des Bezugskreises übereinstimmen, d. h. auf der Leitung 803 ebenfalls
das Potential des Zustandes I auftritt, dann befindet
sich der entsprechende Eingang der UND-Schaltung 44 auf dem Zustand O und der entsprechende Eingang der
UND-Schaltung 4- auf dem Zustand 1, Beide UND-Schaltungen 43 und 44 sprechen in diesem Fall nicht an,
so daß kein Fehlersignal erzeugt wird. Wenn die Ausgangssignale des zu prüfenden Schaltkreises und des
Bezugskreises jeweils den Zustand 0 aufweisen, dann besitzen die beiden Eingänge der UND-Schaltungen 43
und 44 ebenfalls verschiedene Zustände, so daß auch hier kein Fehlersignal auftritt.
Sind die Ausgangssignale des zu prüfenden Schaltkreises
und des Bezugskreises verschieden, dann wird eine der beiden UND-Schaltungen 43 oder 44 durchgeschaltet.
Das invertierte Ausgangssignal der ODER-Schaltung 45 besitzt dann den Zustand 0 und das Ausgangssignal
des Inverters 46 den Zustand 1. Da auch der zweite Eingang der UND-Schaltung 47 normalerweise den
1-Zustand aufweist, besitzt das Invertierte Ausgangssignal dieser UND-Schaltung den Zustand 0. Dieser
Zustand wird auf den einen Eingang der ODER-Schaltung 802 übertragen. Wenn kein Sperrsignal von der
Sperrschaltung 40ό auf den anderen Eingang der ODER-Schaltung 802 gegeben wird, das einen kritischen Übergang
anzeigt, dann tritt auch am Ausgang der ODER-Schaltung 802 der Zustand 0 auf. Dieser Zustand wird in
den Polaritätshaltekreis 48 eingegeben, wenn ein Taktsignal vom Verzögerungsglied 56 eintrifft. Das invertierte
Ausgangssignal des Polaritätshaltekreises 48 besitzt dann den Zustand 1, der einen Fehler anzeigt. Wenn somit an
einem der 48 Eingänge der ODER-Schaltung 49 der 1-Zustand auftritt, dann nimmt das Ausgangssignal dieser
ODER-Schaltung den O-Zustand an, wodurch die Torschaltung 62 in der Schieberegisterschaltung 60
gesperrt wird. Dies hat die Unterbrechung des Prüfvorganges zur Folge. Der Zähler 66 zeigt an, wieviel Prüfvorgänge
bis zur Entdeckung des Fei.iers stattgefunden haben.
Es wird nun der Fall betrachtet, daß ein Sperrsignal
von der Sperrschaltung 406 auf den einen Eingang der ODER-Schaltung 802 gegeben wird. Wenn nun die Ausgangssignale
des zu prüfenden Schaltkreises und des Bezugskreises verschieden sind, dann tritt am anderen
Eingang der ODER-Schaltung 802 der Zustand 0 auf". Das Sperrsignal verhindert jedoch, daß dieser Zustand an
den Polaritätshaltekreis 48 weitergegeben wird. Ein Vergleich wird somit solange gesperrt, wie das Sperrsignal an
dem einen Eingang der ODER-Schaltung 802 ansteh;.
Die ternären Signale lassen sich vorteilhaft durch die
Kombination jeweils zweier binärer Signale darstellen. Es ist jedoch auch möglich, die ternären Signale mittels
dreier verschiedener Zustände, beispielsweise Potentiale, darzustellen, wodurch für jedes Signal jeweils nur eine
Leitung benötigt wird. Eine Schaltung zur Erzeugung von Signalen mit einem von drei möglichen Zuständen
zeigt die Flg. 15. Es soll dabei ein binäres Eingangssignal
betrachtet werden, dessen Zustand von 0 auf 1 wechselt. Wie bereits erläutert, muß der Umformungskreis wahrend
des Wechsels einen unbestimmten, iernären Zustand X erzeugen. In der Schaltung nach Fig. 15 wird
der ternäre Zustand I durch das Potential I Volt, der mittlere ternäre Zustand X durch das Potential 0 Volt
und der ternäre Zustand 0 durch das Potential -1 Volt dargestellt. Wenn das binäre Eingangssignal am Eingang
901 den Zustand 0 aufweist, und am Eingang 902 ein Torimpuls mit dem binären Zustand 1 eintrifft, dann
wird die UND-Schaltung 904 leitend, während die UND-Schaltung
903 gesperrt bleibt. Ein Relais 906 wird somit erregt und legt den Ausgang 908 an das Potential
-IVoIt, Während nun am Eingang 901 ein Übergang
zum binären Zustand 1 erfolgt, trifft am Eingang 902 ein Torimpuls ein, der das Potential des binaren 0-Zustandes
besitzt. Dadurch werden beide UND-Schaltungen 903 und 904 gesperrt. Das Torsignal wird jedoch durch einen
Inverter 905 invertiert, so daß ein angeschlossenes Relais 909 erregt wird und den Ausgang 908 mit dem Potential
0 Volt verbindet. Durch das Sperren der UND-Schaltung 904 zieht des Relais 906 nicht mehr an und die Verbindung
des Ausgangs mit dem Potential -1 Vo>c wird unterbrochen. Der Übergang wird beendet, wenn nach
Erreichen des binären Zustandes 1 am Eingang 901 auch das Torsignal am Eingang 902 wieder den binären
Zustand 1 annimmt. Somit tritt nun nur am Ausgang der UND-Schaltung 903 der !-Zustand auf, wodurch ein
Relais 910 erregt wird. Der Ausgang 908 wird dadurch mit dem Potential +1 Volt verbunden. Am Ausgang der
Schaltung In Fig. 15 tritt somit ein ternäres Signal auf.
Der mittlere ternäre Zustand X wird immer dann srzeugt,
wenn ein Übergang zwischen den beiden Zuständen des binären Eingangssignales erfolgt.
Die in Fig. 3 gezeigten NOR-Gatter müssen in der
Lage sein, dreiwertige Signale zu verarbeiten. Ein solches NOR-Gatter zeigt die Fi g. 14, dessen Ausgangssignale in
Abhängigkeit von den Eingangssignalen gemäß der Tabelle in Fig. 13 gebildet werden. Das in Fig. 14 dargestellte
Gatter ist eine Modifikation des ternären asynchronen Schaltkreises, der in der US-Patentschrift
31 56 830 beschrieben ist.
Wenn die Umwandlung binärer in ternäre Signale mit einer Einrichtung nach Fig. 15 vorgenommen wird und
der Bezugskreis ternäre Gatter gemäß Fig. 14 enthält, dann kann die Umwandlung der ternären Signale in
binäre Signale und das Sperrsignal mit Hilfe bekannter Decodiereinrichlungen vorgenommen werden, wie dies
In Fig. 14 gezeigt ist. Die Decodiereinrichtung 911 ist in der Lage, dreiwertige Signale zu unterscheiden und aufgrund
dieser Unterscheidung binäre Signale sowie ein Sperrsignal, das aufgrund des unbestimmten ternären
Zustandes erzeugt wird, zu bilden. Tie binären Signale
treten dabei auf einer Leitung 913 und das Sperrsignal auf einer Leitung 914 auf. Die Leitung 913 ist mit der
Leitung 803 und die Leitung 914 mit einem Eingang der ODER-Schaltung 802 der Vergleichsschaltung in Flg. 10
verbunden.
Mit der vorliegenden Prüfeinrichtung kann eine schnelle Synchronisation der dem zu prüfenden Schaltkreis
und dem Bezugskreis zugeführten Signalmuster und der Signalpegel in den beiden Kreisen erreicht werden.
Beim vergleichenden Prüfen, besonders mit Zufallsoder Pseudo-Zufallssignalmustern Ist es häufig erforderlich,
mehrere hundert Signalfolgen in die zu vergleichender· Kreise zu geben, bis eine Synchronisation der Signalmuster
und der Signalpegel erreicht ist. Diese Synchronisation muß jedoch gegeben sein, bevor der eigentliche
Prüfvorgang beginnt. Mit der vorliegenden Einrichtung kann eine Synchronisation sehr schnell am Beginn des
Testsignalmusters erreicht werden. Wie Fig. 5 zeigt, können sämtliche 48 Stufen des Schieberegisters im
Zufallsgenerator 10 zu Beginn in einen bestimmten Zustand gebracht werden. Dabei werden zuerst sämtliche
Stufen in den einen Zustand, d. h. entweder In den Binärzustand 1 oder in den Binärzustand 0 gebracht.
Dann erfolgt ein Zustandswechsel In sämtlichen 48 Stufen.
An jedem Eingang des Bezugskrelses tritt somit kurzzeitig der unbestimmte ternäre Zustand ,V auf. Durch
dieses gleichzeitige Anlegen des ternären Zustandcs .V an alle Eingänge des Bezugskreises wird erreicht, daß die
dom zu prüfenden Sc;,3itivre|s und de;j Bezugkreis zugeführten
Signalmuster und die- Zustnndspegel der beiden Kreise synchronisiert werden. Somit kann nach nur zwei
aufeinanderfolgenden Signalfolgen der Prüfvorgang beginnen.
Claims (1)
- Patentansprüche:1, Prüfeinrichtung for nichtlineare Schaltkreise mit η Signalzustanden, in der ein Testsignalmuster mit π verschiedenen Zuständen erzeugt und auf mindestens je einen Eingang des zu prOfenden Schaltkreises und eines Bezugsschaltkreises gegeben wird und ein Vergleich der Ausgangssignale der beiden Schaltkreise stattfindet, gekennzeichnet durch folgende Maßnahmen zur Berücksichtigung von durch unbestimmte Schaltungszustände beeinflußten Ausgangssignalen:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3652370A | 1970-05-12 | 1970-05-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2121115A1 DE2121115A1 (de) | 1971-11-25 |
DE2121115C2 true DE2121115C2 (de) | 1983-05-26 |
Family
ID=21889055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2121115A Expired DE2121115C2 (de) | 1970-05-12 | 1971-04-29 | Prüfeinrichtung für nichtlineare Schaltkreise |
Country Status (6)
Country | Link |
---|---|
US (1) | US3633100A (de) |
JP (1) | JPS5213387B1 (de) |
CA (1) | CA949203A (de) |
DE (1) | DE2121115C2 (de) |
FR (1) | FR2088503B1 (de) |
GB (1) | GB1294280A (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3772595A (en) * | 1971-03-19 | 1973-11-13 | Teradyne Inc | Method and apparatus for testing a digital logic fet by monitoring currents the device develops in response to input signals |
US3751649A (en) * | 1971-05-17 | 1973-08-07 | Marcrodata Co | Memory system exerciser |
US3740646A (en) * | 1971-08-02 | 1973-06-19 | Ibm | Testing of non-linear circuits by accumulated result comparison |
US3775598A (en) * | 1972-06-12 | 1973-11-27 | Ibm | Fault simulation system for determining the testability of a non-linear integrated circuit by an electrical signal test pattern |
US4556976A (en) * | 1982-08-14 | 1985-12-03 | International Computers Limited | Checking sequential logic circuits |
DE3325247A1 (de) * | 1983-07-13 | 1985-01-24 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Schaltungsanordnung zum testen einer digitalen schaltung |
AU3299884A (en) * | 1983-09-19 | 1985-03-28 | International Standard Electric Corp. | Electronic gating arrangement |
US4715035A (en) * | 1985-05-31 | 1987-12-22 | Siemens Aktiengesellschaft | Method for the simulation of an error in a logic circuit and a circuit arrangement for implementation of the method |
CN86101621A (zh) * | 1985-08-01 | 1987-01-28 | 约翰弗兰克制造公司 | 改进的电子电路标记图形分析仪 |
US4763289A (en) | 1985-12-31 | 1988-08-09 | International Business Machines Corporation | Method for the modeling and fault simulation of complementary metal oxide semiconductor circuits |
DE3785084D1 (de) * | 1986-06-06 | 1993-05-06 | Siemens Ag | Verfahren zur simulation eines unterbrechungsfehlers in einer logikschaltung mit feldeffekttransistoren und anordnungen zur durchfuehrung des verfahrens. |
ATE87754T1 (de) * | 1986-06-06 | 1993-04-15 | Siemens Ag | Verfahren zur simulation eines verzoegerungsfehlers in einer logikschaltung und anordnungen zur durchfuehrung des verfahrens. |
US4779042A (en) * | 1986-12-23 | 1988-10-18 | Grumman Aerospace Corporation | Computer-aided probe with tri-state circuitry test capability |
US4878179A (en) * | 1987-11-12 | 1989-10-31 | Rockwell International Corporation | Interactive diagnostic methodology and apparatus for microelectronic devices |
US6304987B1 (en) * | 1995-06-07 | 2001-10-16 | Texas Instruments Incorporated | Integrated test circuit |
JP3005250B2 (ja) * | 1989-06-30 | 2000-01-31 | テキサス インスツルメンツ インコーポレイテツド | バスモニター集積回路 |
US5043988A (en) * | 1989-08-25 | 1991-08-27 | Mcnc | Method and apparatus for high precision weighted random pattern generation |
JP2847310B2 (ja) * | 1990-01-12 | 1999-01-20 | 東京エレクトロン株式会社 | 論理シミュレーション方法 |
GB9106758D0 (en) * | 1991-03-28 | 1991-05-15 | Genrad Ltd | A system for determining the operations of an integrated circuit and processor for use therein |
US5196788A (en) * | 1991-07-03 | 1993-03-23 | The United States Of America As Represented By The Secretary Of The Navy | Self-contained functional test apparatus for modular circuit cards |
US5841965A (en) * | 1994-05-16 | 1998-11-24 | Ricoh Company, Ltd. | System and method for automatically determining test point for DC parametric test |
US5818263A (en) * | 1995-09-29 | 1998-10-06 | Intel Corporation | Method and apparatus for locating and improving race conditions in VLSI integrated circuits |
US5901061A (en) * | 1996-05-24 | 1999-05-04 | Hewlett-Packard Company | Method of checking for races in a digital design |
US6408413B1 (en) | 1998-02-18 | 2002-06-18 | Texas Instruments Incorporated | Hierarchical access of test access ports in embedded core integrated circuits |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
US7058862B2 (en) * | 2000-05-26 | 2006-06-06 | Texas Instruments Incorporated | Selecting different 1149.1 TAP domains from update-IR state |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
US7219316B2 (en) * | 2003-10-23 | 2007-05-15 | International Business Machines Corporation | Multi-valued or single strength signal detection in a hardware description language |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1361874A (fr) * | 1962-12-07 | 1964-05-29 | Appareil d'essai automatique de sous-ensembles de circuits logiques pour machines àcalculer électroniques numériques |
-
1970
- 1970-05-12 US US36523A patent/US3633100A/en not_active Expired - Lifetime
-
1971
- 1971-03-30 CA CA109,041A patent/CA949203A/en not_active Expired
- 1971-04-06 FR FR7113021A patent/FR2088503B1/fr not_active Expired
- 1971-04-19 GB GB27187/71A patent/GB1294280A/en not_active Expired
- 1971-04-22 JP JP46025740A patent/JPS5213387B1/ja active Pending
- 1971-04-29 DE DE2121115A patent/DE2121115C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
CA949203A (en) | 1974-06-11 |
DE2121115A1 (de) | 1971-11-25 |
FR2088503B1 (de) | 1974-09-27 |
US3633100A (en) | 1972-01-04 |
GB1294280A (en) | 1972-10-25 |
JPS5213387B1 (de) | 1977-04-14 |
JPS465760A (de) | 1971-12-03 |
FR2088503A1 (de) | 1972-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2121115C2 (de) | Prüfeinrichtung für nichtlineare Schaltkreise | |
DE3643384C2 (de) | Schaltung zum Resynchronisieren von Impulssignalen, insbesondere für die Peripherie eines Mikroprozessors | |
DE2023741A1 (de) | Testeinrichtung für komplexe, eine Vielzahl von Anschlußstiften aufweisende Funktionslogikschaltungen | |
CH637255A5 (de) | Verfahren und vorrichtung zur extrahierung von taktsignalen aus einem synchronisierzeichen eines pcm-signals. | |
DE2157114A1 (de) | Datenverarbeitungsverfahren und Vor richtung zur Durchfuhrung des Verfahrens | |
DE1437824B2 (de) | Einrichtung zur Synchronisierung von Impulsgeneratoren | |
DE1257200B (de) | Anordnung zum Erkennen einer Folge von n gleichen Zeichen, insbesondere in einer PCM-Impulsfolge | |
DE3225365C2 (de) | ||
DE2433885C3 (de) | Vorrichtung zum Synchronisieren der Eingansschaltung eines elektronischen Testinstruments auf zu prüfende Signalfolgen | |
DE1252727B (de) | Verfahren zum störungsfreien Empfang übertragener Daten | |
DE3131897C2 (de) | Steuersignal-Multiplexschaltung | |
DE2719309B2 (de) | Serielle Datenempfangsvorrichtung | |
DE1199313B (de) | Schaltungsanordnung zum Wahrnehmen und Korrigieren von Datensignalverzerrungen | |
WO2005086408A1 (de) | Schnittstellenvorrichtung und verfahren zur synchronisation von daten | |
DE1591825A1 (de) | Zeitwiedergewinnungs-Schaltung | |
DE2133002A1 (de) | Rahmensynchronisiersystem | |
DE2150174B2 (de) | Vorrichtung und Verfahren zur Anzeige eines chromatographischen Höckers | |
DE4142825C2 (de) | ||
DE2418736A1 (de) | Vorrichtung zum aufsuchen eines festen synchronisationsbits in einem raster unbekannter laenge | |
DE2336707A1 (de) | Verfahren zur datenverarbeitung beim senden und/oder bei der uebertragung von informationen sowie vorrichtung zur durchfuehrung des verfahrens | |
DE2360895A1 (de) | Coderegenerationsnetzwerk fuer pulscodeuebertragungssysteme | |
EP0762650B1 (de) | Schaltungsanordnung zum Erzeugen eines binären Ausgangssignals | |
DE3816203C2 (de) | ||
DE1937646C (de) | Schaltungsanordnung zur Übertragung von binären Informationsworten, bei der in einer Empfangseinrichtung Taktsignale mit den ankommenden binären Signalen synchronisiert werden | |
DE1537452A1 (de) | Verfahren zur Erzeugung von Synchronisierzeichen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: NEULAND, J., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |