DE1449905C - Einrichtung zur Berechnung von Prüfzeichen für eine digitale Übertragungsanlage und Fehleranzeige- und Korrektureinrichtung unter Verwendung der Prüfzeichen - Google Patents

Description

a) eine erste an sich bekannte Prüfzeichenberechnungsschaltung (Fig. 1, 3; 106), die zur Bildung eines ersten Prüfzeichens (J₁) für einen Block von Nachrichtenzeichen je die Ziffern gleicher Ziffernstelle aller Nachrichtenzeichen des Blocks modulo-M-addiert,

b) eine zweite Prüfzeichenberechnungsschaltung (Fig. 1,4; 108), die

ba) das erste Nachrichtenzeichen (Z₁) durch Verschieben seiner Ziffern (011, höchste Stelle rechts) um eine Stelle zur je nächst höheren Ziffernstelle (001) verändert;

bb) den sich bei der unter ba) genannten Verschiebung ergebenden überlauf (1) zu mehreren, durch ein unzerlegbares (irreduzibles) Polynom η-ten Grades (Gleichung 9) mit gemeinsamer Wurzel definierten Ziffernstellen (1. und 2.) des verschobenen ersten Nachrichtenzeichens addiert (111) und

bc) ziffernweise das zweite Nachrichtenzeichen (z₂ = 100) zu dem sich nach bb) ergebenden Zeichen (111) addiert (011), worauf die unter ba) und bb) genannten Operationen für die so gebildete Summe wiederholt (111) und das folgende Nachrichtenzeichen (z₃) des Blocks modulo-M-addiert werden usw., bis nach der Addition des letzten Nachrichtenzeichens (z_z) und der unter ba) und bb) genannten Operationen bezüglich dieser letzten Summe ein zweites Prüfzeichen (y₂) für den Block entsteht.

2. Fehleranzeigeeinrichtung für Blöcke von Nachrichtenzeichen, an die die nach Anspruch 1 berechneten Prüfzeichen angehängt sind, zur Verwendung in einer digitalen Nachrichtenübertragungsanlage mit einem Empfänger für Blöcke von Informationszeichen und Prüfzeichen, gekennzeichnet durch eine Einrichtung (F i g. 2; 206,208) zur Neuberechnung von Prüfzeichen gemäß Anspruch 1 aus den empfangenen Informationszeichen, Schaltungen (239) zum Vergleich der empfangenen und der neu berechneten Prüfzeichen, und eine Einrichtung (241), die bei Übereinstimmung zwischen den empfangenen und den neu berechneten Prüfzeichen den Block von Informationszeichen weiterleitet und bei Nichtübereinstimmung einen Fehler anzeigt.

3. Fehleranzeigeeinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß zur Feststellung eines fehlerhaften Nachrichtenzeichens in einem Block von Informationszeichen zum Vergleich der empfangenen und der neu berechneten Prüfzeichen Modulo-M-Addierer (Fi.g. 2; 206, 208) vorhanden sind, die das empfangene erste und das neu berechnete erste Prüfzeichen (^₁) zur Gewinnung einer ersten Modulosumme und das empfangene zweite und das neuberechnete zweite Prüfzeichen (y₂) zur Gewinnung einer zweiten Modulo-Summe modulo-M-addieren, und daß Einrichtungen (F i g. 2; 237) vorgesehen sind, die bei einer Differenz zwischen der ersten und zweiten M odulo-Summe das erste Nachrichtenzeichen des Blocks weiterleiten und gleichzeitig die zweite Modulo-Summe durch Verschieben um eine Ziffernstelle zur nächsthöheren Ziffernstelle und durch eine Modulo-M-Addition des Überlaufs zu einer Vielzahl niedrigerer, durch das unzerlegbare Polynom mit gemeinsamer Wurzel definierten Ziffernslellen schrittweise abändern, bis die schrittweise abgeänderte zweite Modulo-Summe mit der ersten Modulo-Summe übereinstimmt, und damit das der Anzahl der Schritte entsprechende Nachrichtenzeichen des Blocks als fehlerhaft feststellen.

4. Fehleranzeige- und Korrektureinrichtung unter Verwendung der Fehleranzeigeeinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß ein Moduio-Λί-Addierer (Fig. 2; 243) vorgesehen ist, der bei Übereinstimmung der ersten und zweiten Modulo-Summe die zweite Modulo-Summe zum nächsten Nachrichtenzeichen des Blocks zur Bildung des korrigierten Nachrichtenzeichens modulo-M-addiert.

Die Erfindung betrifft eine Einrichtung zur Berechnung von Prüfzeichen für eine digitale Nachrichtenübertragungsanlage, bei der die Information in Nachrichtenzeichen mit je π Ziffern (« = ganze Zahl) und Blöcke von Nachrichtenzeichen mit je nicht mehr als 2" — 1 Zeichen unterteilt ist und jede Ziffer einen von M verschiedenen diskreten Werten annehmen kann, wobei mit Hilfe dieser Prüfzeichen die Korrektur eines teilweise oder vollständig fehlerhaften Nachrichtenzeichens innerhalb eines Blockes möglich sein soll, unter Verwendung von Modulo-M-Addierern. Wenn digitale Signale übertragen werden, entstehen gelegentlich Fehler auf Grund von Rauschen und anderen Störungen. Eine übertragung über lange Strecken verursacht z. B. Fehler im empfangenen Signal, die von der Qualität des benutzten Ubertragungskanals abhängig sind. In gleicher Weise ergibt sich beim Lesen einer Speichereinrichtung, z. B. eines

Magnetbandes oder einer Lochkarte, stets eine gewisse kleine Wahrscheinlichkeit von fehlerhaften Ausgangssignalen. Bei zahlreichen Signalübertragungssystemen ist die übertragene Information von solcher Art, daß gelegentliche Fehler keine Nachteile bringen.

Beispielsweise enthalten Signale, die die menschliche Sprache darstellen, von hause aus viel Redundanz. Solche Signale können auch bei Vorhandensein von verhältnismäßig vielen Fehlern verständlich aufgenommen werden.

Zahlreiche Signale enthalten jedoch keine natürliche Redundanz. Daher muß eine Redundanz hinzugefügt werden, um Fehler im Signal feststellen und/oder korrigieren zu können. Es sind verschiedene Co-

dierungsverfahren bekannt, die sogenannte »Paritätsbits« verwenden, um Fehler in einzelnen Ziffern festzustellen und/oder zu korrigieren (deutsche Patentschrift 907902, ÜSA.-Patentschrift 2 653 966, USA.-Abänderungspatentschrift 956 124). Diese Verfahren unterscheiden sich in bezug auf den Betrag der hinzugefügten Redundanz, die Anzahl der korrigier- oder feststellbaren Fehler und die Anordnung der Prüfinformation mit Bezug auf die Nachrichteninformation. Die bekannten Verfahren erfordern insbesondere dann, wenn mehr als einzelne Fehler korrigiert werden sollen, komplizierte Schaltungsanordnungen. Ferner sind die bekannten Verfahren auf die Korrektur von wenigen Fehlerarten beschränkt, z. B. auf einzelne Fehler in jedem Block von Nachrichtenzeichen, auf benachbart liegende Vielfachfehler oder auf Fehler, die durch minimale oder maximale Ziffernpositionen getrennt sind.

Es ist bereits ein Verfahren und eine Schaltungsanordnung zur gesicherten übertragung von Nachrichtenzeichen bekannt (deutsche Auslegeschrift 1 159 501), bei dem eine sogenannte Blocksicherung Verwendung findet. In diesem Fall wird ein Block aus

W einer Mehrzahl von meist in einem nichtstöranzeigenden Code codierten Nachrichtenzeichen, z. B. 5er-Fernschreibzeichen, durch ein oder mehrere an den Block angehängte Kontrollzeichen jeweils gleicher Schrittzahl gesichert. Empfangsseitig werden aus den übertragenen Nachrichtenzeichen des Blocks auf gleiche Weise Kontrollzeichen gebildet und diese mit den übertragenen Kontrollzeichen verglichen. Die Gleichheit aller Kontrollzeichen wird als Kriterium für störungsfreie übertragung gewertet. Die Stellenwerte der Zeichen können binär oder allgemein in einem Code mit der Basis η codiert oder auch jeder für sich binär untercodiert sein. Bei dem bekannten Verfahren werden an die Nachrichtenzeichen eines Blocks angehängte Kontrollzeichen als Linearkombination modulo-n aus den mit Faktoren c multiplizierten Nachrichtenzeichen und gegebenenfalls Kontrollzeichen bestimmt, wobei die Faktoren c Funktionen unterschiedlicher Ordnung der Stellennummer r im Block der Nachrichtenzeichen und Kontrollzeichen sind. Die Schaltungen zur Verwirklichung des bekannten

φ Verfahrens verwenden Modulo-n-Addierer und Zähler.

*" Bei einem weiterhin bekannten Fehlerkorrektursystem für binärcodierte Vielfach-Datensignale (britische Patentschrift 947 188) weist eine übertragene Codegruppe vier spezielle Paritätsbits, zwei Fehlerbits und neun Datenbits auf. Diese Sicherung einer Codegruppe, also nicht eines Blocks von Codegruppen oder Zeichen, ermöglicht nur die Anzeige und Korrektur einer begrenzten Zahl von Fehlern in einer Codegruppe, nicht aber einer vollständigen Codegruppe. Die Erfindung hat sich die Aufgabe gestellt, eine einfache und wirtschaftliche Einrichtung zur Berechnung von Prüfzeichen zu schaffen, die die automatische Korrektur auch eines vollständig fehlerhaften Nachrichtenzeichens in einem Block von Nachrichtenzeichen ermöglicht, und zwar ohne Rücksicht auf die Anzahl und die Art der Ziffernfehler in dem Nachrichtenzeichen. Außerdem sollen Vielfach-Zeichenfehler, also mehrere fehlerhafte Zeichen, in einem Block von Nachrichtenzeichen feststellbar sein, um deren Verwendung zu verhindern.

Diese Aufgabe wird bei einer Einrichtung der eingangs genannten Art dadurch gelöst, daß folgende Merkmale vorgesehen sind:

a) eine erste an sich bekannte Prüfzeichenberechnungsschaltung, die zur Bildung eines ersten Prüfzeichens (y_x) für einen Block von Nachrichtenzeichen je die Ziffer gleicher Ziffernstelle aller Nachrichtenzeichen des Blocks modulo-M-addiert,

b) eine zweite Prüfzeichenberechnungsschaltung, die

ba) das erste Nachrichtenzeichen (Z₁) durch Verschieben seiner Ziffern (011, höchste Stelle rechts) um eine Stelle zur je nächst höheren Ziffernstelle (001) verändert,

bb) den sich bei der unter ba) genannten Verschiebung ergebenden überlauf (1) zu mehreren, durch ein unzerlegbares (irreduzibles) Polynom «-ten Grades mit gemeinsamer Wurzel definierten Ziffernstellen (1. und 2.) des verschobenen ersten Nachrichtenzeichens addiert (111), und

bc) der ziffernweise das ■ zweite Nachrichtenzeichen (z₂ = 100) zu dem sich noch bb) ergebenden Zeichen (111) addiert (011), worauf die unter ba) und bb) genannten Operationen für die so gebildete Summe wiederholt (111) und das folgende Nachrichtenzeichen (z₃) des Blocks modulo-M-addiert werden usw., bis nach der Addition des letzten Nachrichtenzeichens (z_z) und der unter ba) und bb) genannten Operationen bezüglich dieser letzten Summe ein zweites Prüfzeichen (y₂) für den Block entsteht.

Dadurch wird eine Korrektur von vollständig fehlerhaften Nachrichtenzeichen in einem Block von Zeichen und nicht nur die Feststellung und Korrektur einer einzelnen fehlerhaften Ziffer in einem Nachrichtenzeichen ermöglicht. So kann durch Hinzufügen von zwei achtziffrigen Prüfzeichen zu einem Block von 255 Nachrichtenzeichen das Auftreten jedes einzelnen fehlerhaften Nachrichtenzeichens ohne Rücksicht auf die Anzahl seiner fehlerhaften Ziffern festgestellt und korrigiert werden. Die Fehlerfeststellung und Korrektur kann sehr schnell erfolgen, denn es ist eine laufende Verarbeitung der ankommenden Nachrichtenzeichen im Empfänger möglich, wobei die Verzögerung zwischen dem Eintreffen und der Weitergabe nur gleich der Länge eines einzigen Zeichenblocks ist. Darüber hinaus können neben der Feststellung und Korrektur von Einzelfehlern, also einzelnen fehlerhaften Nachrichtenzeichen, Vielfachfehler, insbesondere Doppelfehler, festgestellt und damit deren Verwendung verhindert werden. Die praktische Verwirklichung der Erfindung ist dadurch erleichtert, daß gewisse Grundschaltungen mehrfach auftreten und daher identische Schaltungsanordnungen benutzt werden können.

Weiterbildungen der Erfindung, die sich auf eine Fehleranzeigeeinrichtung unter Verwendung der errechneten Prüfzeichen sowie eine Fehleranzeige- und Korrektureinrichtung erstrecken, sind in den Unteransprüchen gekennzeichnet.

Nachfolgend wird ein Ausführungsbeispiel der Erfindung in Verbindung mit den Zeichnungen näher beschrieben.

In den Zeichnungen zeigen:

Fig. 1 und 2 eine Sendeendstelle und eine Empfangsendestelle, die zusammen ein erstes Ausführungsbeispiel eines Fehlerkorrektursystems nach der Erfindung bilden,

F i g. 3 und 4 zwei Schaltungen, die in dem in F i g. 1 und 2 dargestellten Gesamtsystem an drei verschiedenen Stellen enthalten sind, um die Funktionen der Prüfzeichenerzeugung, der Prüfzeichenberechnung und der Fehlerprüfung durchzuführen.

Bevor zu einer eingehenden Erläuterung der in der Zeichnung dargestellten speziellen Systeme übergegangen wird, sollen als Grundlage gewisse Grundgedanken für die Erfindung dargelegt werden.

Ein n-ziffriges binäres Informationszeichen kann durch ein Polynom der Form

x⁴-l-x^s

(3)

Um einen Fehlerkorrekturcode zu entwickeln, ist es notwendig, gewisse arithmetische Operationen für derartige Polynome zu definieren, so daß das Äquivalent einer Paritätsprüfung bei dem dargestellten Zeichen vorgenommen werden kann. Insbesondere werden die Addition und die Multiplikation benötigt

Die Addition von Polynomen wird entsprechend der Arithmetik von Zahlen mit dem Modul 2 durchgeführt. In dieser Arithmetik ist

1 + 1 = 0
1+0=1
0 + 0 = 0.

(4)

Daher ist zum Beispiel:

(1 + x³ + x⁴ + x⁵ + x⁷) + (1 + x⁵ + x⁷) = (x³ + x⁴).

(5)

Entsprechend diesen arithmetischen Regeln kann man zwei Polynome addieren, welche zwei n-ziffrige binäre Zeichen darstellen und erhält eine Summe, die als weiteres n-ziffriges binäres Zeichen interpretiert werden kann.

Eine Multiplikation von Polynomen der obenerwähnten Form kann ein Produkt ergeben, das nicht durch ein Polynom desselben Grads dargestellt werden kann. Zum Beispiel ist das Produkt der beiden Zeichen

1+ x²+ x⁵ und x³ = x³+ x⁵+ x⁸. (6)

Um dieses Produkt darzustellen, ist ein neunziffriges Zeichen notwendig, das kein erlaubtes Element des angenommenen achtziffrigen Code darstellt. Um diese Schwierigkeit zu vermeiden, werden der Ausdruck oder die Ausdrücke deren Potenz größer als die durch den gewählten Code maximal erlaubte ist, durch eine gegebene lineare Kombination von Ausdrücken ersetzt, deren Potenz kleiner als das Maximum ist.

Vorteilhafterweise wird diese Kombination von einem unzerlegbaren (irreduziblen) Polynom hergeleitet, das einen Ausdruck mit derselben Potenz wie der zu ersetzende Ausdruck aufweist. Zum Beispiel ist bekannt (s. R. Church, Tables of Irreducible Polynomials for the First Four Prime Moduli, Annals of Mathematics, Bd. 36, Nr. 1, Januar 1935), daß

χ⁸ + χ⁴ + χ³ + χ+1=0

ein unzerlegbares Polynom ist. Durch eine Modulus-2 Addition von x⁸ auf jeder Seite dieses Polynoms erhält man

= x⁴ + x³ + χ + 1.

O₀ + O₁X + (I₂Xr + ... + α,,-χχ" ' (1)

dargestellt werden, wobei jedes a_t entweder »0« oder »1« ist, und zwar je nach dem Wert der entsprechenden Ziffer in dem dargestellten Zeichen. So kann z.B. das achtzdffrige Zeichen 10011 101 durch das folgende Polynom dargestellt werden:

1 + Ox + Ox² + Ix³ + Ix⁴ + Ix⁵ + Ox⁶ + Ix⁷

(2)
was auch geschrieben werden kann:

Daher kann durch Einsetzen des durch den Ausdruck (7) gegebenen Wertes an Stelle von x⁸ im Ausdruck (6) das Produkt der beiden oben angenommenen achtziffrigen Zeichen geschrieben werden

x⁵ + x⁴ + χ + 1.

Wenn η der Grad eines unzerlegbaren Polynoms ist, gibt es 2" — 1 mögliche Polynome oder Zeichen in der zu diesem Polynom gehörigen Codereihe. So gehört zu dem unzerlegbaren Polynom

eine Codereihe von 2⁸ — 1 oder 255 möglichen Zeichen. Man kann nun untersuchen, wieviel dieser 2" — 1 möglichen Zeichen durch aufeinanderfolgende Multiplikation mit χ erhalten werden können. Wenn man z. B. mit »1« als dem ersten Zeichen einer Reihe beginnt, kann man ein weiteres Zeichen durch Multiplizieren von 1 mit χ und ein weiteres Zeichen durch Multiplizieren von χ mit χ usw. erhalten. Wenn man alle möglichen Zeichen oder Polynome der Reihe auf diese Weise erhalten kann, so sagt man, daß das zur Reihe gehörige unzerlegbare Polynom eine gemeinsame (primitive) Wurzel hat. Diese Eigenschaft unzerlegbarer Polynome ist in den obenerwähnten Tabellen von Church angegeben.

Das oben zusammengefaßte Prinzip kann auf die Entwicklung eines Fehlerfeststell- und Korrekturcode angewandt werden. Hierzu wird zunächst ein unzerlegbares Polynom des Grads η gewählt, das eine gemeinsame Wurzel hat. Die zugehörige Codereihe enthält 2" — 1 verschiedene mögliche Zeichen, die jeweils π Ziffern enthalten. Jede nach einem derartigen Code gebildete, mit Redundanz behaftete Folge enthält 2" — 1 Informationszeichen, denen zwei Prüfzeichen folgen. Da z.B. das unzerlegbare Polynom

X "T" X ~~T~ X^ "T" X *T~ A — XJ co

eine gemeinsame (primitive) Wurzel hat, weist die Folgenlänge (Anzahl der Informations- und Prüfzeichen) des hiervon abgeleiteten Code 257 Zeichen auf. Dies ist eine bei weitem zu große Anzahl für ein zu konstruierendes leicht verständliches Beispiel. Daher sei als Ausgangspunkt ein unzerlegbares Polynom niedrigeren Grades genommen, das eine gemeinsame Wurzel hat. Ein derartiges Polynom ist

60 x³ + x+ 1 = 0.

Da der Grad des Polynoms (9) 3 ist, ist jedes Element der zugehörigen Codereihe ein dreiziffriges binäres Zeichen. Es gibt 2³ — 1 oder 7 nicht Null betragende verschiedene mögliche Zeichen. Die sieben möglichen dreiziffrigen Zeichen und ihre entsprechenden polynomen Darstellungen sind in der folgenden Tabelle I zusammengestellt.

Tabelle I

Binäre Zeichen	0	0	Polynome	1
1	1	0	X
0	0	1	X2
0	1	0	x3 = χ +1
1	1	1	X4 = X2 + X
0	1	1	x5 = x2 + χ + 1
1	0	1	x6 = x2 4- 1
1

Aus Tabelle I geht hervor, daß sämtliche Zeichen der dargestellten Codereihe durch aufeinanderfolgende Multiplikation mit χ erhalten werden können. Dies bestätigt die Tatsache, daß das Polynom (9) eine gemeinsame Wurzel hat.

Wenn das unterste Polynom in Tabelle I mit χ multipliziert wird, lautet das Ergebnis

x⁷ = x³ + χ = 1. (9a)

Das zeigt, daß die angeführten Polynome mit Bezug auf den Operator χ eine geschlossene Folge bilden. Diese Eigenschaft der Polynome, die unten eingehender beschrieben wird, wird in dem Fehlerkorrekturverfahren mit Vorteil angewendet, um festzustellen, welches der empfangenen Informationszeichen fehlerhaft ist.

Es sei nun angenommen, daß dreiziffrige Informatipnszeichen von einem Sender zu einem Empfänger gegeben werden sollen. Zu jeder Gruppe von sieben zu übertragenden Informationszeichen sind zwei dreiziffrige Prüfzeichen hinzugefügt, so daß ein mit Redundanz behafteter Nachrichtenblock mit einer Länge von neun Zeichen gebildet wird. Ein derartiger Nachrichtenblock gibt die Möglichkeit, ein einzelnes fehlerhaftes Informationszeichen festzustellen und zu korrigieren, gleichgültig ob eine, zwei oder alle drei Ziffern fehlerhaft sind.

Es sei angenommen, daß die sieben zufällig gewählten dreiziffrigen Informationszeichen, die in der nachstehenden Tabelle II angegeben sind, zwischen der in F i g. 1 und 5 dargestellten Sendeendstelle 100 und der in F i g. 2 und 6 dargestellten Empfangsstelle 200 übertragen werden sollen.

Tabelle II

Informationszeichen

Z₁ =

Z₂ = Z₃ =

Z₅

Z₆ Z₇

x² + x

χ + 1

x² + 1

x² + χ + 1

011
100
110
101
010
010
111

In Tabelle II sind diese Zeichen mit Z₁ bis Z₁ bezeichnet. Ihre entsprechenden polynomen Darstellungen sind ebenfalls angegeben. Das erste von der Endstelle 100 einem Ubertragungskanal 150 zuzuführende Informationszeichen ist Z₁; z₇ bezeichnet das letzte Informationszeichen eines zuzuführenden Nachrichtenblocks.

Es werden nun in der Sendeendstelle 100 zwei dreiziffrige Prüfzeichen y_t und y₂ erzeugt und dann den sieben, in Tabelle II angeführten Informationszeichen hinzugefügt. Diese Prüfzeichen sind durch die folgenden Beziehungen definiert:

(10)

ίο und

ί= 1

2"-2

Z;

+ 1 5

wobei A eine bestimmte arithmetische Operation darstellt, beispielsweise eine Addition, eine Multiplikation, eine Division oder lineare Transformationen. Allgemein kann eine derartige Operation als diejenige Operation definiert werden, welche jedes Codewort in der verwendeten Codedarstellung in ein eindeutiges anderes Codewort transformiert. Demnach bezieht sich die Operation A auf sämtliche möglichen Codewörter in einer geschlossenen Folge, bei der keines der Codewörter fehlt und bei der jedes Codewort dadurch erhalten werden kann, daß die Operation A mit dem vorangegangenen Codewort vorgenommen wird. Eine solche geschlossene Folge von Codewörtern ist in einem Aufsatz von R. C. Böse und D. K. Roy — Chaudhuri mit dem Titel »On a Class of Error Correcting Binary Group Codes«, erschienen auf S. 63 bis 79, von Information and Control, Bd. 3, Nr. 1, März 1960, beschrieben; sie werden »Bose-Chaudhuri-Code« genannt. Bei dem hier betrachteten speziellen Beispiel beträgt der Operator A einfach x.

Der Ausdruck (10) zur Berechnung des ersten Prüfzeichens ^₁ legt fest, daß dieses Zeichen durch einfache wiederholte Addition der 2" — 1 Informationszeichen gebildet wird. In dem hier betrachteten speziellen Fall ist ^₁ einfach die Summe der sieben Informationszeichen Z₁ bis Z₇.

Das zweite, durch den Ausdruck (11) definierte Prüfzeichen y₂ wird durch Multiplizieren von Z₁ mit x, dann Addieren von z₂ zu dem Produkt und wiederum Multiplizieren mit χ usw. gebildet, wie im einzelnen unten dargestellt ist.

X Z₁ +Z₂

X²Z₁ 4- χ Z₂ + Z₃

X³Z₁ + X²Z₂ + X Z₃ + Z₄

X⁴Z₁ 4-X³Z₂ + X²Z₃ + x Z₄ 4- Z₅

X⁵Z₁ -4- X⁴Z₂ 4- X³Z₃ 4- X²Z₄ 4- x Z₅ 4- Z₆

x Z₁ -4- x z₂ + χ Z₃ 4- XTz₄. + χ Z₅ 4- Z₆
X⁶Z₁ 4- x⁵z₂ 4- X⁴Z₃ 4- x³z₄ 4- X²Z₅ 4- χ Z₆ 4- Z₇

y₂ = X⁷Z₁ 4- X⁶Z₂ 4- X⁵Z₃ 4- X⁴Z₄ 4- X³Z₅ 4- X²Z₆ + χ 2

,= α i._x -τ λ z₂ + x⁵z₃ 4- X⁴Z₄ 4- X³Z₅ 4- X²Z₆ 4- x Z₇
= Z₁ 4- x⁶z₂ 4- x⁵z₃ 4- x⁴z₄ 4- X³Z₅ 4- x²z₆ 4-

x Z₇.

Die Prüfzeichen y_x und y₂, die den in Tabelle II dargestellten sieben Informationszeichen hinzugefügt werden sollen, sind in der nachstehenden Tabelle III aufgeführt.

Tabelle III

Prüfzeichen

_yi = χ² + χ = oil
y, = χ = 010

209 535/346

Es ist zweckmäßig, den Nachrichtenblock, der aus den Informationszeichen Z₁ bis z₇ und den Prüfzeichen y_t und y₂ besteht, in Vektorform wie folgt darzustellen:

Z₂ Z₃ Z₄

Z₇

3Ί

x²

X² _V2

1
1
1
χ

x+ 1

(12)

Eine Fehlerfeststellung des oben dargestellten Nachrichtenblocks kann mit Hilfe einer Prüfmatrix der folgenden Form durchgeführt werden:

111111110
1 χ⁶ χ⁵ χ⁴ χ³ χ² χ 0 1

• (13)

Die Matrix (13) ist in einfacher Weise aus den Beziehungen (10) und (11) zur Berechnung von y_x und J₂ hergeleitet, denn wenn man einen empfangenen Nachrichtenvektor wie (12) mit der Matrix (13) mit Hilfe der bekannten Matrixmultiplikationsregeln multipliziert, wird durch die erste Zeile von (13) ein erster Fehlerausdruck e_x berechnet, der bei dem ersten Ausführungsbeispiel wie folgt definiert ist:

e, =

(14)

/= 1

Durch die zweite Zeile wird ein zweiter Fehlerausdruck e₂ berechnet, der bei dem ersten Ausführungsbeispiel wie folgt definiert ist:

4 2" - 1 - i

i = 0

Weiter ausgeführt ist

y₂. (15)

"11 1 1 1 1 110"
1 χ⁶ χ⁵ χ⁴ χ³ χ² χ 0 1

Z₇

3Ί

.(16)

Für jeden richtig empfangenen Nachrichtenblock ist e_y und e₂ jeweils »0«. Es sei jedoch angenommen, daß ein Fehlerbündel N = x² + χ im dritten Informationszeichen Z₃ auftritt. Infolgedessen wird

Z₃ + N = Z₃ + (x² + x) == x² + 1 = 101 (17)

der Empfangsendstelle 200 an Stelle des ursprünglich von der Sendeendstelle 100 an den Kanal 150 gelie-

ferten Informationszeichens 110 zugeführt. Die Matrixmultiplikation der Prüfmatrix (13) durch diesen fehlerhaften empfangenen Nachrichtenblock ist nachfolgend dargestellt:

11111110
χ² χ 0 1

x⁶ x⁵ x⁴ x³

x² +

N Nx⁵

χ -

X2-

X2-

X2-

X2-

l· X

1

h 1

h 1

X

X

I- χ + 1

l· X

X

(18)

Es ist festzustellen, daß der Wert des Fehlerbündels als Polynom JV stets durch die obere Zeile des in Matrixform (18) gegebenen Produkts dargestellt ist.

Es ist auch feststellbar, welches der Informationszeichen während der übertragung zwischen der Sende- und der Empfangsendstelle in F i g. 1 und 2 verstümmelt wurde. Dies geschieht, dadurch, daß die obere und die untere Zeile des Produkts in (18) auf Gleichheit geprüft wird. Wenn die Zeilen gleich sind und nicht Null betragen, bedeutet dies, daß das Fehlerbündel im ersten Informationszeichen aufgetreten ist. Da sie tatsächlich nicht gleich sind, wird die untere Zeile (TVx⁵) des Produkts mit χ multipliziert, so daß sich ergibt:

N Nx⁶

(19)

was abermals auf das Vorhandensein einer Gleichheit zwischen der oberen und der unteren Zeile geprüft wird. Da festgestellt wird, daß die Zeilen nicht gleich sind, wird die Multiplikation der unteren Zeile mit χ wiederholt, wobei sich ergibt:

N N

(20)

Somit ergibt die dritte Prüfung eine Gleichheit zwischen den Zeilen, was bedeutet, daß der Fehler sich im dritten Informationszeichen z₃ befindet. Durch Addieren von N zu z₃ wird der Fehler korrigiert, wobei eine korrigierte Version des empfangenen Zeichens z₃ dann in der Empfangsendstelle 200 zur Weiterleitung an eine Ausgangsverbraucherschaltung 250 verfügbar ist.

Man sieht, daß das oben beschriebene Verfahren auf die Korrektur eines Informationszeichens oder eines Prüfzeichens anwendbar ist. Dies ist der Fall, weil das Auftreten eines Fehlers in einem Prüfzeichen durch einen Vektor angegeben wird, bei dem entweder e_r oder e₂ Null ist, nicht aber beide.

Es sei nunmehr auf das spezielle Beispiel einer Fehlerprüfausführung des obigen Prinzips eingegangen, die in den F i g. 1 und 2 dargestellt ist. Die Sendeendstelle 100 der Fig.! enthält eine Nach-

richtenquelle 102, die ζ. Β. aus einem Magnetband oder einem Lochband, einem Codierer für analoge Signale oder den Ausgangsstufen eines Rechensystems bestehen kann. In der Tat kann die Quelle 102 eine digitale Informationsquelle sein, bei der die Information durch binäre Codegruppen von fester Länge (Wörtern oder Zeichen) dargestellt ist, die in Blöcken aus Wörtern gewünschter Länge (Nachrichtenblöcke) zusammengefaßt werden können. Die von der Quelle 102 gelieferte Information kann irgendein binärer Code sein, z. B. der gewöhnliche binäre Code, der Gray-Code, oder irgendein zyklischer, nichtzyklischer oder mit Redundanz behafteter Code.

Bei dem Beispiel liefert die Nachrichtenquelle 102 nacheinander die sieben Informationszeichen Z₁ bis z₇, die in Tabelle II angegeben sind. Unter dem Einfluß von Signalen, die von einer herkömmlichen Zeitsteuerschaltung 104 geliefert werden, liefert die Quelle 102 Informationsblöcke gleicher Länge, die jeweils eine Länge von sieben Zeichen haben mit einem Schutzzwischenraum von wenigstens einer Länge von zwei Zeichen zwischen den benachbarten Blöcken. Wenn auch der Einfachheit halber in der Zeichnung nur ein von der Quelle 102 ausgehender Leiter dargestellt ist, so kann diese Quelle doch selbstverständlich so eingerichtet sein, daß sie Zeichensignale in Serienform auf einem einzigen Leiter oder in Parallelform auf einer Vielzahl von Leitern liefert. Bei dem speziellen, in den F i g. 3 und 4 dargestellten Schaltungen zur Erzeugung von Prüfzeichen, die hier beschrieben werden sollen, ist die parallele Arbeitsweise angenommen.

Die von der Nachrichtenquelle 102 ausgehenden Informationszeichen werden der ersten und der zweiten Prüfzeichenerzeugungsschaltung 106 bzw. 108 zugeführt. Die Schaltung 106, welche durch Zeitsignale der Schaltung 104 gesteuert wird, ist mit dem Buchstaben »/« bezeichnet, um anzudeuten, daß die von der Quelle 102 gelieferten unveränderten Informationszeichen in einfacher Weise durch die Schaltung 106 wiederholt addiert werden, ohne daß sie irgendwie geändert werden. Andererseits ist die Schaltung 108 mit dem Buchstaben »^4« bezeichnet, um anzudeuten, daß die Informationszeichen der Quelle 102 vor ihrer Addition mathematisch transformiert werden. Wie unten eingehend beschrieben wird, wird die Schaltung 108 durch die Zeitschaltung 104 so gesteuert, daß eine wiederholte aufeinanderfolgende Operation mit dem zugeführten Informationszeichen vorgenommen wird. Diese Art von linearem Folgenetzwerk ist eingehender in einem Aufsatz von B. E1 s ρ a s geschildert, der auf S. 45 bis 60 der »IRE Transactions on Circuit Theory«, Bd.CT-6, Nr. 1, März 1959, erschienen ist.

Die von der Nachrichtenquelle 102 gelieferten Informationszeichen und die durch die Schaltungen 106 und 108 erzeugten beiden Prüfzeichen werden einem Sammelcommutator 12 zugeführt, der durch die Zeitsteuerschaltung 104 angetrieben wird. Der Kommutator 12 weist einen Abnehmer 13 auf, der nacheinander über ein großes Segment 14 und zwei kleine Segmente 15 und 16 gleitet. Der Ausgang der Nachrichtenquelle 102 geht zum Segment 14 des Kommutators 12, ferner zu den beiden Schaltungen 106 und 108 zur Erzeugung von Prüfzeichen. Der Ausgang des Netzwerks 106 geht zum Segment 15 auf dem Kommutator 12, während der Ausgang des Folgenetzwerks 108 dem Segment 16 zugeführt wird. Man sieht, daß — wenn sich der Abnehmer 13 des Kommutators 12 entgegen dem Uhrzeigersinn dreht — er Informationssignale vom Segment 14 abnimmt, denen ein Signal vom Segment 15 und dann ein Signal vom Segment 16 folgt. Die Zeitsteuerschaltung 104 steuert den Kommutator 12 derart, daß die Signale von den Segmenten 15 und 16 in die Schutzzwischenräume zwischen den aufeinanderfolgenden Informationsblökken der Quelle 102 fallen. Die Netzwerke 106 und 108

ίο wirken auf die Codegruppen jedes Nachrichtenblockes derart ein, daß zwei Prüfsymbole gebildet werden, die in F i g. 1 als Y₁ und Y₂ angegeben sind. Diese Prüfsignale sind so berechnet, daß sie die Korrektur eines einzelnen Codegruppenfehlers im Nachrichtenblock erlauben. Sie werden dem Ende des Nachrichtenblocks mit Hilfe des Kommutators 12 hinzugefügt. Das Diagramm in F i g. 1 zeigt eine Form eines gesamten Nachrichtenblocks in Serienform, der Nachrichtensymbole und Fehlerkorrekturprüfsymbole enthält.

Selbstverständlich ist der Kommutator 12 nur zur Veranschaulichung als mechanischer Kommutator dargestellt, tatsächlich wird er in den meisten Fällen aus einem elektronischen Kommutator irgendeiner bekannten Form sein.

Der Abnehmer 13 des Kommutators 12 ist mit einem Sender 112 verbunden, der das Impulssignal zur übertragung an einen Nachrichtenübertragungskanal 150 vorbereitet. Der Sender 112 kann Modulatoren, Verstärker, Multiplexeinrichtungen oder andere, zur Vorbereitung der Signale für den Kanal 150 notwendige Einrichtungen enthalten. Ebenso kann der Kanal 150 aus einem übertragungsmittel, z. B. einer Fernsprechleitung, aus einem hochfrequenten, ko-, axialen oder anderen Wellenleiter oder aus einer drahtlosen Verbindungsstrecke bestehen. Der Kanal 150 kann auch ein Speichermittel, z. B. ein Magnetband oder eine Magnettrommel, sein.

Die erste Schaltung 106 zur Erzeugung von Prüfzeichen, die in Blockform in F i g. 1 dargestellt ist, ist im einzelnen in F i g. 3 für den besonderen Fall gezeichnet, daß die drei Ziffern eines Informationszeichens gleichzeitig in Parallelform an drei signalführende Leiter angelegt werden. Die Anordnung der F i g. 3 enthält drei Exklusiv-ODER-Glieder 300, 302 und 304, die jeweils ein Ausgangssignal nur dann abgeben, wenn einer und nur einer ihrer Eingänge erregt wird. Derartige logische Schaltungen sind bekannt. Sie bilden ein Grundelement der meisten binären Addierschaltungen.

Die Ausgangsleiter der in F i g. 3 dargestellten Exklusiv-ODER-Glieder 300, 302 und 304 sind mit den drei Eingangsmultivibratorschaltungen306, 308 und 310 verbunden, deren Ausgangsleiter ihrerseits über eine erste Reihe von Torschaltungen 312, 314 und 316 mit den entsprechenden Eingängen von drei Ausgangsmultivibratorschaltungen318, 320 und 322 verbunden sind. Die Ausgänge der drei zuletzt erwähnten Multivibratorschaltungen führen über die Austangsleiter 324, 326 und 328 zu der Verteilerschaltung (Fig. 1). Ferner führen sie über eine zweite Reihe von Torschaltungen 330, 332 und 334 zu den entsprechenden Eingängen der Exklusiv-ODER-Glieder 300, 302 und 304.

Die Prüfzeichenerzeugerschaltung 106 in F i g. 3 wirkt als wiederholte Addierschaltung und liefert an ihren Ausgangsleitern 324, 326 und 328 Signale, welche die Summe von an die Eingangsleiter 336,

338 und 340 angelegten Signalen darstellen. Es sei z. B. angenommen, daß die Ausgangsmultivibratoren 318,320 und 322 anfangs durch eine (nicht dargestellte) Schaltung in die Zustände eingestellt sind, bei denen drei Darstellungen »0« gespeichert sind. Weiter sei angenommen, daß an die Eingangsleiter 336, 338 und 340 Informationszeichensignale angelegt sind, welche die Ziffern »1«, »0« und »1« darstellen. Unter dem Einfluß eines kurzzeitigen impulsartigen Zeitsignals auf dem Leiter 342 werden die obenerwähnten Darstellungen »0« der Multivibration 318, 320 und 322 über die Einheiten 330, 332 und 334 geleitet, so daß sie als Eingangssignale für die Exklusiv-ODER-Glieder300, 302 und 304 erscheinen. Infolgedessen werden die Eingangsmultivibratoren 306, 308 und 310 in ihre Zustände »1«, »0« und »1« gebracht. Danach wird dem Leiter 344 ein zweites kurzzeitiges impulsartiges Zeitsignal zugeführt, um die Darstellungen der Multivibratoren 306, 308 und 310 zu den Ausgangsmultivibratoren 318, 320 und 322 zu leiten.

Es sei nun angenommen, daß eine zweite Gruppe von Informationssignalen, welche die Ziffern »1«, »1«, und »1« darstellen, an die Eingangsleiter 336, 338 und 340 der F i g. 3 angelegt werden. Unter dem Einfluß eines weiteren Zeitsignals auf dem Leiter 342 werden die in den Ausgangsmultivibratoren 318, 320 und 322 gespeicherten Darstellungen »1«, »0« und »1« weitergeleitet, so daß sie als Eingangssignale für die Exklusiv-ODER-Glieder 300, 302 und 304 erscheinen. Infolgedessen werden die Multivibratoren 306, 308 und 310 in ihre Zustände »0«, »1« und »0« gebracht. Danach werden diese Darstellungen zu den Ausgangsmultivibratoren 318,320 und 322 geleitet, so daß auf den Leitern 324,326 und 328 eine Ausgangsdarstellung 010 erscheint. Man erkennt, daß diese Darstellung die Summe (gebildet entsprechend den oben dargelegten arithmetischen Regeln) der Eingangszeichen »101« und »111« ist. Die nachfolgende Zuführung anderer Eingangssignalzeichen wird in jedem Fall bewirken, daß auf den Leitern 324, 326 und 328 Ausgangssignale erscheinen, welche ihre kumulative Summe darstellen. Wenn insbesondere die in Tabelle II dargestellten Informationszeichen Z₁ bis z₇ nacheinander an die Eingänge der in F i g. 3 dargestellten Schaltung 106 angelegt werden, ist die letzte Summe 011, das ist der Wert von y_u der in Tabelle III für das dreiziffrige Prüfzeichen gegeben ist, das durch die Schaltung 106 erzeugt wird.

Die zweite Prüfzeichenerzeugerschaltung 108, die in F i g. 1 in Blockform dargestellt ist, ist eingehend in F i g. 4 gezeichnet. Die Anordnung der F i g. 4 besteht ebenfalls aus Exklusiv-ODER-Gliedern, Torschaltungen und Multivibratoren, wobei die Verbindungen zwischen diesen derart sind, daß beim Anlegen von aufeinanderfolgenden Informationszeichensignalen und Zeitsignalen an den Ausgangsleitern 424, 426 und 428 Signale erscheinen, welche das durch den Ausdruck (11) definierte Prüfzeichen y₂ darstellen. Dies erhält man leicht dadurch bestätigt, daß man jedes der Informationszeichen Z₁ bis z₇ der Tabelle II nacheinander an die Eingangsleiter 436, 438 und 440 anlegt und die Arbeitsweise der F i g. 4 in gleicher Weise verfolgt, wie es oben für die Arbeitsweise der F i g. 3 beschrieben wurde.

Bevor zur Erläuterung des Empfangsteils der vor-

' liegenden Erfindung übergegangen wird, sei kurz die Wirksamkeit des vorliegenden Verfahrens dadurch betrachtet, daß der Betrag der zur Fehlerkorrektur notwendigen Redundanz festgestellt wird. In einem n-ziffrigen binären Code können 2" verschiedene spezielle Codekombinationen gebildet werden. Da sämtliche Code Null (000 ... 0) eine nicht eindeutige Aussage der zu beschreibenden Schaltung darstellen, wird dieser Code nicht verwendet, so daß 2" — 1 spezielle Kodekombinationen zur Verwendung verfügbar sind.

Die Erfindung erlaubt die Korrektur von einzelnen fehlerhaften Zeichen in einem Block von bis zu 2" — 1 n-ziffrigen Informationszeichen mit Hilfe von zwei n-ziffrigen Korrekturzeichen. Die übertragungsgeschwindigkeit R, welche die Redundanz des Systems und damit die Wirksamkeit des Fehlerkorrektur-Verfahrens angibt, ist durch das Verhältnis der Anzahl der übertragenen Informationszeichen zur gesamten Anzahl der übertragenen Zeichen, d. h. der Informationszeichen und der Fehlerkorrekturzeichen, gegeben. Bei dem vorliegenden System ist

R =

2" - 1
2" + 1

(20 a)

Für einen vierziffrigen Code (n = 4) ist z. B.

R = 0,88, für η = 5 ist R = 0,94, für η = 6 ist R = 0,97 usw. Es sei bemerkt, daß, wenn η zunimmt, R sich 1 nähert, d.h. einem Wirkungsgrad von 100%. Es sei jedoch ferner bemerkt, daß die Länge des Nachrichtenblocks und damit die Wahrscheinlichkeit von Fehlern im Nachrichtenblock expotentiell mit η zunimmt. Damit nimmt die Gefahr von mehr als einem fehlerhaften Zeichen in einem Block ebenfalls zu. Die Wahl der tatsächlichen Blocklänge und damit des Wirkungsgrads hängt daher von der Art des Kanals 150 und der Wahrscheinlichkeitsverteilung der Fehler ab. Jedoch brauchen aufeinanderfolgende Informationsblocks nicht dieselbe Anzahl von Zeichen aufzuweisen, da die gesamte Operation arithmetisch ist und nur von dem zu jedem Block gehörigen Zeichen abhängt. Wenn die Blocks ungleiche Längen haben, kann es wünschenswert sein, jedem Block eine Anzeige der Blocklänge hinzuzufügen, um unnötige (wenn auch nicht schädliche) Wiederholungsstufen in der Fehlerkorrektureinrichtung einzusparen.

Die in F i g. 2 dargestellte Empfangsendstelle 200 enthält herkömmliche Empfangseinrichtungen 212, denen ein mit Redundanz behafteter Nachrichtenblock 2" — 1 Informationszeichen und zwei zugehörigen Prüfzeichen vom Kanal 150 zur Demodulation, Ver-Stärkung oder für andere erforderliche Verfahren zugeführt wird, um die übertragenen Signale in ihre ursprüngliche Form zu bringen.

Der Ausgang der Empfangseinrichtung 212 geht zum Abnehmer 22 des VerteÜungskommutators 23.

Der Kommutator 23 weist ein großes Segment 24 und zwei kleinere Segmente 25 und 26 auf. Der Abnehmer 22, der sich im Uhrzeigersinn dreht, berührt nacheinander die Segmente 24, 25 und 26 und kehrt dann zum Segment 24 zurück. Der Kommutator 23 wird durch die Zeitsteuerschaltung 204 gesteuert, derart, daß er sich in Synchronismus mit dem Kommutator 12 in F i g. 1 dreht. Irgendein bekanntes Verfahren zur Synchronisierung der Kommutatoren 12 und 23, z. B. eine Synchronisierungs-Wiederherstellungsschaltung oder ein getrenntes Zeitsignal, das an die Zeitsteuerschaltungen 104 und 204 gegeben wird (keine dieser Schaltungen ist dargestellt), dient dazu, diesen Synchronismus so aufrechtzuerhalten,

daß der Abnehmer 22 das Segment 25 berührt, wenn das Fehlerkorrekturzeichen y₁ vom Empfänger 212 ankommt und das Segment26, wenn das Zeichen^ vom Empfänger 212 ankommt.

Die empfangenen Informationszeichen eines Nachrichtenblocks werden vom Verteilungskommutator 23 über die Verbindung 28 einer Speicherschaltung 225 zugeführt, welche z. B. aus einer Verzögerungsleitung bestehen kann, die eine Verzögerung von etwa der Zeitdauer eines empfangenen Nachrichtenblocks aufweist. Die empfangenen Informationszeichen werden ferner über ein ODER-Glied 227 einer Schaltung 206 zur wiederholten Addition zugeführt, die der Schaltung 106 in der Sendeendstelle 100 gleichen kann. Ferner werden die empfangenen Informationszeichen gleichzeitig über ein ODER-Glied 229 einer linearen Folgeschaltung 208 zugeführt, die der Schaltung 108 der F i g. 1 gleichen kann.

Die Schaltung 206 berechnet ein Prüfzeichen y[ entsprechend dem zugeführten Informationszeichen neu. während die Schaltung 208 ein Prüfzeichen y^ entsprechend den empfangenen Informationszeichen neu berechnet. Danach wird das empfangene Prüfzeichen ^₁ vom Kommutator23 an die Neuberechnungsschaltung 206 und das empfangene Prüfzeichen y₂ an die Neuberechnungsschaltung 208 angelegt. Die empfangenen Prüfzeichen werden zu den neu berechneten Prüfzeichen jeweils addiert (Modulus 2), um eine Anzeige des Fehlers zu erzeugen. Es ist leicht ersichtlich, daß, wenn bei der übertragung über den Kanal 150 kein Fehler entstand, die von den Schaltungen 206 und 208 gelieferten neu berechneten Prüfzeichen gleich den empfangenen Prüfzeichen sind. Somit ergeben die entsprechenden Modulus-2-Summen der neu berechneten Prüfzeichen und der empfangenen Prüfzeichen Ausgangssignale »0« der Schaltungen 206 und 208, nachdem sämtliche Additionen beendet sind. Wenn andererseits während der übertragung ein Fehler in einem Informationszeichen aufgetreten ist, werden die entsprechenden Modulus-2-Ausgangssignale der Schaltungen 206 und 208 nicht »0« sein.

Eine vorbestimmte Zeit I₁ später werden die Schalter 231 und 233 durch Steuersignale von der Zeitsteuerschaltung 20.4 kurzzeitig geschlossen, so daß die Ausgangssignale der Neuberechnungsschaltungen 206 und 208 zu den Fehlerprüfschaltungen 235 und 237 übertragen werden, die den in der F i g. 3 und 4 dargestellten Schaltungen gleichen können. Die anfangs an die Eingänge der Schaltungen 235 und 237 angelegten Signale erscheinen an ihren Ausgängen und werden durch eine Vergleichsschaltung 239 verglichen, welche den zugehörigen Schalter 241 nur schließt, wenn die verglichenen Signale gleich sind.

Während eines vorbestimmten Intervalls beginnend zur ZeUi₁ erscheint das erste, in der Speicherschaltung 225 gespeicherte Informationszeichen an ihrem Ausgang und wird einer Modulus-2-Addierschaltung 243 zum Anlegen an die Verbraucherschaltung 250 zugeführt.

Wenn der Schalter 241 während dieses Intervalls nicht geschlossen ist, geht das erste Informationszeichen ungeändert über die Addierschaltung 243. Wenn jedoch der Schalter 241 während dieser Zeit geschlossen ist, wird das Ausgangssignal der Addierschaltung 243 entsprechend dem Äusgangssignal der Fehlerprüfschaltung 235 selektiv geändert, so daß dann eine korrigierte Version des ersten Informationszeichens zur Schaltung 250 übertragen wird

Es sei angenommen, daß zur Zeit I₁ die Ausgangssignale der Fehlerprüfschaltungen 235 und 237 nicht Null und nicht identisch sind, wodurch angezeigt wird, daß ein Fehler in einem Informationszeichen hinter dem ersten aufgetreten ist. Hierdurch bedingt, ist der Schalter 241 nicht geschlossen, wobei das erste Informationszeichen in umgeänderter Form von der Speicherschaltung 225 über die Äddierschaltung 243 zur Verbraucherschaltung 250 übertragen wird. Danach wird zur Zeiti₂ die Schaltung 237 durch Zeitsignale der Steuerschaltung 204 betätigt, wodurch die Ausgangsdarstellung der Schaltung 237 mit χ multipliziert und dann durch die Schaltung 239 mit dem konstanten Äusgangssignal der Schaltung 235 verglichen wird. Wenn die Schaltung 239 eine nicht vorhandene Identität zwischen den jeweiligen Ausgangssignalen der Schaltungen 235 und 237 feststellt, bleibt der Schalter 241 offen, wobei auch das zweite Informationszeichen in umgeänderter Form von der Speicherschaltung 225 zur Verbraucherschaltung 250 übertragen wird.

Zur Zeiti₃ wird die Schaltung 237 wiederum durch Zeitsignale der Schaltung 204 betätigt, um die am Ausgang der Schaltung 237 erscheinende Darstellung mit dem Faktor χ zu multiplizieren. Es sei wie in dem früher betrachteten speziellen Beispiel angenommen, daß die Ausgangssignale der Schaltungen 235 und 237 dann identisch sind. Hieraufhin liefert die Vergleichsschaltung 239 ein Betätigungssignal zum Schließen des Schalters 241, so daß das konstante Ausgangssignal der Schaltung 235 der Modulus-2-Addierschaltung 243 zugeführt wird, um das dritte Informationszeichen, das dann von der Vergleichsschaltung 225 zugeführt wird, selektiv zu ändern!

Wie früher erwähnt wurde, ist die Anordnung des hier beschriebenen speziellen Systems derart getroffen, daß das Ausgangssignal der Schaltung 235 gleich dem Fehlerbündel ist, das nach der getroffenen Annahme in dem dritten Informationszeichen z₃ aufgetreten ist.

Daher erscheint durch Addieren dieses Wertes zu dem fehlerhaften dritten Zeichen das korrigierte dritte Zeichen am Ausgang der Addierschaltung 243 und kann an die Verbraucherschaltung 250 weitergegeben werden.

Die nachfolgenden Informationszeichen Z₄ bis Z₇ werden in ungeänderter Form von der Speicherschaltung 225 über die Äddierschaltung 243 zur Verbraucherschaltung 250 übertragen, weil die entsprechenden Ausgangssignale der FehlerprüfschaUungen 235 und 237 nur während desjenigen Teils des Nachrichtenblockes gleich sind, während der Z₃ am Ausgang der Speicherschaltung 225 erscheint. Zu allen anderen Zeiten sind die Ausgangssignale der Schaltungen 235 und 237 nicht gleich, so daß der Schalter 241 in seiner offenen Stellung bleibt.

Es sei bemerkt, daß die in F i g. 2 dargestellte Empfangsendstelle 200 in der Lage ist, empfangene Nachrichtenblocks fortlaufend zu verarbeiten, und zwar mit einer festen Verzögerung, die gleich der Länge eines Nachrichtenblocks ist und die zwischen den vom Kanal 150 empfangenen Signalen und den der Verbraucherschaltung 250 zugeführten Signalen auftritt.

Es sei ferner bemerkt, daß die Schaltungen 106 und 108 in F i g. 1 und die Schaltungen 206^ 208, 235 und 237 in F i g. 2 nach der Verarbeitung jedes Nachrichtenblocks freigemacht werden müssen. Freimachungsimpulse für diesen Zweck können leicht

209 535/346

durch die Zeitsteuerschaitungen 104 und 204 erzeugt werden.

Es sei hervorgehoben, daß das Ausführungsbeispiel die Verwendung verhältnismäßig einfacher Schaltungen (dargestellt in F i g. 3 und 4) erlaubt, die an drei verschiedenen Stellen des in den F i g. 1 und 2 dargestellten Systems eingesetzt sind, und daß nur eine einfache Speicherschaltung in Form einer Verzögerungsleitung in der Empfangsendstelle 200 erforderlich ist.

Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Einrichtung zur Berechnung von Prüfzeichen für eine digitale Nachrichtenübertragungsanlage, bei der die Information in Nachrichtenzeichen mit je η Ziffern (n — ganze Zahl) und Blöcke von Nachrichtenzeichen mit je nicht mehr als 2" — 1 Zeichen unterteilt ist und jede Ziffer einen von M verschiedenen diskreten Werten annehmen kann, wobei mit Hilfe dieser Prüfzeichen die Korrektur eines teilweise oder vollständig fehlerhaften Nachrichtenzeichens innerhalb eines Blokkes möglich sein soll, unter Verwendung von Modulo-M-Addierern, gekennzeichnetdurch folgende Merkmale: