DE2364874A1

DE2364874A1 - Kodieranordnung fuer ein differentialphasenmodulationssystem

Info

Publication number: DE2364874A1
Application number: DE2364874A
Authority: DE
Inventors: Yukio Sohma; Yoshikazu Tsuji
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1972-12-29
Filing date: 1973-12-28
Publication date: 1974-07-18
Also published as: GB1452140A; IT1000757B; DE2364874C3; FR2212707B1; FR2212707A1; SE406563B; SE7416237L; DE2364874B2; US3891959A; JPS5325443B2; JPS4991180A; CA1001305A

Description

ITo. 1015» Kamikodanaka ETakahara-ku, Kawasaki, Japan

PATENTANWÄLTE DR. CLAUS REINLÄNDER DIPL-ING. KLAUS BERNHARDT

* D - 8 MÖNCHEN 63

ORTHSTRASSE12

Ködieranordnung für ein Differentialphasenmodulationssystem

Priorität; 29. Dezember 1972 Japan 1508/1973

Die Erfindung betrifft eine Kodieranordnung für ein Differentialphasenmodulationssystem, bei der ein Eingangssignal in ein Signal kodiert wird, das einen Fehlerkorrekturkode enthält, bei dem vorbestimmte Bits des kodierten Signals als ein Symbol verwendet werden und bei dem die Phase eines Trägers in Übereinstimmung mit dem Symbol verschoben wird. Diese Kodieranordnung enthält Reihen-Parallel-Umsetzeinrichtungen zum Umsetzen eines Reiheneingangssignals in Parallelsignale, Kodiereinrichtungen zum Kodieren jedes der umgesetzten Signale in ein Signal, das einen Fehlerkorrekturkode :enthält, und Puffereinrichtungen zum Teilen der kodierten Signale in vorbestimmte Bits und zu derem abwechselnden Erzeugen jeweils in der Form eines Symbols.

Die Erfindung bezieht sich auf eine Kodieranordnung für eine Differentialphasenmodulation in einem digitalen Nachrichtensystem. .

Bei einem digitalen Datennachrichtensystem ist es ideal, die Daten ohne Erzeugen von Fehlern zu übertragen, jedoch wird in der Praxis ein Fehler in dem Signalsymbol auf der

409829/0733

Übertragungsleitung verursacht, so daß in vielen Fällen eine Fehlersteuerung in der Empfangsstation erforderlich, ist. Insbesondere im Falle einer Datenübertragung über ein Satellitensystem ist, da die Fehlerrate dieses Satellitensystems im Vergleich mit der eines Bodennachrichtensystems sehr hoch ist, die Fehlersteuerung für die Übertragung unerläßlich. Ein bisher für eine solche Fehlersteuerung vorgeschlagenes Verfahren besteht darin, daß ein Signal, das einen Fehlerkorrekturkode verwendet, übertragen wird. In der Empfangsstation wird ein auf der Übertragungsleitung erzeugter Fehler ermittelt und durch den Fehlerkorrekturkode korrigiert. Der Fehlerkorrekturkode besteht üblicherweise aus einem Informationsbit, das eine Information enthält, und einem redundantem Bit (Paritätsprüfbit), das zu dem Informationsbit nach einer Regel in Beziehung steht. Von der Funktion her wird der Fehlerkorrekturkode in zwei Arten von Fehlerkorrekturkodes, aufgeteilt, d.h.in^einenRandomfehlerkorrekturkode und einen Burstfehlerkörrekturkode.

Die beiden Arten der Fehlerkorrekturkodes werden selektiv in Übereinstimmung mit der Eigenschaft des in dem digitalen Datenübertragungssystem erzeugten Fehlers verwendet. Der Fehler wird nämlich in einen Randomfehler, der zufällig* erzeugt wird, und einen Burstfehler, der in einer Folge erzeugt wird, klassifiziert. Der Randomfehlerkorrekturkode wird wirksam bei einem digitalen Datennachrichtensystem, bei dem ein Randomfehler erzeugt wird. Die Fehlerkorrekturfunktion des Randomfehlerkorrekturkodes wird bei einem digitalen Datennachrichtensystem extrem verschlechtert, bei dem ein Burstfehler erzeugt wird. Andererseits ist der Burstfehlerkörrekturkode bei einem digitalen Datennachrichtensystem wirksam, bei dem ein Burstfehler erzeugt wird. Wenn der Burstfehlerkörrekturkode bei dem digitalen Datennachrichtensystem verwendet wird, bei dem ein Randomfehler erzeugt wird, ist dessen Fehlerkorrekturfunktion

409829/0733

im Vergleich mit dem Pail des Burstfehlerkorrekturkodes schlecht und zusätzlich wird das Maß der Hardware unnötigerweise groß.

Im allgemeinen wird bei einem phasenverschiebüngsgetasteten (PSK) Satellitensystem die PSK-Modulation in der Sendestation ausgeführt und die Demodulation wird durch synchrone Auffindung in der Empfangsstation bewirkt, so daß eine Mehrdeutigkeit oder eine !Instabilität der Phase des Trägers, der in der Empfangsstation reproduziert wird, entfernt werden muß. Als ein Verfahren zum Entfernen dieser !Instabilität der Phase ist ein Differentialphasenmodulationssystem vorgeschlagen worden.

Bei dem Differentialphasenmodulationssystem (DPSK) wird die Phase eines Trägers entsprechend einem bestimmten Signalsymbol als Bezug verwendet und eine Änderung der Phase eines Trägers entsprechend dem nächst nachfolgenden Signalsymbol relativ zu der Bezugsphase, d.h. die Phasendifferenz zwischen den beiden Trägern, wird veranlaßt, mit den zu übertragenden Daten zu korrespondieren. Bei der Datenübertragung unter Verwendung einer Phaseninversion, wenn 0 oder 1 entsprechend den Daten in Abhängigkeit davon, ob die vorangehende Phase unverändert gehalten oder umgekehrt wird, wird z.B. ein Pbaseninversions-Differentialphasenmodulationssystem erhalten. In gleicher Weise werden 4-, 8- und Mehrphasen-Differentialphasenmodulationssysteme erhalten.

Bei dem Differentialphasenmodulationssystem, bei dem die Phase eines bestimmten Signals ungenau empfangen wird, auch wenn die Phase des nächstfolgenden Signals genau empfangen wird, wird im übrigen die Entscheidung der Daten auf der Basis der genau empfangenen Signalphase ungenau, da die Phase des Signals, das als Bezug verwendet wird, ungenau ist, und als Ergebnis wird ein kontinuierlicher Fehler, d.h. ein Burstfehler, erzeugt.

40 98 29/073 3

236A8Ik

Andererseits kann bei einem Satellitensystem der Fehler auf der Übertragungsleitung üblicherweise durch thermisches Rauschen erzeugt werden und dieser Fehler kann als Randomfehler betrachtet werden. Wenn ein Differentialphasenmodulationssystem bei dem Satellitensystem verwendet wird, wird demgemäß ein Signal mit einem Randomfehler, der auf der Übertragungsleitung erzeugt wird, als Signal mit einem

burstartigen und Randomfehler demoduliert. Um das demodulierte Signal mit dem burstartigen und Randomfehler zu korrigieren, kann der Burstfehlerkorrekturkode verwendet werden, jedoch ist es notwendig, daß der verwendete Burstfehlerkorrekturkode das Signal in einem Bereich korrigiert, der auch den Randomfehler überträgt. Es ist erforderlich, daß der Burstfehlerkorrekturkode in seiner Korrekturfunktion sehr gut ist. Als Ergebnis wird deshalb das Maß der Hardware unvermeidbar groß.

In diesem Falle ist es auch möglich, den Randomfehlerkorrekturkode zu verwenden, jedoch ergibt dies dadurch ein Problem, daß es erforderlich ist, daß der verwendete Randomfehlerkorrekturkode in seiner Korrekturfunktion extrem groß ist.

Die Aufgabe der Erfindung besteht darin, eine Kodieranordnung für eine Differentialphasenmodulation zu schaffen, die so ausgebildet ist, daß sie einen burstartigen Fehler in dem Differentialphasenmodulationssystem, wie oben erwähnt, durch die Verwendung eines Randomfehlerkorrekturkodes korrigieren kann, dessen Korrekturfunktion so niedrig ist, daß sie nur einen Fehler von z.B. einem Bit korrigieren kann, wodurch die Hardware vereinfacht wird.

Die Kodieranordnung nach der Erfindung für ein Differentialphasenmodulationssystem, bei dem ein Eingangssignal in ein Signal kodiert wird, das einen Fehlerkorrekturkode enthält, bei dem vorbestimmte Bits des kodierten Signals als ein Symbol verwendet werden und bei dem eine Phase eines Trägers entsprechend dem Symbol verschoben wird, ist

409829/073 3

Jinüfit

gekennzeichnet durch. Reihen-Parallel-Umsetzein^icbtungen zum Umsetzen eines Reiheneingangssignals in Parallelsignale, durch Kodiereinrichtungen zum Kodieren der umgesetzten Signale in Signale, die einen Fehlerkorrekturkode unabhängig voneinander enthalten, und durch Puffereinrichtungen zum !Teilen der kodierten Signale in vorbestimmte Bits und zu ihrem abwechselnden Erzeugen jedes in der Form eines Symbols. '

Aus dem Obigen ergibt sich, daß gemäß der Erfindung durch eine geeignete Kombination von bekannten Schaltungen eine Differentialphase erzeugt wird, nachdem die Reihenfolge der Symbole geändert worden ist, so daß keine Möglichkeit besteht, daß ein burstartiger Fehler auftritt. Auch wenn ein Fehler erzeugt wird, ist dies ein Randomfehler und dieser kann somit mit dem Randomfehlerkorrekturkode korrigiert werden, der eine Korrekturfunktion von etwa einem Bit hat, wobei die dafür erforderliehe Hardware klein sein kann.

Die nachfolgende Beschreibung von bevorzugten Ausführungsformen der Erfindung nimmt auf die Zeichnung Bezug, in der sind

Fig. 1 ein Blockschaltbild des Aufbaus eines digitalen Hachrichtensystems, bei dem eine 4-Pbasen-Differentialphasenmodulation ausgeführt wird,

Fig. 2,3 und 4 Darstellungen zum Erläutern von Fehlermustern der empfangenen Daten bei dem 4-Phasen-Differentialphasenmodulationssystem_s

lig_e 5 ein Blockschaltbild des Senders der Anordnung nach der Erfindung,

Fig. 6 ein Blockschaltbild von Einzelheiten des Hauptteils des in Fig. 5 dargestellten Senders,

Fig. 7 ein Blockschaltbild eines Kodierers, Pigο 8 ein Blockschaltbild eines Diffenertialkodierers,

•5!

Pig. 9 ein Blockschaltbild eines Empfängers,

Pig. 10 ein Blockschaltbild der Einzelheiten des Hauptteils des.in Pig. 9 dargestellten Empfängers,

Pig. 11 ein Blockschaltbild eines Differentialdekodierers,

Pig, 12 ein Blockschaltbild eines Taktphasen-Mehrdeutigkeitsentfernungskreises,

Fig. 13 ein Blockschaltbild eines logischen Synchronkreises,

Pig. 14 ein Blockschaltbild eines Umlaufdekodierers, (Konvolutionaldekodierers),

Pig. 15 Diagramme zum Erläutern der Ordnung zum Ausführen der Erfindung und

Pig. 16 ein Blockschaltbild eines Senders, der in dem Palle verwendet wird, in dem die Erfindung bei einer 2^m-Phasen~Differentialmodulation angewendet wird.

Die Erfindung ist im allgemeinen bei Differentialphasenmodulationssystemen mit beliebigen Phasen anwendbar, wird jedoch nachfolgend im einzelnen unter Bezugnahme auf ein 4~Phasen-DifferentialphaseniHodulationssystem beschrieben«

Pig„ 1 zeigt den Aufbau eines Nachrichtensystems, bei dem eine 4-Phasen~Differentialphasenmodulation ausgeführt wird. Gemäß Pig. 1 wird in einem Sender A ein Reiheneingangssignal in jeweils zwei Bits geteilt liind eine Differentialphasenmodulation wird derart ausgeführt, daß die Phase eines Üb ertragungsträgers entsprechend den geteilten Signalen verschoben wird₉ von denen jedes aus zwei Bits besteht, wobei das sich ergebende 4-Phasen-moäulierte Signal über eine Übertragungsleitung übertragen wird-. Xn einem Empfänger B wird das übertragene 4~Phasen«=modulierte Signal empfangen und einer Differentialphasendemodulation unterworfen, um digitale Daten entsprechend der Phasendifferenz der kontinuierlich empfangenen Signale su erzeugen„ ■

409829/0733-·: . · ■

Fig. 2 veranschaulicht ein Fehlermuster der demodulierten digitalen Daten in dem oben erwähnten,4-Phasen-Differentialphasenmodulationssystem. Diese Figur zeigt die Art, in der ein Fehler in den.demodulierten digitalen Daten in dem Falle erzeugt wird, in dem eine Welle einer Phase unterschiedlich von der übertragenen Phase irrtümlich aufgrund von Rauschen od.dgl. in der Übertragungsleitung der Fig. 1 empfangen worden ist.

In Fig. 2 zeigen die schraffierten Teile fehlerhafte Bits der demodulierten empfangenen Daten. .Nimmt man nämlich an, daß, wenn eine bestimmte empfangene Phase fehlerhaft ist, eines der beiden Bits des demodulierten Symbols S4 falsch wird, da eine Demodulation der nächsten empfangenen Phase auf der Basis der dieser vorangehenden falschen Phase ausgeführt wird, wird das nächste demodulierte Symbol S5 in diesem Falle beeinflußt und wird wenigstens eines der beiden Bits, die das Symbol S5 bilden, falsch. Dies wird des weiteren mit Bezug auf die Fig. 3 und 4 beschrieben.

Fig. 3 zeigt ein Beispiel der Beziehungen zwischen dem Symbol S, das aus zwei Bits zusammengesetzt ist, und der Phasenverschiebung eines. Trägers entsprechend dem Symbol S.

Fig. 4 erläutert die Beziehungen der Sendephase, der Empfangsphase und des Empfangssymbols zu den Sendesymbolen S1 bis SS im Falle der Ausführung der 4-Pbasen-Differentialphasenmodulation auf der Basis der in Fig. 3 gezeigten Beziehungen. In Fig. 4 zeigen die schraffierten Teile Fehler. In dem·Falle, bei dem die Sendephase 270° (Phasenverschiebung von 90° gegenüber der vorangehenden Phase) entsprechend dem Symbol S4 fehlerhaft als 0° (schraffierter Teil) empfangen wird, wird z.B. das Symbol S4t das natürlich als (0, 1) demoduliert werden sollte, in der Praxis als (1, 1) demoduliert.

Bei der Demodulation des Symbols S5 soll dieses in der Form (0, 1) im Verfolg der natürlichen Phasenverschiebung von 90° demoduliert werden, jedoch wird das Symbol S5, da die

409829/0733

Phasenverschiebung, die auf der Empfangsphase des vorangehenden Symbols S4 basiert, 0° ist, in der Form (0,0) demoduliert. Auch weiw. die Sendephase des Symbols S5 genau empfangen wird, werden nämlich die kontinuierlichen empfangenen Symbole, d.h. die Symbole S4 und S5, fehlerhaft genau so wie der burstartige Fehler.

Bei der Anwendung der Erfindung kann ein solcher burstart iger Fehler zu¹ einem Randomfehler gemacht werden. Dies wird nachfolgend im Zusammenhang mit den Fig. 5 bis 8 beschrieben.

Fig. 5 bis 8, die ein-Beispiel der Erfindung erläutern, sind ein Blockschaltbild des Senders in dem Falle der Anwendung eines Randomfehlerkorrekt&r-(4j 3)-Kodes bei dem 4-Phasen-Differentialphasenmodulationssystem, ein detailliertes Blockschaltbild des Hauptteils des Senders, ein detailliertes Blockschaltbild eines Teiles des Senders und ein Blockschaltbild des Empfängers. Der Randorafeblerkorrektur-(4» 3)-Kode ist aus drei Informationsbits und einem Paritätsbit zusammengesetzt.

In Fig. 5 bezeichnen 1 einen Eingangssignalanschluß, 2 einen Parallel-Reihen-Umsetzer, 3a und 3b Kodierer, 4 einen Pufferkreis, 5 einen Differentialkodierer, 6. einen Modulator und 7 einen Ausgangssignalanschluß.

Fig. 6 ist ein Blockschaltbild, das im einzelnen den in Fig. 5 dargestellten Sender zeigt, wobei der Sender von seinem EingangsSignalanschluß 1 bis zu dem Differentialkodierer 5 erläutert ist. Die Teile, die. den Teilen in Fig. 5 entsprechen, sind mit denselben Bezugszeichen versehen. Jeder Teil des Senders wird nachfolgend beschrieben. T1 bezeichnet einen Taktgenerator, der einen Taktimpuls an den Sender liefert.

Parallel-Reihen-Umsetzer 2.

Dieser besteht aus swei Flip-Flops, durch die ein Reihendateneignal, das den EingangsSignalanschluß 1 zugeführt

409829/0733

wird, in zwei Parallelsignale umgesetzt wird. Das eine der beiden Parallelsignale wird einem Reihen-Parallel-Umsetzer 2a zugeführt, der aus drei Flip-Flops besteht, und wird des weiteren durch diese in drei Parallelsignale umgesetzt, während das andere Parallelsignal in gleicher Weise einem Reihen-Parallel-Umsetzer zugeführt wird, der aus drei Flip-Flops besteht, und des weiteren durch diese in drei Parallelsignale umgesetzt wird. Die Reihen-Parallel-Umsetzer 2a und 2b sind in Fig. 5 weggelassen.

Kodierer 3a und 3b.

Diese Kodierer bestehen aus ersten und zweiten Umlauf- ■ kodierern. Die Wirkungsweise des Umlaufkodierers 3a oder 3b wird unter Bezugnahme auf Fig. 7 beschrieben. Der verwendete Umlaufkodierer ist ein (4,3)-Umlaufkodierer, der mit einem Paritätsgenerator 3x, wie gezeigt, versehen ist. Wenn der Umlaufkodierer mit Parallelsignalen von drei Bits gespeist wird, legt er diese am Paritätsgenerator 3x an, der z.B. aus einem Schieberegister und aus einem Modulo-2-Addierer besteht, und erzeugt Signale von vier-Bits, d.h. Informationssignale von drei Bits und eine Parität von einem Bit. Der Paritätsgenerator 3x ist entsprechend dem verwendeten Fehlerkorrekturkode aufgebaut.

Pufferkreis 4.

Dieser enthält Register 4a und 4b und Schieberegister 4c und 4d, von denen ;}edes aus vier Flip-Flops besteht. Die Parallelsignale von· vier Bits, die von dem Umlaufkodierer 3a abgeleitet werden, werden einmal in dem Register 4a gespeichert und die Parallelsignale von vier Bits von dem Umlaufkodierer 3b werden auch in dem Register 4b gespeichert. Die Ausgänge von den Registern 4a und 4b werden durch die Schieberegister 4c und 4d zusammengemischt. Zwei der vier Ausgänge von dem Register 4a werden nämlich abwechselnd an einen der Flip-Flops dee

409829/0733-

Schieberegisters 4c angelegt und die beiden verbleibenden Ausgänge werden abwechselnd an einen der Flip-Flops des Schieberegisters 4d angelegt«, in gleicher Weise werden die vier Ausgänge von dem Register 4b auch an die Schieberegister 4o und 4d angelegt. Durch diesen Yorgang sind Parallelsignale von zwei Bits, die dann an den Differentialkodierer 5 angelegt werden, zwei Bits, die von dem Schieberegister 4c oder 4d abgeleitet werden, und diese werden abwechselnd an den Differentialkodierer angelegt.

Differentialkodierer 5.

Dieser nimmt eine differentiale Logik aufgrund der Parallelsignale der beiden Bits an und dient dazu, Kodesignale zu erzeugen, die dem Modulator 6 zugeführt werden. Dieser Differentialkodierer 5 ist im einzelnen in Fig. 8 gezeigt. Gemäß Pig. 8 besteht der Differentialkodierer 5 aus einem Kodeumsetzerkreis 5a zum Umsetzen eines grauen Kodes in einen natürlichen Kode, aus Yolladdierern 5b und 5c zum Erlangen einer Differentiallogik, des natürlichen Kodes und aus einem Kodeumsetzerkreis 5d zum Umsetzen des natürlichen Kodes in den grauen Kode. Der Kodeumsetzerkreis 5a besteht aus vier Flip-Flops 5a1, 5a2, 5a3 und 5a4 und einem * Exklusiv-Oder-Kreis 5ax. Der Kodeumsetzerkreis 5d besteht aus zwei Flip-Flops 5dt und 5d2 und einem Exklusiv-Oder-Kreis 5dx. Die Umsetzung des grauen Kodes in den natürlichen Kode zum Erlangen der Differentiallogik mit den Yolladdierern 5b und 5c dient dazu, den Schaltungsaufbau zu vereinfachen. Falls keine Notwendigkeit zur Vereinfachung des Schaltungsaufbaus besteht, ist es möglich, die Differ.entiallogik zu erhalten, ohne den grauen Kode in den natürlichen Kode umzusetzen» Tabelle 1 zeigt eine Differentiallogik. In dieser Tabelle bezeichnen die angehängten Buchstaben "IT" und "G-" jeweils die natürlichen und grauen Kodes und numerische Werte, die besonders zu beachten sind, sind durch gestrichelte Linien umrandet. Tabelle 1 seigt die

409829/0733-

Differentiallogik unter der Annahme, daß in den Fällen, daß die Informationsbits (0,0), (0,1), (1,1) und (1,0) sind, die Phasenverschiebungen des Trägers jeweils 0°, 90°, 180° und 270° sind.

Als nächstes wird der Empfänger beschrieben.

In Pig. 9 bezeichnen 8 einen Eingangssignalanschluß, . 9 einen Demodulator, 10 einen Differentialdekodierer, 11 einen Pufferkreis, 12a und 12b Dekodierer, 13 einen Parallel-Reihen-Umsetzer und 14- einen Ausgangssignalanschluß.

Pig. 10 ist ein Blockschaltbild, das im einzelnen den in Pig. 9 dargestellten Empfänger zeigt, wobei dieser von dem Differentialdekodierer 10 bis zu. dem Ausgangssignalanschluß H dargestellt ist. Die Teile, die den Teilen in Pig. 9.entsprechen, sind mit denselben Bezugszeichen versehen. Jeder Teil des Empfängers wird nachfolgend beschrieben. T2 bezeichnet einen Taktgenerator, der einen Taktimpuls dem Empfänger zuführt. '

Differentialdekodierer 10.

Dieser Kreis dient dazu, die Differentiallogik von den Parallelsignalen von zwei Bits zu entfernen und das ursprüngliche Signal zu erlangen, d.h. führt eine Operation aus, die der Operation des Differentialkodierers 5 des Senders entgegengesetzt ist, Pig. 11 zeigt den Differentialdekodierer 10 im einzelnen. Gemäß Pig. 11 besteht der Differentialdekodierer 10 aus einem Kodeumsetzerkreis 10a zum Umsetzen des grauen Kodes in den natürlichen Kode, aus .Volladdierern 10b und 10c zum Entfernen der Differentiallogik von dem natürlichen Kode, aus einem Kodeumsetzerkreis 1Od zum Umsetzen des natürlichen Kodes¹ in den grauen Kode und aus einem Exklusiv-Oder-Kreis 1Oe. Der Kodeumsetzerkreis -10a ist mit vier Plip-Plops 10a1, 10a2, 10a3 und 10a4 und einem Exklusiv-Oder-Kreis 10ax versehen. Der Kodeumsetzerkreis 1Od ist mit zwei Plip-Plops 10d1 und 10d2 versehen. In

409829/0733

diesem Falle wird die Kodeumsetzung auch zur Vereinfachung des Schaltungsaufbaus ausgeführt. Gegebenenfalls kann die Operation der Entfernung der Differentiallogik ausgeführt werden, ohne den grauen Kode in den natürlichen Kode umzusetzen. Tabelle 2 zeigt die Differentiallogik an der Seite des Empfängers unter derselben Annahme wie die, auf die oben im Zusammenhang mii; Tabelle 1 Bezug genommen wurde.

Pufferkreis 11..

Dieser Kreis besteht aus einem Taktphasen-Mehrdeutigkeitsentfernungskreis 11a, aus 4-Bit-Registern 11b und 11c, die jeweils aus vier Flip-Flops bestehen, und aus einem Synchronkreis 11d.

Der Taktphasen-Mehrdeutigkeitsentfernungskreis 11a ist ein Kreis zum Ändern der Verbindungen der Signale, die den Dekodierern 12a und 12b zugeführt werden. Dieser Kreis ist in Fig. 12 im einzelnen dargestellt. Gemäß Fig. 12 enthält der Taktphasen-Mehrdeutigkeitsentfernungskreis 11a einen 2-Bit-Zähler 11a1, der für vier Zählungen geeignet ist, einen Dekodierer 11a2, Verzögerungskreise 11a3, 11 a4, 11a5, ...und 11a8, die aus Flip-Flops bestehen, UND-Torkreise 11a9, 11a10, 11a11, ... und 11a16 und ODER-Kreise 11a17 und 11a18. Der Zähler 11a1 zählt umlaufende Signale bis vier, die an diesen von dem Synchronkreis 11d angelegt werden, und der Ausgang von dem Zähler 11a1 wird durch den Dekodierer 11a2 dekodiert und dann wird gemäß seinen Werten, z.B. (0,0), (0,1)_f. (1,0) und (1,1), eines der Paare der UND-Torkreise 11a9 und 11a13, 11a10 und 11a14, 11a11 und 11a15 ' sowie 11a12 und 11a16 betätigt. Wenn z.B. die UND-Torkreise 11a9 und 11a13 eingeschaltet werden, wird die Folge der Daten an diese durch den Flip-Flop angelegt, der mit den yerzögerungskreisen 11a3, 11a.4 und : 11a5 sowie 11a6, 11a7 und 11a8 gebildet ist, wodurch ein um drei Bits verzögerter Ausgang erzeugt wird. Wenn die

409829/0733

TJND-Iorkreise 11a12 und 11a16 eingeschaltet werden..,, wird die Folge der Daten nicht verzögert. Auf diese Weise leitet der Eaktphasen-Mehrdeutigkeitsentfernungskreis einen Ausgang von Daten in vier Arten ab, d.h. nichtverzögerte, um 1 Bit verzögerte, um 2 Bit verzögerte und um 3 Bit verzögerte» Biese werden in Abhängigkeit von dem Wert ausgewählt, mit dem der Dekodierer 11a2 den gezählten Inhalt des Zählers 11a1 dekoriert.

Eines der beiden von dem Eaktphasen—Mehrdeutigkeitsentfernungskrels 11a abgeleiteten parallelen Signale wird einer Reihen—Parallel-Ümsetzung in dem Register 11b unterworfen und das andere Parallelsignal wird auch einer Reihen-Parallel-Umsetzung in dem Register 11c unterworfen. Die resultierenden Parallelsignale von insgesamt acht Bits werden den Dekodierern 12a und 12b durch eine Operation zugeführt, die der Mischoperation entspricht, die vorangehend in dem Sender ausgeführt worden ist.

Der Synchronkreis 11d ist ein Kreis, der entscheidet, ob die Eingangssignale zu den Dekodierern 12a und 12b, d.h. Parallelsignale mit 4 Bits, die in den vier Arten geteilt sind, genau geteilt sind oder nicht. Wenn der Kreis entscheidet, daß die Eaktphase falsch ist, legt er das Bmlaufsignal an äen faktphasen-Mehrdeutigkeitsentfernungskreis 11a an. Der Synchronkreis 114 ist im einzelnen in Fig. 15 gezeigt. SemäS Fig. 13 enthält der SynchronkreiB 11 d einen Fehlerzähler_f11 d1, einen Perlodenzähler 11 d2 und einen Schwellwertentscheidungskreis 113.3. Der Fehlerzähler 11d1 zählt Korrekturimpulse» die von. den Dekodierern 12a wßä 12b zugeführt werden« Der Periodenzähler 11d2 zählt eine bestimmte Zeitperiode und legt· ein Entscheidungs— taktsignal an den Schwellwertentscheidungskreis '11d3 an, um diesen zu instruieren, daß er bestimmt, wieviele Male eine Korrektur innerhalb der bestimmten Zeitperlode ausgeführt worden ist. Auf der S-rundlage des obigen Entscheidungstäktsignals prüft eier Schwellwertentscheitungskreis 1t

4QS&2-&/-07-3-3

236487Λ

periodisch, ob die Zählung durch, den Fehlerzähler 1td1 einen, vorbestimmten Schwellwert übersteigt oder nicht. Wenn, die Zählung den Schwellwert übersteigt, wird berücksichtigt, daß die laktphase falsch ist, und das Umlaufsignal, das ein Steuersignal zum Indern der laktphase ist« wird an den laktphasen-Mehrdeutigkeitsentfernungskreis 11a angelegt.

Bekodierer 12a und 12b.

Diese Dekodierer bestehen aus einem Umlauf dekodierer _r der im. einzelnen in Fig. 14 gezeigt ist« Der hierbei verwendete Umlaufdekodierer ist ein (4,3)-Umlaufdekodierer, ~ öler mit einem Paritätsgenerator 121, einem Syndrom-Register 122, einem Schwellwertentscheidungskreis 125, YerzSgerungskreisen 124, 125 und 126 und Exklusiv-Oder-Kxeisen. 127, 128, 129 und 1210 versehen ist. Auf der Grundlage von drei Informationsbits mit Ausnahme des Pardtatsprüfbits, die dem Umlaufdekodierer von dem Register 11b oder 11c zugeführt werden, erzeugt der Paritätsgenerator ein neues Paritätsbit in. derselben Weise wie bei dem (4,3)-Umlaufkodier er. Das neue Paritätsbit vmä. das empfangene Paritätsbit werden miteinander in dem Ixfclusiv-Oder-Kreis 127 verglichen und "0" oder "1" wird dem Syndrom-Register 122 in Abhängigkeit davon zugeführt, ob die Paritätsbits miteinander zusammenfallen oder DieM. Das Syndrom-Register 122 speichert den vorstehend erwähnten logischen Wert "1" und speist äen Schwellwertemtsseheidungskreis 123 mit einem Steuersignal von einem Abgriff,, der in geeigneter' Weise durch den verwendeten Fehlerkorrekturkode ausgewählt ist. Der Schwellwertentsc:keifeQgskreis 123 entscheidet z.B. durch Mehrheit, ob eine Korrektur ausgeführt werden soll oder nicht. Im Falle eimer Korrektur wird ein Korrekturimpuls an, einen der Exkluslv-Qder-Kreise 128, 129 und 1210 und an den Synchronkreis 11d angelegt. Die Terzögerungskreise 124 bis 126

40882S/Ö733

sind ao vorgesehen, daß die Korrektur mit einem zu korrigierenden Bit zusammenfallen kann,und sie sind üblicherweise mit Flip-Flops gebildet.

Schieberegister 13a und 13b.

Durch diese Register werden die Ausgänge von den Dekodierern 12a und 12b, d.h. die 3-Bit-Informationssignale mit Ausnahme des .Paritätsprüfbits, einer ParalIeI-Reihen-Umsetzung unterworfen. In Fig. 9 sind die Register weggelassen. .

Parallel-Reihen-Umsetzer 13.

Durch diesen Umsetzer 13 werden die Reihensignale, die durch die Schieberegister 13a und 13b umgesetzt sind, des weiteren in Reihensignale umgesetzt, um die ursprünglich übertragenen Daten zu erhalten, die an dem Ausgangsanschluß 14 abgeleitet werden.

Unter Bezugnahme, auf Fig. 15A bis 15D werden die Operationen des erfindungsgemäßen Systems, das durch die Vorrichtung in der Praxis ausgeführt wird, die wie oben beschrieben aufgebaut ist, in der Ordnung in Verbindung mit dem Falle der Verwendung des Senders der Fig. 5 beschrieben.

(A) Eingangssignale i1, i2, i3,... werden dem Eingangssignalanschluß 1 zugeführt. .

(B) Die Eingangssignale i1, i2, 13,... werden durch den Reihen-Parallel-Umsetzer 2 in die folgenden Parallelsignale umgesetzt: .

P = H, 13, 15, ....

Q- 12, i4, 16, .... "

(C) Die Parallelsignale P und Q werden jeweils den Kodierern 3a und 3b zugeführt, um die folgenden (4,3)-Kodes zu erhalten:

40982 9/073

Ρ· = i1, 13, i5, P1, .... ^: Q' = i2, 14, 16, P2,

P1 und P2 stellen Paritätsbits dar..

(D) Die Signale P' und Q¹,. die von den Kodierern 3a und 3b abgeleitet werden, werden beide dem Pufferkreis 4 zugeführt und in Signale mit zwei Bits umgesetzt, die abwechselnd als ein Signal von dem Pufferkreis 4 abgeleitet werden, wodurch die folgenden Ausgangssignale erhalten werden:

P" = 11, 12, 15, 16, ..... Q" =13, 14,. Pt, P2, ....

Diese Operation wird im einzelnen unter Bezugnahme auf Pig. 6 beschrieben. Gemäß Pig. 6 führen nämlich die Kodierer 3a und 3b die (4)3)-Kodieroperation aus, so daß die Ausgänge P¹ und Q' von diesen Kodierern 3a und 3b durch Schritte- von vier Bits mit derselben Taktgebung ausgeführt werden und jeweils den Registern 4a und 4b zugeführt werden. Die in den Registern 4a und 4b gespeicherten Inhalte werden gleichzeitig bei der nächsten Taktgebung gelesen und den Schieberegistern 4c und 4d zugeführt. In diesem Palle haben die in den Schieberegistern 4c und 4d gespeicherten Inhalte dieselbe. Anordnung, wie dies in Pig. 15D durch P^fl und Q^tr gezeigt ist. Dann werden die Inhalte der Schieberegister 4c und 4d nacheinander durch ein Bit, d.h. im ganzen zwei Bits, zu der Zeit gelesen, die viermal so schnell wie die voranstehend erwähnte ist.

Die somit erhaltenen Signale P'¹ und Q¹¹ werden, dem Differentialkodierer 5 zugeführt. Der Differentialkodierer 5 entscheidet die Phase, die von der vorangehenden Träger— phase in Übereinstimmung mit dem von dem Kodierer 5 abgeleiteten Symbol verschoben werden soll, und erzeugt ein Kodesignal entsprechend der absoluten Phasenlage des Sendeträgers. Die Phase des Trägers wird des,weiteren, durch den Modulator 6 in Übereinstimmung mit dem KodeSignalausgang von dem Differentialkodierer 5 verschoben.· und ein

409 829/073 3

phasenmoduliertes Signal wird an dem Ausgangssignalanschluß 7 abgeleitet und in geeigneter Weise übertragen.

In dein Empfänger werden die in dem Sender ausgeführten Operationen in umgekehrter Reihenfolge ausgeführt, um das ursprüngliche Signal zu demodulieren.

Wie in Pig. 9 gezeigt ist, wird nämlich das phasenmodulierte Signal an dem Eingangsanschluß 8 empfangen und dem Demodulator 9 und dem Differentialdekodierer 10 zugeführt, um die Signale P" und Q" der Pig. 15D zu erhalten, die dann dem Pufferkreis 11 zugeführt werden, um die Signale P¹ und Q^! der Pig. 150 zu erlangen. Diese Signale P¹ und Q¹ werden jeweils durch getrennte Dekodierer 12a und 12b dekodiert, um die Signale P und Q der Pig. 15B zu erhalten. Des weiteren werden die Ausgänge von den Dekodierern 12a und 12b durch den Parallel-Reihen-Umsetzer 13 in das Reihensignal der Pig. 15A umgesetzt.

Auf diese Weise übt bei der Erfindung, wenn ein bestimmtes Symbol der Signale?" und Q" der Pig. 15D, die von dem Differentialdekodierer 10 abgeleitet werden, z.B. (11, i3), fehlerhaft ist, die Differentiallogik des Pehlers einen Einfluß auf das Signal (i2, i4) aus und.eines der Bits des Symbols (i2, 14) wird fehlerhaft, was dazu führt, daß

in dem Burstfehler zwei aufeinanderfolgende Symbole fehlerhaft sind. Da aber diese Symbole (i1, i3) und (i2, 14) durch die verschiedenen Dekodierer 12a und 12b dekodiert werden, ist der Pehler des an jeden der Dekodierer 12a und 12b angelegten Signals der Randomfehler, wobei nur ein Symbol fehlerhaft ist. In jedem der Dekodierer 12a und 12b wird der Randomfehler durch den Paritätsbit korrigiert, der durch die Randomfehlerkorrekturlogik hinzugefügt wird.

Gemäß der Erfindung ist es möglich, einen Pehler zu korrigieren, indem ein Randomfehlerkorrekturkode mit niedriger Korrekturfunktion verwendet wird.

409829/0 7 33

Pig. 16 iat ein Blockschaltbild eines Beispiels der "Vorrichtung, die in dem Falle verwendet wird, in dem der Randomfehlerkorrekturkode einem 2^m- Phasen-Differentialphasenmodulationssystem zugeführt wird. Die Teile, die den Teilen entsprechen, die voranstehend in bezug auf Fig. 5 beschrieben worden sind, sind mit denselben Bezugszeichen versehen und deshalb wird eine Detailbeschreibung nicht wiederholt. In Pig. 16 bezeichnen A1, A2, A3,... und Am .Ausgangssignale von dem Pufferkreis 4 und A1', A2¹, A3¹... und Am¹ Ausgangssignale von dem Differentialkodierer 5. .

409829/0733

Claims

1 · Kodieranordnung für ein Differentialphasenmodulationssystem, bei dem ein Eingangssignal in ein Signal kodiert wird, das einen Fehlerkorrekturkode enthält, wobei vorbestiminte Bits des kodierten; Signals als ein Symbol verwendet werden und wobei die Phase eines Trägers in Übereinstimmung mit dem Symbol verschoben wird, gekennzeichnet durch Reihen-Parallel-Umsetzeinrichtungen zum Umsetzen eines Reiheneingangssignals in Parallelsignale, durch Kodiereinrichtungen zum Kodieren jedes der umgesetzten Signale in ein Signal, das einen Fehlerkorrekturkode enthält, und durch Puffereinrichtungen zum Teilen der kodierten Signale in vorbestimmte Bits und zu derem abwechselnden Erzeugen jeweils in der Form eines Symbols.

2. Kodieranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Reihen-Parallel-TJmsetzeinrichtungen aus einer vorbestimmten Zahl von Flip-Flops bestehen.

3. Kodieranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Kodiereinrichtungen aus einem Umlaufkodierer bestehen, der einen Paritätsgenerator enthält, um ein Paritätsprüfbit von dem Ausgangesignal zu erzeugen.

4. Kodieranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Puffereinrichtungen aus wenigstens zwei Registern, um darin die Parallelsignale zu speichern, die von den Kodiereinrichtungen abgeleitet 'Sind, und aus wenigstens zwei Schieberegistern bestehen, die mit in geeigneter Weise gemischten Signale von den Registern gespeist werden und abwechselnd vorbestimmte Bits als ein Symbol erzeugen.

40 9829/073 3