DE2364874C3

DE2364874C3 - Kodieranordnung für ein Differentialphasenmodulationssystem

Info

Publication number: DE2364874C3
Application number: DE2364874A
Authority: DE
Inventors: Yukio Sohma; Yoshikazu Tsuji
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1972-12-29
Filing date: 1973-12-28
Publication date: 1980-01-17
Also published as: IT1000757B; SE7416237L; JPS4991180A; FR2212707B1; US3891959A; GB1452140A; CA1001305A; JPS5325443B2; DE2364874A1; SE406563B; DE2364874B2; FR2212707A1

Description

Die F.rfirulung betrifft eine Kodieranordnung für ein Differentialphasenmodulationssystem, bei der ein Eingangssignal in ein Signal kodiert wird, das einen Fehlerkorrekturkode enthält, wobei vorbesiimmte Bits des kodierten Signals als ein Symbol verwendet werden und wobei die Phase eines Trägers in Übereinstimmung mit dem Symbol verschoben wird. Diese Kodieranordnung enthält Reihen-Parallel-Umsetzeinrichtungen zum Umsetzen eines Reiheneingangssignals in Parallelsignale, Kodiereinrichtungen zum Kodieren jedes der umgesetzten Signale in ein Signal, das einen Fehleikorrekturkode enthält, und Puffereinrichtungen zum Teilen der kodierten Signale in vorbestimmte Bits und zu deren abwechselndem Erzeugen jeweils in der Form eines Symbols.

Die Erfindung Bezieht sich auf eine Kodieranordnung für eine Differentialphasenmodulation in einem digitalen Nachrichtensystem.

Bei einem digitalen Datennachrichtensystem ist es ideal, die Daten ohne Erzeugen von Fehlern zu übertragen, jedoch wird in der Praxis ein Fehler in dem Signalsymbol auf der Übertragungsleitung verursacht, so daß in vielen Fällen eine Fehlersteuerung in der Empfangsstation erforderlich ist. Insbesondere im Falle einer Datenübertragung über ein Satellitensystem ist, da die Fehlerrate dieses Satellitensystems im Vergleich mit der eines Bodennachrichtensystems sehr hoch ist, die Fehlersteuerung für die Übertragung unerläßlich. Ein bisher für solche Fehler steuerung vorgeschlagenes Verfahren besteht darin, daß ein Signal, das einen Fehlerkorrekturkode verwendet, übertragen wird. In der Empfangsstation wird ein auf der Übertragungsleitung erzeugter Fehler ermittelt und durch den Fehlerkorrekturkode korrigiert. Der Fehlerkorrekturkode besieht üblicherweise aus einem Informationsbit, das eine Information enthält, und einem redundanten Bit (Paritätsprüfbit), das zu dem Informationsbit nach einer Regel in Beziehung steht. Von der Funktion her wird, der Fehlerkorrekturkode in zwei Arten von Fehlerkorrekturkodes aufgeteilt, d. h. in einen Randomfehlerkorrekturkode und einen Burstfehlerkorrekturkode.

Die beiden Arten der Fehlerkorrekturkodes werden selektiv in Übereinstimmung mit der Eigenschaft des in dem digitalen Datenübertragungssystem erzeugten Fehlers verwendet. Der Fehler wird nämlich in einen Randomfehler, der zufällig erzeugt wird, und einen Burstfehler, der in einer Folge erzeugt wird, klassifiziert. Der Randomfehlerkorrekturkode wird wirksam bei einem digitalen Datennachrichtensystem, bei dem ein Randomfehler erzeugt wird. Die Fehlerkorrekturfunktion des Randomfehlefkorrekturkodes wird bei einem digitalen Datenachrichtensystem extrem verschlechtert, bei dem ein Burstfehler erzeugt wird. Andererseits ist der Burstfehlerkorrekturkode bei einem digitalen Datennachrichtensystem wirksam, bei dem ein Burstfehler erzeugt wird. Wenn der Burstfehlerkorrckturkode bei dem digitalen Datennachrichtensystem verwendet wird, bei dem ein Randomfehler erzeugt wird, ist dessen Fehlerkorrekturfunktion im Vergleich mit dem Fall des Burstfehlerkorrekturkodes schlecht, und zusätzlich wird das Maß der Hardware unnötigerweise groß.

Im allgemeinen wird bei einem phasenverschieburigsgetasteten (PSK) Satellitensystem die PSK-Moduliilion in der Sendestation ausgeführt, und die Demodulation wird durch synchrone Auffindung in der Empfangsstation bewirkt, so daß cine Mehrdeutigkeit oder eine

h5 Unstabilitäl der Phase des Tragers, der in der Empfangsstation reproduziert wird, entfernt werden muß. Als ein Verfahren zum Enfernen dieser Unstabilität der Phase ist ein Differentialphasenmodulationssy-

stem vorgeschlagen worden.

Bei dem Differentialphasenmodulationssystem (DPSK) wird die Phase eines Trägers entsprechend einem bestimmten Signalsymbol als Bezug verwendet, und eine Änderung der Phase eines Trägers entsprechend dem nächst nachfolgenden Signalsymbol relativ zu der Bezugsphase, d. h. die Phasendifferenz zwischen den beiden Trägern, wird veranlaßt mit den zu übertragenden Daten zu korrespondieren. Bei der Datenübertragung unter Verwendung einer Phaseninversion, wenn 0 oder !I entsprechend den Daten in Abhängigkeit davon, ob die vorangehende Phase unverändert gehalten oder umgekehrt wird, wird z. B. ein Phaseninversions-Differentialphasenmodulationssystem erhalten. In gleicher Weise werden 4-. 8- und Mehrphasen-Differentiailphasenmodulationssysteme erhalten.

Bei dem Differentialphasenmodulationssystem, bei dem die Phase eines bestimmten Signals ungenau empfangen wird, auch wenn die Phase des nächstfolgen-' den Signals genau empfangen wird, wird im übrigen die Entscheidung der Daten auf der Basis der genau empfangenen Signalphase ungenau, da die Phase des Signals, das als Bezug verwendet wird, ungenau ist, und als Ergebnis wird ein kontinuierlicher Fehler, d. h. ein Burstfehler, erzeugt.

Andererseits kann bei einem Satellitensystem der Fehler auf der Übertragungsleitung üblicherweise durch thermisches Rauschen erzeugt werden, und dieser Fehler kann als Randomfehler betrachtet werden. Wenn ein Differentialphasenmodulationssystem bei dem Satellitensystem verwendet wird, wird demgemäß ein Signal mit einem Randomfehler, der auf der Übertragungsleitung erzeugt wird, als Signal mit einem burstartigen und Randomfehler demoduliert. Um das demodulierte Signal mit dem burstartigen und Randomfehler zu korrigieren, kann der Burstfehlerkorrekturkode verwendet werden, jedoch ist es notwendig, daß der verwendete Burstfehlerkorrekturkode das Signal in einem Bereich korrigiert, der auch den Randomfehler überträgt. Es ist erforderlich, daß der Burstfehlerkorrekturkode in seiner Korrekturfunktion sehr gut ist. Als Ergebnis wird deshalb das Maß der Hardware unvermeidbar groß.

In diesem Falle ist es auch möglich, den Randomfehlerkorrekti'.rkode zu verwenden, jedoch ergibt dies dadurch ein Problem, daß es erforderlich ist, daß der verwendete Randomfehlerkorrekturkode in seiner Korrekturfunktion extrem groß ist.

Die Aufgabe der Erfindung besteht darin, eine Kodieranordnung für eine Differentialphasenmodulation zu schaffen, die so ausgebildet ist, daß sie einen burstartigen Fehler in dem Differentialphasenmodulationssystem, wie oben erwähnt, durch die Verwendung eines Randomfehlcrkorrekturkodes korrigieren kann, dessen Korrekturfunktion so niedrig ist, daß sie nur einen Fehler von z. B. einem Bit korrigieren kann, wodurch die Hardware vereinfacht wird.

Gelöst wird diese Aufgabe durch die Merkmale des Kennzeichens des Patentanspruchs. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Aus dem Obigen ergibt sich, daß gemäß der Erfindung durch eine geeignete Kombination von bekannten Schaltungen eine Diffcrenlialphasc erzeugt wird, nachdem die Reihenfolge der Symbole geändert worden ir> ist, so daß keine Möglichkeit besteht, daß ein burstartiger Fehler auftritt. Auch wenn ein Fehler erzeuet wird, ist dies ein Randomfehler. und dieser kann somit mit dem Randomfehlerkorrekturkode korrigiert werden, der eine Korrekturfunktion von etwa einem Bit hat, wobei die dafür erforderliche Hardware klein sein kann.

Die nachfolgende Beschreibung von bevorzugten Ausführungsformen der Erfindung nimmt auf die Zeichnung Bezug. In der sind

F i g. I ein Blockschaltbild des Aufbaus eines digitalen Nachrichtensystems, bei dem eine 4-Phasen-Differentialphasenmodulation ausgeführt wird,

F i g. 2, 3 und 4 Darstellungen zum Erläutern von Fehlermustern der empfangenen Daten bei dem 4-Phasen-Diffeientialphasenmodulationssystem,

Fig.5 ein Blockschaltbild des Senders der Anordnung nach der Erfindung,

Fig.6 ein Blockschaltbild von Einzelheiten des Hauptteils des in F i g. 5 dargestellten Senders, F i g. 7 ein Blockschaltbild eines Kodierers, F i g. 8 ein Blockschaltbild eines Differentialkodierers, F i g. 9 ein ß/ockschaltbild eines Empfängers,

Fig. 10 ein Blockschaltbild der Einzelheiten des Hauptteils des in F i g. 9 dargestellten Empfängers,

Fig. 11 ein Blockschaltbild eines Differentialkodierers,

Fig. 12 ein Blockschaltbild eines Taktphasen-Mehrdeutigkeit-iuntfernungskreises,

Fi g. 13 ein Blockschaltbild eines logischen Synchronkreises,

Fig. 14 ein Blockschaltbild eines Umlaufkodierers (Konvolutionaldekodierers),

Fig. 15 Diagramme zum Erläutern der Ordnung zum Ausführen der Erfindung und

Fig. 16 ein Blockschaltbild eines Senders, der in dem Falle verwendet wird, in dem die Erfindung bei einer 2^m-Phasen-Differentialmodulation angewendet wird.

Die Erfindung ist im allgemeinen bei Differentialphasenmodulationssystemen mit beliebigen Phasen anwendbar, wird jedoch nachfolgend im einzelnen unter Bezugnahme auf ein 4-Phasen-Differentialphasenmoiiulationssystem beschrieben.

Fig. 1 zeigt den Aufbau eines Nachrichtensystems, bei dem eine 4-Phasen-Differentialphasenmodulation ausgeführt wird. Gemäß F i g. I wird in einem Sender A ein Reiheneingangssignal in jeweils zwei Bits geteilt, und eine Differentialphasenmodulation wird derart ausgeführt, daß die Phase eines Übertragungsträgers entsprechend den geteilten Signalen verschoben wird, von denen jedes aus zwei Bits besteht, wobei das sich ergebende 4-Phasen-modulierte Signal über eine Übertragungsleitung übertragen wird. In einem Empfänger B wird das übertragene 4-Phasen-modulierte Signal empfangen und einer Differentialphasenmodulation unterworfen, um digitale Daten entsprechend der Phasendifferenz der kontinuierlich empfangenen Signale zu erzeugen.

F i g. 2 veranschauiient ein Fehlermuster der dimodulierten digitalen Daten in dem obenerwähnten 4-Phasen-Differentialphasenmodulationssystem. Diese Figur zeigt die Art, in der ein Fehler in den demodulierten digitalen Daten in dem Falle erzeugt wird, in dem eine Welle einer Phase unterschiedlich von der übertragenen Phase irrtümlich auf Grund von Rauschen od dgl. iii der Übertragungsleitung der F i g. 1 empfangen worden ist.

In Fig. 2 zeigen die schraffierten Teile fehlerhafte Bits der dcmodulicrtrn empfangenen Daten. Nimmt man nämlich an, daß, wenn eine bestimmte empfangene Phase fehlerhaft ist, eines der beiden Bits des demodulierten Svmbols 54 falsch wird, da eine

Demodulation der nächsten empfangenen Phase auf der Basis der dieser vorangehenden falschen Phase ausgeführt wird, wird das nächste demodulier!e Symbol 55 in diesem Falle beeinflußt und wird wenigstens eines der beiden Bits, die das Symbol 55 bilden, falsch. Dies wird des weiteren mil Bezug auf die Fig. 3 und 4 beschrieben.

F i g. 3 zeigt ein Beispiel der Beziehungen zwischen dem Symbol 5, das aus zwei Bits zusammengesetzt ist, und der Phasenverschiebung eines Trägers entsprechend dem Symbol S.

F i g. 4 erläutert die Beziehungen der Sendephase, der Empfangsphase und des Empfangssymbols zu den Sendesymbolen 51 bis 56 im Falle der Ausführung der 4-Phasen-Differentialphasenmodulation auf der Basis der in Fig. 3 gezeigten Beziehungen. In F i g. 4 zeigen die schraffierten Teile Fehler. In dem Falle, bei dem die Sendephase 270" (Phasenverschiebung von 90° gegen-■'lltAf Anf ·,,-. *-»»»«* Un_n^n η Dl"«rt»-«\ «·■» * r· η *-»*"· U η η Α Α η <-μ ucfV,! *j *.i *ui u ■ Ig ι~ 11 Dtui. 11 t ι iu.it,/ ν,ιιυμκ.ν.ιι*.ιιυ vjv-tii Symbol 54 fehlerhaft als 0° (schraffierter Teil) empfangen wird, wird z.B. das natürlich als (0. 1) demoduliert werden sollte, in der Praxis als (1, 1) demoduliert.

Bei der Demodulation des Symbols 55 soll dieses in der Form (0, 1) im Verfolg der natürlichen Phasenverschiebung von 90° demoduliert werden, jedoch wird das Symbol 55, da die Phasenverschiebung, die auf der Empfangsphase des vorangehenden Symbols 54 basiert. 0° ist, in der Form (0, 0) demoduliert. Auch wenn die Sendephase des Symbols 55 genau empfangen wird, werden nämlich die kontinuierlichen empfangenen Symbole, d. h. die Symbole 54 und 55, fehlerhaft genau so wie der burstartige Fehler.

Bei der Anwendung der Erfindung kann ein solcher burstartiger Fehler zu einem Randomfehler gemacht werden. Dies wird nachfolgend im Zusammenhang mit den F i g. 5 und 8 beschrieben.

F i g. 5 bis 8, die ein Beispiel der Erfindung erläutern, sind ein Blockschaltbild des Senders in dem Falle der Anwendung eines Randomfehlerkorrektur-(4, 3)-Kodes bei dem 4-Phasen-Differentialphasenmodulationssystem, ein detailiertes Blockschaltbild des Hauptteils des Senders, ein detailliertes Blockschaltbild eines I eiles des Senders und ein Blockschaltbild des Empfängers. Der Randomfehlerkorrektur-(4,3)-Kode ist aus drei Informationsbits und einem Paritätsbit zusammengesetzt.

In F i g. 5 bezeichnen i einen Eingangssignalanschluß. 2 einen Parallel-Reihen-Umsetzer, 3a und 3b Kodierer, 4 einen Pufferkreis, 5 einen Differentialkodierer, 6 einen Modulator und 7 einen Ausgangssignalanschluß.

F i g. 6 ist ein Blockschaltbild, das im einzelnen den in F i g. 5 dargestellten Sender zeigt, wobei der Sender seinem Eingangssignalanschluß I bis zu dem Differentialkodierer 5 erläutert ist Die Teile, die den Teilen in F i g. 5 entsprechen, sind mit denselben Bezugszeichen versehen. Jeder Teil des Senders wird nachfolgend beschrieben. Ti bezeichnet einen Taktgenerator, der einen Taktimpuls an den Sender liefert.

Parallei-Reihen-Umsetzer 2

Dieser besteht aus zwei Flip-Flops, durch die ein Reihendatensignal, das dem Eingangssignalanschluß 1 zugeführt wird, in zwei Parallelsignale umgesetzt wird. Das eine der beiden Parallelsignale wird einem Reihen-Parailel-Umsetzer 2a zugeführt, der aus drei Flip-Flops besieht, und wird des weiteren durch diese in drei Parallelsignale umgesetzt, während das andere Parallelsignal in gleicher Weise einem Reihen-Parallel-Umsel/.er zugeführt wird, der aus drei Flip-Fiep; besteht, und des weiteren durch diese in dre Parallelsignale umgesetzt wird. Die Reihen Parallel Umsetzer 2a und 2bsind in F i g. 5 weggelassen.

Kodiercr3aund3b

Diese Kodierer bestehen aus ersten und zweiter Umlaufkodierern. Die Wirkungsweise des Umlaufko dierers 3a oder 3b wird unter Bezugnahme auf Fig. i beschrieben. Der verwendete Umlaufkodierer ist eir (4. 3)-Umlaufkodierer, der mit einem Paritätsgeneratoi 3,v, wie gezeigt, versehen ist. Wenn der Umlaufkodierei mit Parallelsignalen von drei Bits gespeist wird, legt ei diese am Paritätsgenerator 3v an, der z. B. aus einen Schieberegister und aus einem Modulo-2-Addierci besteht, und erzeugt Signale von vier Bits, d. h Informationssignale von drei Bits und eine Parität vor einem Bit. Der Paritätsgenerator 3* ist entsprechenc

A *

' Kl L- L·* L· 1 f

Pufferkreis 4

Dieser enthält Register 4a und Ab und Schieberegistei 4c und 4rf von denen jedes aus vier Flip-Flops besteht Die Parallelsignale von vier Bits, die von derr Umlaufkodierer 3a abgeleitet werden, werden einmal ir dem Register 4a gespeichert, und die Parallelsignale vor vier Biis von dem Unilaufkodierer 3b werden auch ir dem Re /ster 4b gespeichert. Die Ausgänge von der Registern 4a und 4b werden durch die Schieberegistei 4c und 4c/ zusammengemischt. Zwei der vier Ausgänge von dein Register 4a weiden nämlich abwechselnd ar einen der Flip-Flops des Schieberegisters 4c angelegt und die beiden verbleibenden Ausgänge werder abwechselnd an einen der Flip-Flops des Schieberegi

!5 sters 4d angelegt. In gleicher Weise werden die viel Ausgänge von dem Register Ab auch an die Schieberegi ster 4c und 4d angelegt. Durch diesen Vorgang sine Parallelsignale von zwei Bits, die dann an der Differentialkodierer 5 angelegt werden, zwei Bits, die von dem Schieberegister 4c oder 4d abgeleitet werden und diese werden abwechselnd an den Differentialko dierer5 angelegt.

Differentialkodierer 5

α Dieser nimmt eine differentiale Logik auf Grund dei Parallelsignale der beiden Bits an und dient dazu Kodesignale zu erzeugen, die dem Modulator f zugeführt werden. Dieser Differentialkodierer 5 ist irr einzelnen in Fig. 8 gezeigt. Gemäß Fig. 8 besteht dei Differentialkodierer 5 aus einem Kodeumsetzerkreis 5* zum Umsetzen eines grauen Kodes in einen natür.'Vher Kode, aus Volladdierern Sb und 5c zum Erlangen einei Differentiallogik des natürlichen Kodes und aus e'men Kodeumsetzerkreis Sd zum Umsetzen des natürlicher Kodes in den grauen Kode. Der Kodeumsetzerkreis 5« besteht aus vier Flip-Flops 5a 1, 5a Z 5a 3 und 5a 4 unc einem Exklusiv-Oder-Kreis Sax. Der Kodeumsetzerkreis Sd besteht aus zwei Flip-Flops 5c/1 und Sd2 und einem Exklusiv-Oder-Kreis Sdx. Die Umsetzung des grauen Kodes in den natürlichen Kode zum Erlanger der Differentiallogik mit den Volladdierern Sb und 5c dient dazu, den Schaltungsaufbau zu vereinfachen. Falls keine Notwendigkeit zur Vereinfachung des Schaltungsaufbaus besteht, ist es möglich, die Differentiallogik zu erhalten, ohne den grauen Kode in der natürlichen Kode umzusetzen. Tabelle 1 zeigt eine Differentiallogik. In dieser Tabelle bezeichnen die angehängten Buchstaben »M< und »G« jeweils die

natürlichen und grauen Kodes und numerische Werte, die besonders zu beachten sind, sind durch gestrichelte Linien umrandet. Tabelle I zeigt die Diffcrcntiallogik unter der Annahme, daß in den lallen, daß die Informationsbits (0.0), (0.1). (I.I) und (1.0) sind, die Phasenverschiebungen des Trägers jeweils 0, 90. 180 und 270" sind.

Als ,r- chstes wird der Empfänger beschrieben.

In F i g. 9 bezeichnen 8 einen Eingangssignalanschluß. 9 einen Demodulator, 10 einen Differentialdekodierer. It einen Pufferkreis. I2<? und 126 Dekodie.tr. 13 einen Parallel-Reihen-Umsetzer und 14 einen Ausgangs-Signalanschluß.

Fig. 10 ist ein Blockschaltbild, das im einzelnen den in F i g. 9 dargestellten Empfanger zeigt, wobei dieser von dem Differentialdekodierer 10 bis zu dem Ausgangssignalanschluß 14 dargestellt ist. Die Teile, die den Teilen in F i g. 9 entsprechen, sind mit denselben Bezugszci-

nachfolgend beschrieben. T2 bezeichnet einen Taktgenerator, der einen Taktimpuls dem Empfänger zuführt.

Differentialdekodierer 10

Dieser Kreis dient da/u, die Diffcrentiallogik von den Parallelsignalen von zwei Bits /u entfernen und das ursprüngliche Signal zu erlangen, d. h. führt eine Operation aus, die der Operation des Differentialkodicrers 5 des Sanders entgegengesetzt ist. F i g. 11 zeigt den Differentialdekodierer 10 im einzelnen. Gemäß F i g. 11 jo bestel. der Differentialdekodierer 10 aus einem Kodeumsetzerkreis 10,7 zum Umsetzen des grauen Kodes in den natürlichen Kode, aus Volladdierern 10b und 10f zum Entfernen der Differentiallogik von dem natürlichen Kode, aus einem Kodeumsetzerkreis 1Od zum Umsetzen des natürlichen Kodes in den grauen Kode und aus einem Exklusiv-Oder-Kreis 1Oe. Der Kodeumsetzerkreis 10a ist mit vier Flip-Flops 10« 1. 10a 2, 10a 3 und 10a 4 und einem Exklusiv-Oder-Krcis 10a* versehen. Der Kodeuinsetzerkreis 10c/ist mit zwei Flip-Flops 10dl und lOc/2 versehen. In diesem Falle wird die Kodeumsetzung auch zur Vereinfachung des Schaltungsaufbaus ausgelührt. Uegebenenlalls kann die Operation der Entfernung der Differentiallogik ausgeführt werden, ohne den grauen Kode in den natürlichen Kode umzusetzen. Tabelle 2 zeigt die Differentiallogik an der Seite des Empfängers unter derselben Annahme wie die. auf die oben im Zusammenhang mit Tabelle 1 Bezug genommen wurde.

Pufferkreis 11 ^D°

Dieser Kreis besteht aus einem Taktphasen-Mehrdeutigkeitsentfernungskreis lla, aus 4-Bit-Registern 116 und lic. die jeweils aus vier Flip-Flops bestehen, und aus einem Synchronkreis lld

Der Taktphasen-Mehrdeutigkeitsentfernungskreis lla ist ein Kreis zum Andern der Verbindungen der Signale, die den Dekodierern 12a und 126 zugeführt werden. Dieser Kreis ist in Fig. 12 im einzelnen dargestellt. Gemäß Fig. 12 enthält der Taktphasen-Mehrdeutigkeitsentfernungskreis lla einen 2-Bit-Zähler Hai. der für vier Zählungen geeignet ist, einen Dekodierer lla2, Verzögerungskreise Ila3, lla4, ila5, ... und lla8, die aus Flip-Flops bestehen, UND-Torkreise lla9, lla 10, lla 11,... und lla 16und ODER-Kreise XXa 17 und lla 18. Der Zähler lla 1 zählt umlaufende Signale bis vier, die an diesen von dem Synchronkreis lld angelegt werden, und der Ausgang von dem Zähler 11;) 1 wird durch den Dekodierer lla 2 dekodiert, und dann wird gemäß seinen Werten, z. B. (0,0), (0,1). (1,0) und (1,1). eines der Paare der UND-Torkreise 11 a9 und lla 13, M₁)IO und 11«) 14, Hall und lla 15 sowie lla 12 und lla 16 betätigt. Wenn z.B. die UND-Torkreise Ila9 und II.) 13 eingeschaltet werden, wird die Folge der Daten an diese durch den Flip-Flop angelegt, der mit den Verzögerungskreisen 111?3. Ilf74 und Ila5 sowie Ila6, Ila7 und lla8 gebildet ist, wodurch ein um drei Bits verzögerter Ausgang erzeugt wird. Wenn die UND-Iorkreise lla 12 und lla 16 eingeschaltet werden, wird die Folge der Daten nicht verzögert. Auf diese Weise leitet der Taktphasen-Mehrdeutigkeitsentfernungskreis einen Ausgang von Daten in vier Arten ab, d. h. nichtverzögerte, um I Bit verzögerte, um 2 Bits verzögerte und um 3 Bits verzögerte. Diese werden in Abhängigkeit von dem Wert ausgewählt, mit dem der Dckcdicrcr ! is 2 den "ez.ählier: !nhal! des Zählers !!si dekodiert.

Eines der beiden von dem Taktphasen-Mehrdeutigkeitsentfernungskreis I la abgeleiteten parallelen Signale wird einer Reihen-Parallel-Umsetzung in dem Register 116 unterworfen, und das andere Parallelsignal wird auch einer Reihen-Parallel-Umsetzung in dein Register 1 Ir unterworfen. Die resultierenden Parallelsignale von insgesamt acht Bits werden den Dekodierern 12a und 126 durch eine Operation zugeführt, die der Mischoperation entspricht, die vorangehend in dem Sender ausgeführt worden ist.

Der Synchronkreis Hd ist ein Kreis, der entscheidet, ob die Eingangssignale zu den Dekodierern 12a und 126. d. h. Parallelsignale mit 4 Bits, die in den vier Arten geteilt sind, genau geteilt sind oder nicht. Wenn der Kreis entscheidet, daß die Taktphase falsch ist, legt er das Umlaufsignal an den Taktphasen-Mehrdeutigkeitsentfemungskreis 11 λ an. Der Synchronkreis Wd ist im einzelnen in Fig. 13gezeigt.Gemäß Fig. 13 enthält der Synchronkreis Hd einen Fehlerzähler 11dl, einen Periodenzähler 11er 2 und einen Schwellwertentscheidungskreis 11d3. Der Fehlerzähler 11dl zählt Korrekturimpulse, die von den Dekodierern 12a und 126 zugelührt werden. Uer Keriodenzähier lic/2 zählt eine bestimmte Zeitperiode und legt ein Entscheidungstaktsignal an den Schwellwertentscheidungskreis Hd3 an, um diesen zu instruieren, daß er bestimmt, wie viele Male eine Korrektur innerhalb der bestimmten Zeitperiode ausgeführt worden ist. Auf der Grundlage des obigen Entscheidungstaktsignals prüft der Schwellwertentscheidungskreis 11 d3 periodisch, ob die Zählung durch den Fehlerzähler HdI einen vorbestimmttn Schwellwert übersteigt oder nicht. Wenn die Zählung den Schwellwert übersteigt, wird berücksichtigt, daß die Taktphase falsch ist, und das Umlaufsignal, das ein Steuersignal zum Ändern der Taktphase ist, wird an den Taktphasen-Mehrdeutigkeitsentfernungskreis lla angelegt.

Dekodierer 12a und 126

Diese Dekodierer bestehen aus einem Umlaufdekodierer, der im einzelnen in Fig. 14 gezeigt ist. Der hierbei verwendete Umlaufdekodierer ist ein (43)-Umlaufdekodierer, der mit einem Paritätsgenerator 121, einem Syndrom-Register 122, einem Schwellwertentscheidungskreis 123, Verzögerungskreisen 124,125 und 125 und Exklusiv-Oder-Kreisen 127, 128, 129 und 1210 versehen ist. Auf der Grundlage von drei Informationsbits mit Ausnahme des Paritätsprüfbits, die dem

Umlaufdekodierer von dem Register Hb oder Hc zugeführt werden, erzeugt der Paritätsgenerator ein neues Paritätsbit in derselben Weise wie bei dem (4,J)-Umlaufkodierer. Das neue Paritätsbit und das empfangene Paritätsbit werden miteinander in dem Exklusiv-Oder-Krois 127 verglichen und »0« oder »I« wird dem Syndromregister 122 in Abhängigkeit davon zugeführt, ob dit Paritätsbits miteinander zusammenfallen oder nicht. Das Syndrom-Register 122 speichert den vorstehend erwähnten logischen Wert »I« und speist den Schwellwertentscheidungskreis 123 mit einem Steuersignal von einem Abgriff, der in geeigneter Weise durch den verwendeten Fehlerkorrekturkode ausgewählt ist. Der Schwellenwertentschcidungskreis 123 entscheidet z. B. durch Mehrarbeit, ob eine Korrektur ausgeführt werden soll oder nicht. Im Falle einer Korrektur wird ein Korrekturimpuls an einen der Exklusiv-Oder-Kreise 128, 129 und 1210 und an den

124 bis 126 sind so vorgesehen, daß die Korrektur mit einem zu korrigierenden Bit zusammenfallen kann, und sie sind üblicherweise mit Flip-Flops ausgebildet.

Schieberegister 13a und 136

Durch diese Register werden die Ausgänge von den Dekodierern 12a und Mb, d.h. die 3-Bit-lnformat^;onssignale mit Ausnahme des Paritätsprüfbits, einer Parallel-Reihen-Umsetzung unterworfen. In F i g. 9 sind die Register weggelassen.

Parallel-Reihen-Umsetzer 13

Durch diesen Umsetzer 13 werden die Reihensignale, die durch die Schieberegister 13a und 13£> umgesetzt sind, des weiteren in Reihensignale umgesetzt, um die ursprünglich übertragenen Daten zu erhalten, die an dem Ausgangsanschluß 14 abgeleitet werden.

Unter Bezugnahme auf F i g. 15A bis 15D werden die Operationen des erfindungsgemäßen Systems, das durch die Vorrichtung in der Praxis ausgeführt wird, die wie oben beschrieben aufgebaut ist, in der Ordnung in Verbindung mit dem Falle der Verwendung des Senders der F i g. 5 beschrieben.

(A) Eingangssignale /1, /2, /3,... werden dem Eingangssignalanschluß 1 zugeführt.

(B) Die Eingangssignale /1, /2, /3,... werden durch den Reihen-Parallel-Umsetzer 2 in die folgenden Parallelsignale unv» esetzt:

(C) Die Parallelsignale P und Q werden jeweils den Kodierern 3a und 3b zugeführt, um die folgenden (4,3)-Kodes zu erhalten:

P' = /1,/3,/5,Pl....
Q' = i'2,i4,i6,P2,...

P1 und P 2 stellen Paritätsbits dar.

(D) Die Signale P' und Q', die von den Kodierern 3a und 3b abgeleitet werden, werden beide dem Pufferkreis 4 zugeführt und in Signale mit zwei Bits umgesetzt, die abwechselnd als ein Signal von dem Pufferkreis 4 abgeleitet werden, wodurch die folgenden Ausgangssignale erhalten werden:

P" =/I₁/2./5,/6,...
Q" = i3,i4,P\,P2,...

Diese Operation wird im einzelnen unter Bezugnahme auf F i g. 6 beschrieben. Gemäß Fig. 6 führen nämlich die Kodierer 3;i und 3b die (4,3)-Kodieroperation aus, so daß die Ausgänge P' und Q' von diesen Kodierern 3;/ und 3b durch Schritte von vier Bits mit derselben Taktgebung ausgeführt werden und jeweils den Registern 4;) und 4b zugeführt werden. Die in den Registern 4a und 4b gespeicherten Inhalte werden gleichzeitig bei der nächsten Taktgebung gelesen und den Schieberegistern 4c und 4J zugeführt. In diesem Falle haben die in den Schieberegistern 4c und 4c/ gespeicherten Inhalte dieselbe Anordnung, wie dies in F i g. I5D durch /'"und (?'gezeigt ist. Dann werden die Inhalte tier Schieberegister 4c und 4</ nacheinander durch ein Bit, d. h. im ganzen zwei Bits, zu der Zeit gelesen, die viermal so schnell wie die voranstehend erwähnteist.

Die somit erhaltenen Signale P"und ζ)" werden dem Differentialkodierer 5 zugeführt. Der Differentialkodierer 5 entscheide! die Phase, 'lip von <li*r vorangehenden Trägerphase in Übereinstimmung mit dem von dem Kodierer 5 abgeleiteten Symbol verschoben weiden soll, und erzeugt ein Kodcsignal entsprechend der absoluten Phasenlage des Sendeträgers. Die Phase des Trägers wird des weiteren durch den Modulator 6 in Übereinstimmung mit dem Kodesignalausgang von dem Differentialkodierer 5 verschoben, und ein phasenmoduliertes Signal wird an dem Ausgangssignalanschluß 7 abgeleitet und in geeigneter Weise übertragen.

In dem Empfänger werden die in dem Sender

JO ausgeführten Operationen in umgekehrter Reihenfolge ausgeführt, um das ursprüngliche Signal zu demodulieren.

Wie in Fig. 9 gezeigt ist, wird nämlich das phasenmodulierte Signal an dem Eingangsanschluß 8

■15 empfangen und dem Demodulator 9 und dem Differentialdekodierer 10 zugeführt, um die Signale P" und Q" der Fig. 5D zu erhalten, die dann dem Pufferkreis 11 zugeführt werden, um die Signale P'und Q' der Fig. 15C zu erlangen. Diese Signale P' und Q'

^o werden jeweils durch gelrennte Dekodierer 12a und 12b dekodiert, um die Signale P und Q der Fig. 15B zu erhalten. Des weiteren werden die Ausgangssignale von den Dekodiere™ 12a und Mb durch den Paraiiei-Reihen-Umsetzer 13 in das Reihensignal der Fig. I5A umgesetzt.

Auf diese Weise übt bei der Erfindung, wenn ein bestimmtes Symbol der Signale P" und Q" der Fig. 15D, die von dem Differentialdekodierer 10 abgeleitet werden, z.B. (H, /3), fehlerhaft ist. die Differentiallogik des Fehlers einen Einfluß auf das Signal (H, /4) aus, und eines der Bits des Symbols (i2, /4) wird fehlerhaft, was dazu führt, daß in dem Burstfehler zwei aufeinanderfolgende Symbole fehlerhaft sind. Da aber diese Symbole (H, /3) und (H, /4) durch die verschiedenen Dekodierer 12a und 12£> dekodiert werden, ist der Fehler des an jeden der Dekodierer !2a und 126 angelegten Signale der Randomfehler, wobei nur ein Symbol fehlerhaft ist. In jedem der Dekodierer 12a und 12b wird der Randomfehler durch den Paritätsbit korrigiert, der durch die Randomfehlerkorrekturlogik hinzugefügt wird.

Gemäß der Erfindung ist es möglich, einen Fehler zu korrigieren, indem ein Randomfehlerkorrekturkode mit riedriger Korrekturfunktion verwendet wird.

Fig. i6 ist ein Blockschaltbild eines Beispiels der Vorrichtung, die in dem Falle verwendet wird, in dem der Randomfehlerkorrekturkode einem 2^m-Phaien-Dif-

ferentialphasenniodiilalionssyslem zugeführt wird. Die Teile, die den Teilen entsprechen, die voranstehend in bezug auf Fig. 5 beschrieben worden sind, sind mit Jenseiben Bezugszeichen versehen, und deshalb wird eine Detailbeschreibung nicht wiederholt. In F-"ig. 16 ■>

bezeichnen A 1, A2, A 3 und Am Ausgangssignale

von dem Pufferkreis 4 und A V, A 2', A3' und Am'

Ausgangssignale von dem Differentialkodierer 5.

Hierzu 10 Blatt Zeichnungen

Claims

1 Patentansprüche:

1. Kodieranordnung für ein Differentialphasenmodulationssystem zum Kodieren eines Eingangssignals in ein Fehlerkorrektursignai, das Informationsbits und Paritätsprüfbits, die zu den Informationsbits nach einer bestimmten Regel in Beziehung stehen, enthält, wobei jede aufeinanderfolgende, vorbestimmte Zahl von Bits des Fehlerkorrektursignals ein jeweils entsprechendes Symbol bestimmen und wobei das Symbol darstellt, um wieviel die Phase eines Trägers unter Bezug auf die Sendephase des Trägers entsprechend demjenigen Symbol verschoben werden soll, das um ein Symbol dem ersteren Symbol vorangeht, gekennzeichnet durch Reihen-Parallel-Umsetzeinrichtungen zum Empfangen und Umsetzen eines Eingangs-Reihensignals in zwei parallele Bitsignale in solcher Weise, daß jedes Bit neben dem anderen Bit des Eingangs-Reihensignals aufeinanderfolgend in zwei parallele Bitsignale geteilt wird, durch Kodiereinrichtungen zum jeweiligen Empfangen der beiden parallelen Bitsignale von den Umsetzeinrichtungen, zum Kodieren jedes der beiden parallelen Bitsignale in das Fehlerkorrektursignal und zum Erzeugen von zwei parallelen kodierten Ausgangssignalen und durch Puffereinrichtungen (Signalfolgeumsetzetnrichtungen) zum Empfangen und Umsetzen der beiden parallelen kodierten Signale in der Weise, daß die beiden parallelen kodierten Signale in einer aufeinanderfolgenden, vorbestimmten Zahl von das Symbol bestimmenden Bits festgehalten werden, wobei die auf diese Weise festgehaltene, -,orbestimmte Zahl von Bits gleichzeitig ausgegeben wird und diese Ausgabeoperation abwechselnd zv "ischen den parallelen kodierten Signalen ausgeführt wird.

2. Kodieranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Reihen-Parallel-Umsetzeinrichtungen aus einer vorbestimmten Zahl von Flip-Flops bestehen.

3. Kodieranordnung nach Anspruch I, dadurch gekennzeichnet, daß die Kodiereinrichtungen aus einem Umlaufkodierer bestehen, der einen Paritätsgenerator enthält, der auf die Bits jedes parallelen Signals anspricht, um jeweils entsprechende Paritätsprüfbits als Fehlerkorrekturkode für jedes parallele Signal zu erzeugen.

4. Kodieranordnung nach Anspruch I, dadurch gekennzeichnet, daß jedes Symbol wenigstens zwei Bits enthält und daß die Puffereinrichtungen wenigstens zwei Register zum Speichern der parallelen Ausgangssignale der Kodiereinrichtungen, wenigstens zwei Schieberegister, von denen jedes eine entsprechende Zahl von Stufen mit individuellen Eingängen aufweist, und Einrichtungen zum Zuführen der vorbestimmten Zahl von Bits jeweils in der abwechselnden Folge zu den Eingängen der jeweiligen entsprechenden aufeinanderfolgenden Stufen von wenigstens zwei Schieberegistern und zum gleichzeitigen Vorschieben der Schieberegister zum gleichzeitigen Auslesen der Bits von den entsprechenden Stufen aufeinanderfolgend für mehrere Stufen enthalten, wodurch ein Ausgangssignal mit der Folge der Symbole erzeugt wird.