DE2255881A1

DE2255881A1 - Verfahren und anordnung zur demodulation eines empfangenen datensignals

Info

Publication number: DE2255881A1
Application number: DE2255881A
Authority: DE
Inventors: Henry Charles Schroeder; John Robert Sheehan
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1971-11-17
Filing date: 1972-11-15
Publication date: 1973-05-24
Also published as: FR2161681A5; SE376138B; US3746995A; NL161015B; IT975749B; DE2255881C3; NL161015C; JPS5331348B2; AU4881072A; NL7215518A; DE2255881B2; BE791371A; AU470551B2; GB1410476A; JPS4863663A; CA996204A

Description

WESTERN ELECTRIC COMPANY Sohroeder 6-6

Incorporated

New York, N. Y., 10007, USA Verfahren und Anordnung zur Demodulation eines empfangenen Datensignals

Die Erfindung betriftt Verfahren und Anordnungen zur Demodulation einer empfangenen Datensignalwelle in einem synchronen differentiellen Phasenmodulations-Datenübertragungssystem.

Die Übertragung digitaler Daten über bandbegrenzte Kanäle, wie beispielsweise Sprachband-Fernsprephleitungen mit Hilfe von diffe-. rentiell codierten Phasenmodulationstechniken ist beispielsweise aus den US-PS 3 128 342 und 3 128 343 bekannt. Die multiplikative Modulation differentiell verzögerter und phasenverscjobener empfangener analoger Signalwellen, wie sie beispielsweise in der US-PS 3 128 343 beschrieben wurde, war die bevorzugte Demodulationstechnik für Phasenmodulations-Datensysteme. Es ist bei diesem analogen Verfahren schwierig, ein Fehlermaß mit genügender Genauigkeit zu gewinnen, um beispielsweise einen automatischen Entzerrer zu steuern. Es ist ebenfalls schwierig, dieses analoge Demodulatiohsverfahren auf Phasenmodulationssysteme mit mehr als vier Phasenlagen auszudehnen.

309821/0801

Es ist daher die Aufgabe der Erfindung, eine Demodulationsmöglichkeit für differentiell codierte Phasenmodulations-Datensignale jeder beliebigen Ordnung, d.h. mit einer beliebigen Anzahl von verschiedenen Phasen mit Hilfe der Digitaltechnik anzugeben.

Eine weitere Aufgabe der Erfindung besteht darin, eine zuverlässigere und ökonomischere Methode der Demodulation differentiell codierter Phasenmodulations-Datensignale anzugeben.

Ferner ist es die Aufgabe der Erfindung, phasenmodulierte Datensignale in der Form genauer binärer Zahlen zu demodulieren, deren höchststellige Bits das übertragene Datensignal codieren und deren übrige niedrigstellige Bits einen Indexwert der Abweichung der gemessene Phasenwinkel von vorgewählten zulaß-■baren diskreten Phasenwinkeln angeben.

Gelöst werden diese Aufgaben durch ein Verfahren zur Demodulation einer empfangenen Datensignalwelle in einem synchronen differentiellen Phasenmodulations-Datenübertragungssystem, das durch folgende Verfahrensschritte gekennzeichnet ist: Feststellung von Übergängen in der empfangenen Datensignalwelle, deren Phasenänderungen zwischen den Sigiialintervallen codierte Daten darstellen,

309821 /0801

kontinuierliche Erzeugung einer sich wiederholenden Zählfolge, deren Länge bezüglich eines Zyklus der Trägerfrequenz der empfangenen Datensignalwelle koextensiv ist, Unterbrechung der Zählfolge bei einem fesigestellten Übergang während jedes Signalintervalls,

Aufzeichnung des Zustandes der Zählfolge unmittelbar nach der Unterbrechung und

Rückstellung der Zählfolge auf eine Bezugsbedingung, wenn ein Übergang festgestellt wird.

Für eine Anordnung zur Durchführung dieses Verfahrens besteht die Erfindung in folgendem:

einem Übergangsdetektor für die Feststellung von Übergängen

in der empfangenen Signalwelle,

einem Frequenzzähler, dessen maximaler Zählwert bezüglich eines Zyklus der Trägerfrequenz der Datensignalwelle koextensiv ist,

mehreren Frequenzzählerstufen, die auf eine vorgegebene Bezugsbedingung dann zurückgestellt werden, wenn während jedes Datensignalintervalles ein Übergang festgestellt wird und ein Ausleseregister für das Auslesen des Frequenzzähler^ zum Zeitpunkt der Feststellung eines Übergangs, als Maß der Phasenänderung in der empfangenen Signalwelle zwischen zwei aufein-

309821/080 1

anderfolgenden Signalintervallen.

Weitere Merkmale, vorteilhafte Ausgestaltungen und Weiterbildungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.

Durch die Erfindung werden eine Reihe von Vorteilen erzielt. So wird beispielsweise der von einem Hochgeschwindigkeitsoszillator angesteuerte Frequenzzähler ausgelesen und auf eine Bezugsbedingung zurückgestellt, die mit einem Übergang in einem empfangenen phasenmodulierten Datensignal zu jeder synchronen Abtastzeit koinzident ist. Der ausgelesene digitale Wert ist dann direkt der Phasenwinkeländerung zwischen aufeinanderfolgenden Abtastzeitpunkten proportional und daher leicht in Form digitaler Daten codierbar.

Ferner wird die Abtastgenauigkeit dadurch verbessert, daß die empfangene Niederfrequenz-Trägerbündel auf einen höheren Zwischenfrequenzpegel umgesetzt werden. Eine Aufwärtsmodulation der empfangenen Signalwelle vergrößert die Zahl der Nulldurchgänge in der Größe von zwei je Baud oder Signalintervall auf jeden gewünschten Wert. Der Aufwärtsmodulationsprozeß läßt die relative Phasenlage der Nieder- und Zwischenfrequenz-

3 0 9821/0801

wellen unverändert.

Ein Übergangsdetektor, der mit dem Hochfrequenzoszillator in Schritt gehalten wird, wird Von dem Auftreten des Datentaktimpulses getriggert, um ein Signal zu erzeugen, das für den Augenblick des Auftretens und die Polarität aufeinanderfolgender Nullübergänge in der empfangenen Signalwelle indikativ ist. AIg, Antwort auf das Auftreten eines Datenüberganges wird der Inhalt des Frequenzzählers ausgelesen und in ein Speicherregister übertragen. Zur Unterstützung des Hauptfrequenzzählers ist ein Ringzähler vorgesehen, der eine feste Kapazität besitzt, die geringer ist als diejenige des Hauptzählers, wobei der Ringzähler gestaltet wird, um eine Löschperiode für das positive Auslesen des Hauptfrequenzzählers zu liefern. Nach Erreichen des festen Zählwertes stellt der Ringzähler den Hauptzähler auf einen Bezugstatus zurück, der der Zahl der Oszillatorschwingungen Rechnung trägt, die während des Auslesevorganges übersprungen wurde.

Vorausgesetzt, daß der Präzisionsoszillator eine Frequenz abgibt, die ein binäres Exponentenverhältnis zu der Zwischenfrequenzdatenwelle besitzt, reichen die höchsten Binärstellen des Hauptfrequenzzählers aus, um das empfangene Datensignal zu deco^· dieren. Die übrigen Binärstellen sind für die Richtung und Größe

309821/0801

der Abweichung des beobachteten differentiellen Phasenwinkels von den zulaßbaren Codierungsphasenwinkel indikativ.

Im folgenden wird die Erfindung eines durch Zeichnungen erläuterten Ausführungsbeispiel näher beschrieben. Es zeigen:

Fig. 1 ein scheraatisches Blockschaltbild eines Phasenmodulations-Datenempfängers, in dem das Prinzip der Erfindung angewendet ist,

Fig. 2A und 2B Signaldiagramme eines Signalintervalls der Nieder- und Zwischenfrequenzwellen, deren Phasenwinkeländerungen zwischen den Signalintervallen digitale Daten codieren,

Fig. 3A und 3B Signaldiagramme eines einzigen Zyklus der Zwischenfrequenzwelle und eine zusammengesetzte analoge Darstellung des binären Inhaltes des Hauptfrequenzzählers, der in der Erfindung verwendet wird,

Fig. 4 ein schematisches Blockschaltbild eines Ausführungsbeispiels eines digitalen Demodulators für ein Phasenmodulations-Digitaldatenübertragungssystem gemäß der Erfindung und

Fig. 5 ein Impulsdiagramm zur Erläuterung des Betriebs der Einrichtung nach Fig. 4.

309821/0801

Fig. 1 zeigt das Blockdiagramm eines Empfängers für ein Differentiellcodierun^s-Phasenmodulations-Datenübertragungssystem. Dieser Empfänger demöduliert diffizienter als bekannte Empfänger, jedoch ebenso zuverlässig die differentiell phäsencodieften Mehrstufen-Digitalsignale desjenigen Typs, der in Kapitel 10 des Buches "Data Transmission" von W. R. Bennett und J₄R. Davey (McGraw-Hill Book Company, 1965) beschrie- .. ben wurde. Vierphasen (Fig. 10-1^ Seite 202), Aehtphasen (Fig. 10-2, Seite 202) und Phasensignale höherer Ordnung werden von der zu beschreibenden Anordnung compatibl demoduliert.

Der Empfänger von Fig. 1 besteht aus einem Empfangsfilter 11, einem Zwischenfrequenzmodulator 12, einer Zwisehenfrequenzquelle 13, einem Zwischenfrequenzfliter 14, einem Digitaldemodulator 15 und einem Datenverbraucher 16. Das empfangene phasenmodulierte Signal, das auf der Leitung 10 ankommt, ist eine typische Trägerwelle mit einer Frequenz, die für eine Fernsprech-Spraehbandübertragung geeignet ist, beispielsweise 180Ö Hz. Diskrete Phasen dieser Trägerwelle werden von einem Sigriaiintervall zu dem nächsten dazu benutzt, digitale Daten mit Hilfe ihrer Differenzen zu codieren. Das Empfangsfilter il definiert den Signaldurchlaßbereich und hält die außerhalb des Übertragungsbereiches liegenden Störsignale von dem Rest des Empfängers'

309821/0801

fern. Sofern die Baud oder Zeichengeschwindigkeit, das sind 1200, 1600 und 2000, mit der Trägerfrequenz vergleichbar ist, sind weniger als 2 Zyklen je Baud für die Codierung verfügbar.

Die Genauigkeit mit der Phasenänderungen zwischen den Bauds bestimmt werden können, wird dadurch verbessert, daß die empfangene Trägerwelle bezüglich der Frequenz hochtransformiert wird, um die Anzahl der je Bauf verfügbaten Zyklen für den Vergleich der Phasendifferenzen zu vergrößern. Ein Aufwärtsmodulationsfaktor von neun hat sich hierbei als brauchbar erwiesen. Daher moduliert eine lokale Trägerwelle mit der Frequenz f_T „, = 14,4 kHz, die in dem Block 13 erzeugt wird, eine Trägerwelle von 1800 Hz hoch auf 16, 2 kHz in dem Modulator 12. Das untere Seitenband mit 12, 6 kHz, das bei diesem Modulationsprozeß entstanden ist, wird in dem Filter 14 unterdrückt. Somit stehen nun neunmal mehr Durchgänge je Baud zur Verfügung, so daß eine genaue Phasenabtastung in der Nähe der Mitte jedes Bauds digital vorgenommen werden kann.

Der Digitaldemodulator 15 bestimmt und codiert gemäß der Erfindung Phasenänderungen von Baud zu Baud als mehrstellige binäre Zahlen und liefert diese speicherbaren Zahlen an einen Datenverbraucher 16. Mit einer einfachen Parallel-Serienwandlung können

309821/0801

2755881

die höchststelligen Bits in digitale Daten transformiert werden.

Fig. 2A zeigt eineinhalb Zyklen der Trägerwelle 35 mit der als Beispiel gewählten Frequenz f =1800 Hz und der beliebigen Phasenlage Q zur Codierung digitaler Daten mit einer Baudgeschwindigkeit von 1200 Hz. Die allgemeine Signalform ist die einer angehobenen Cosinuswelle. Die Phasenlage wird im Ideal-' fall mindestens während des Abtastintervalls im wesentlichen konstant gehalten.

Fig. 2B zeigt das gleiche Baudintervall der aufwärtsmodulierten Trägerwelle mit einer Zwischenfrequenz L, = 16, 2 kHz = 9f . Die Welle 36 hat die gleiche Phasenlage Q wie die Trägerweile f in Fig. 2A.

Fig. 3A stellt einen einzigen Zyklus 41 dar, der in der Nähe des Abtastpunktes der Zwischenfrequenzwelle 36 der Fig. 2B nach der Rechteckumformung liegt. Zur Realisierung der Lehre dieser

Erfindung wird der einzige Zyklus 41 in Fig. 3A in eine große

Anzahl von Zuwachsbeträgen geteilt, beispielsweise in 2 = 512 Zuwachsbeträge. Diese große Anzahl von Zuwachsbeträgen kann verwirklicht werden, wenn ein neunstufiger Frequenzzähler, der mit einem Signal der Frequenz f =8,2944 MHz angesteuert

309821/0801

wird, parallel ausgelesen wird. Diese parallele Auslesung ist in Fig. 3B als treppenförmiges Signal 42dargestellt. Es liegen 512 Stufen vor, die 360 des Phasenwinkels in ebensoviele Zuwachsbeträge unterteilen. Die am meisten rechts liegende Zählstufe enthält das höchststellige Bit (MSB).

Fig. 4 zeigt als Blockschaltbild ein bevorzugte Ausführungsbei-.. spiel des Digitaldemodulators gemäß der Erfindung. Der Digitaldemodulator besteht im wesentlichen aus einem Übergangsdetektor 20, einem Datentaktgeber 30, einem festen Oszillator 40, einem Frequenzzähler 50, einem Ringzähler 60 und einem Ausleseregister 70.

Jedes der numerierten Funktionselemente des Digitaldemodulators enthält eine oder mehrere bistabile Kippstufen (Fliflops) die verschiedene Ein- und Ausgänge besitzen. Die entsprechenden Eingänge und Ausgänge, die für ein gegebenes Flipflop erforderlich sind, werden in folgenderweise angegeben: T ist der Kippeingang, der, wenn er alleine aktiviert wird, das vorliegende Ausgangs signal von "1" auf "0" komplementiert oder umgekehrt. D ist der Dateneingang, der mit dem T-E ingang zusammenarbeitet um ein entsprechendes Ausgangs signal zu erzeugen, d.h., wenn D "1" ist, dann wird der Ausgang "1" sobald T aktiviert wird. S ist der Ein-

3 0 9 8 2 1/0801

Stelleingang, der unabhängig von T-Eingang arbeitet, um das "1"-Ausgangssignal zu aktivieren (wobei mehr als ein S-Eingang für ein gegebenes Flipflop vorhanden sein können). R ist der Rückstelleingang, der unabhängig von dem T-Eingang arbeitet, um das "(F-Ausgangssignal zu aktivieren.

Die eingekreisten Buchstaben in Fig. 4 stellen die Referenz zu ,, den Signalformen im Impulsdiagramm der Fig. 5 her.

Der Übergangs-Detektor 20 besteht ferner aus den I-F (Zwischenfrequenz) Flipflops 21 und 22, dem Übergangsflipflop 25, dem Polaritätsflipflop 26 und den UND-Toren 23 und 24. Die UND-Tore 68 und 69 werden von dem Flipflop 26 gesteuert.

Der Datentaktgeber 30 besteht aus einer Zeittaktquelle 31 und den Zeitgabeflipflops 32 und 33. Der Datentaktgeber 30 ist in üblicherweise der ankommenden Trägerwelle auf die Bandgeschwindigkeit synchronisiert.

Der feste Oszillator 40 ist ein freischwingender Präzisionsoszillator dessen Frequenz im wesentlichen auf das 512fache der Zwischenfrequenz eingestellt ist.

309821/0801

Der Frequenzzähler 50 enthält eine geeignete Anzahl von binären Zählstufen oder Flipflops, um einen gewünschten Zählwert zu realisieren. Im vorliegenden Falle sind 9 Stufen vorhanden, nämlich 51 bis 59 für den maximalen Zählwert 2 = 512. (In Fig. sind allerdings nur die Stufen 51 und 57 bis 59 dargestellt, um eine Überladung der Zeichnung zu vermeiden.)

Der Ringzähler 60 besteht aus einer Kette von Flipflops 61 bis -65 fvon denen nur die Flipflops 61, 64 und 65 explizid dargestellt sind). Alle diese Flipflops werden von dem Ausgangssignal des festen Oszillators 40 umgekippt. Der Ringzähler 60 erzeugt ein Kippausgangssignal auf der Leitung 67 in der vierten Stufe und ein Rückstellsignal auf der Leitung 46 mit Hilfe des UND-Tores 66 zwischen der vierten und fünften Stufe.

Das binäre Datenausleseregister 70 besteht aus einer Anzahl von Flipflops, die von den Ausgangs Signalen der Endstufen des Frequenzzählers 50 betrieben werden, abhängig allerdings von der Zahl von Datenbits, die je Stufe codiert wurden. Hiervon sind drei Flipflops 76 bis 78 dargestellt, wie sie einer dreistufigen Achtphasencodierung entsprechen.

Die Operation des Demodulators in Fig. 4 wird am einfachsten

309821/0801

im Zusammenhang mitden Signalformen des Impulsdiagramms in Fig. 5 erläutert. Der feste Oszillator 40 schwingt kontinuierlich mit einer Frequenz von beispielsweise 8,2944 MHz, um ein rechteckiges Ausgangs signal zu erzeugen, wie es die Zeile A in Fig. zeigt. Dieses Signal wird mit Hilfe der Leitungen 43 und 44 zu dem T-Eingang des Zeitgeberflipflops 33, über die Leitungen 43, 44-und 27 zu dem T-Eingang der IF-Flipflops 21 und 22 und über die Leitungen 43 und 45 zu dem UND-Tor 46 übertragen, dessen Ausgang den Frequenzzähler 50 ansteuert.

Die Zeittaktquelle 31 erzeugt ein rechteckförmiges Ausgangssignal mit beispielsweise einer Baudfrequenz von 1200 Hz, das in der Zeile B in Fig. 1 dargestellt ist. Der Zeitmaßstab wurde so ausgewählt, daß nur ein einziger positiv werdender Übergang 81 zu sehen ist. Dieses rechteekförmige Signal betreibt die Zeitgeberflipflops 32 und 33 nacheinander, um die Signalform in Zeile D in Fig. 5 mit einem positiven Übergang 83 zu erzeugen, der mit dem Übergang 81 am Ausgang des Flipflop 32 koinzidiert. Der Übergang 85 der Signalform im Zeile E koinzidiert mit dem nächsten positiven Übergang des Signals in Zeile A des Oszillators 40 am Ausgang des Flipflop 33. Der positive Zustand des Signals E auf der Leitung 37 schaltet die UND-Tore 23 und 24 durch, die den Ausgängen der IF-Flipflops 21 und 22 zugeordnet sind.

. 309821/0801

Das IF (Zwischenfrequenz-) Signal auf der Leitung 17, das vom Ausgang des IF (Zwischenfrequenz-) Filters 14 in Fig. 1 herrührt, wird als rechteckförmig angenommen, nachdem es von bekannten Impulsformern in dieser Weise umgeformt wurde. Das Signal (C) stellt die IF-Welle dar und zwar in dem interessierenden Zeitpunkt, zu dem ein positiver Übergang 82 auftritt. Vor dem Übergang waren die Ausgangssignale beider Flipflops 21 und 22 auf dem "O"-Pegel, wie in Zeilen F und G in Fig. 5 dargestellt ist. Daher führten die UND-Tore 23 und 24, die mit den Ausgängen der Flipflops 21 und 22 verbunden sind, kein signifikantes Ausgangssignal. Bei dem ersten positiven Übergang des Signals (A) nach dem Übergang 82 im Datensignal (C) erscheint ein "1"-Ausgangssignal am Flipflop 21, wie der Übergang 87 des Signals in Zeile F zeigt und es erscheint ferner beim nächsten positiven Überganges Signals (A) ein "1"-Ausgangs signal am Flipflop 22, wie der Übergang 88 des Signals in Zeile G zeigt. Die kombinierten Zustände der Flipflops 21 und 22 erzeugen einen Impuls 89 am Ausgang des UND-Tores 24, dargestellt als Signal (H), um das Auftreten eines positiven Übergangs in dem Zwischenfrequenzsignal anzugeben. Das Signal in Zeile H wird zu einem S-Eingang übertragen und zwar wenn ein Übergang des Flipflop 25 erfolgt. Dieses Signal wird ferner auch zu dem R-E ingang des Polaritätsflipflop 26 übertragen.

309821/0801

Das UND-Tor 23 erzeugt keine Änderung an seinem Ausgang, wie das Signal in (I) darstellt, wenn ein positiver Übergang des IF-Signals auftritt. Ein negativer Übergang des IF-Signals würde das UND-Tor 23 und das Übergangsregister 26 in ähnlicher Weise aktivieren.

Nach der Einstellung des Übergangsflipflops 25 wird der "0"-Ausgang an der Leitung 28 reaktiviert, um einen negativen Übergang 94 bezüglich des Signals (L) zu erzeugen, wodurch das Rückstellsignal von allen Stufen des Ringzählers 60 abgetrennt wird, der sich in einem Zustand befand, in dem alle Stufen auf "0" stehen. Das "0"-Ausgangssignal des Flipflop 25, das ebenfalls auf der Leitung 29 auftritt, sperrt UND-Tor 46, wodurch die Zählstellung im Frequenzzähler 50 festgehalten wird. Diese Stellung oder der Inhalt dieses Zählers stellt ein Maß der Phasenveränderung in der empfangenen Signalwelle zwischen aufeinanderfolgenden Signalintervallen dar. Das Zähleingangssignal (Q) des Frequenzzählers 50 zeigt die Unterbrechung, die mit dem Übergang 94 in dem Signal (L) koinzident ist. Der Ringzähler 60, der von dem Ausgangssignal des festen Oszillators über die Leitungen 43, 44 und 47 gekippt wird, beginnt nun aufwärts zu zählen und zwar infolge seiner Rückkoppelverbindung über die Leitung 62 zwischen dem ^!'0"-Ausgang der letzten Stufe

309821/0801

und dem D-Eingang der ersten Stufe 61. Die Signale (M), (N) und (O) geben die Ausgangssignale der Stufen 61, 64 und 65 des Ringzählers 60 an. Die entsprechenden "0^M- und " 1"-Ausgänge der Stufen 64 und 65 werden in dem UND-Tor 66 zusammengefaßt, um ein Rückstellsignal 100 in der zehnten Zählstellung (basierend auf der Verwendung eine fünfstelligen Ringzählers) auf der Leitung 46 zu erzeugen, wie das Signal in Zeile P der Fig. 5 zeigt. Dieses Rückstellsignal wird zu dem R-Eingang des Zeitgeberflipflops 32 übertragen, um einen negativen Übergang 84 in dem Signal (D) hervorzurufen. Der Übergang 84 wird zu dem Zeitgeberflipflop 33 übertragen, um einen positiven Übergang auf der Leitung 34 zu erzeugen (das Komplement des Übergangs 86 im Signal E), wodurch der Übergangsflipflop 25 zurückgestellt und die Zählung im Ringzähler 60 beendet wird. Das Rückstellsignal wird ferner auch auf die Rückstelleitung 48 übertragen, um den Frequenzzähler auf eine Bezugsstellung zurückzustellen. Um die zehn Zählungen des Ringzählers 60, während denen der Zähleingang des Frequenzzählers 60 unterbrochen war, zu kompensieren, werden die zweite und vierte Stufe von links (nicht explizid dargestellt) eingestellt, während die übrigen Stufen (mit Ausnahme der letzten Stufe, die speziell gesteuert wird) zurückgestellt werden. Der Zähler steht nun mit Einsen in den Stufen zwei und vier auf zehn.

309821/0801

Bei der vierten Zählung des Ringzählers 60 wird der "I'¹-Ausgang der Stufe 64 aktiviert, wie es durch den positiven Übergang 97 in dem Signal (N) angegeben ist. Ein Lesesignal wird dann auf der !Leitung 67 erzeugt, die mit dem "!"-Ausgang der vorletzten Stufe 64 des Ringzählers 60 verbunden ist. Das Lesesignal kippt die Zellen 71 bis 73 des Leseregisters 70. Die D-Eingänge dieser Zellen sind, wie Fig, 4 zeigt, mit den drei letzten Stufen 57, 58' und 59 des Frequenzzählers 50 verbunden. Daher werden die höchststelligen Bits im Frequenzzähler 50 zu dem Register 70 übertragen, bevor der Zähler auf seine Bezugsstellung rückgestellt wird.

Die binären Zustände der verschiedenen Stufen des Frequenzzählers 50 sind das Maß der Phasenänderung in der Empfangssignal- - welle-zwisehen benachbarten Sigmlintervallen. Daher entspricht der Zustand der Endstufe 59 einer Nullgrad- und 180 -Phasenverschiebung» Der Zustand der vorletzten Stufe einer Phasenverschiebung von+ 90 und der Zustand der drittletzten einer Phasenverschiebung von + 45 . Die übrigen Stufen entsprechen aufeinanderfolgenden Halbierungen der erwähnten Winkel bis herunter zu Bruchteilen eines Grades. Daher sind die letzten beiden Bits ausreichend für die Codierung vierphasiger Datensignale, die letzten drei für die Codierung achtphasiger Signale usw.

309821/0801 '

2 ? 5 B 8 8

Der Ausgang der letzten Stufe 59 des Frequenzzählers 50 ist mit der Registerstufe 71 über eine Anordnung von UND-Toren und einem ODER-Tor verbunden. Dieses dient zur Vermeidung einer Phasenmehrdeutigkeit in dem ausgelesenen Binärwinkel gemäß den relativen Polaritäten aufeinanderfolgender Übergänge der empfangenen Signalwelle. Diese Mehrdeutigkeit wird mit Hilfe des Polaritätsflipflop 26 und der logischen Schaltung vermieden, die diesen steuert. Die entsprechenden "0·- und "1^M-Ausgänge des Polaritätsflipflop 26, dargestellt als Signale (J) und (K) in Fig. 5 entsprechen positiven und negativen Übergänge in dem empfangenen oder IF-Signal zum Zeitpunkt der Datenzeittaktabgabe. Der frühere Zustand des Flipflop 26 kann entweder positiv oder negativ sein, wie durch die gestrichelten Linien 90 und 92 der genannten Signale angegeben ist. Beim Auftreten eines positiven Übergangs, wie in diesem Beispiel, wird der "O"-Ausgang positiv zum Zeitpunkt 91 im Signal (J). Die Ausgangssignale des Flipflop 26 steuern die UND-Tore 68, 69, 74 und 75. Unter Berücksichtigung der Tore 74 und 75 wird das erstere von einem positiven Übergang des empfangenen Signals durchgeschaltet und das letztere gesperrt. Daher wird das "1"- oder "O"-Ausgangssignäl der letzten Stufe 59 des Zählers 50 zu der Registerstufe 41 über das ODER-Tor 79 übertragen, abhängig von der Polarität des Signalübergangs.

309821/0801

ORIGINAL INSPECTED

Die Tore 68 und 69 werden von dem später auftretenden Rück-Stellimpuls auf der Leitung 46 zu dem Zeitpunkt geöffnet, zu dem der Frequenzzähler 50 auf die Bezugs stellung rückgestellt wird. Das höchststellige Bit dieser Bezugsstellung wird bei einem positiven Signalübergang auf den "1"-Zustand gebracht, um mit Fig. 3B übereinzustimmen und bei einem negativen * Signalübergang auf den "0"-Zustand eingestellt. Daher wird der Zustand des Zählers 50 proportional zu der augenblicklichen Phasenlage zu allen Abtastzeitpunkten gehalten.

Die aus den niedrigstelligeren Stufen ausgelesene Information kann, wie es durch den Pfeil 52 am Ausgang der Stufe 51 angegeben ist, dazu dienen, die differentiellen Phasenwinkel präziser anzugeben (die Speicherung der drei höchststelligen Bits gibt nur einen Winkel in der Nähe von 22, 5 ).-Daher sind die niedrigstelligeren Stufen sowohl für die Demodulation analoger Signale als auch für das Liefern von Fehlerinformationen für die Steuerung eines adaptionsfähigen Eitzerrers, der dem Gesamtempfänger zugeordnet sein Tcann, vorteilhaft.

309821/0801

ORiGSNAL INSPECTED

Claims

PATENTANSPRÜCHE

\ Iy Verfahren zur Demodulation einer empfangenen Daten-

signalwelle in einem synchronen differentiellen Phasenmodulations-Datenübertragungssystem,
gekennzeichnet durch folgende Verfahrensschritte: Feststellung von Übergängen in der empfangenen Datensignal- · welle, deren Phasenänderungen zwischen den Signalintervallen codierte Daten darstellen;

kontinuierliche Erzeugung einer sich wiederholenden Zählfolge, deren Länge bezüglich eines Zyklus der Trägerfrequenz der empfangenen Datensignalwelle koextensiv ist; Unterbrechung der Zählfolge bei einem festgestellten Übergang während jedes Signal Intervalls;

Aufzeichnung des Zustandes der Zählfolge unmittelbar nach der Unterbrechung und

Rückstellung der Zählfolge auf eine Bezugsbedingung, wenn ein Übergang festgestellt wird.
2. Anordnung zur Durchführung des Verfahrens nach

Anspruch 1, gekennzeichnet durch: . ' ■■

einen Übergangsdelektor (20, Fig. 4) für die Feststellung von Übergängen in dem empfangenen Datensignal;

3 09821/nftm

IKSPBCTED

einen Frequenzzähler (50) dessen maximaler Zählwert mit einem Zyklus der Trägerfrequenz des Datensignals koextensiv ist; durch Frequenzzählerstufen (51, 57, 58, 59) die auf eine vorgegebene Bezugsbedingimg (über 64, 66, 46, 48) zurückgestellt werden und zwar zum Zeitpimkt der Feststellung eines Übergangs während jedes Datensignalintervalls und

einAusleseregister (7Q) für das Auslesen des Inhalres des Frequenzzählers (50) zur Zeit eines festgestellten Übergangs, als Maß der Phasenänderung in dem empfangenen Signal zwischen benachbarten Signalintervallen.
3. Verfahren nach Anspruch 1, weiterhin gekennzeichnet durch folgenden vorläufigen Schritt;

Umsetzung der Frequenz der Basisbandwelle, mit der die Datensignale ursprünglich codiert wurden, auf eine höhere Zwisghenfrequenz, um die Zahl der Übergänge für jedes Signälintervall der DatensignalweHe wesentlich zu erhöhen,
4, Einrichtung nach Anspruch %, ferner gekennzeichnet durch: einen Ringzähler (60; Fig, 4), der während der Unterbrechung der Zählung des Frequenzzählers (50) eine Zählung vornimmt, um das Auslesen und Rückstellen des genannten Frequenzwählers (50) zu steuern.

7755881
5. Einrichtung nach Anspruch 2, gekennzeichnet durch den Frequenzzähler (50; Fig. 4) der aus einem Präzisionsoszillator (40) mit fester Frequenz, die harmonisch auf die Frequenz der Signalwelle abgestimmt ist und aus einem mehrstufigen binären Frequenzteiler (51, 57, 58, 59) besteht, der mit dem Präzisionsoszillator (40) in Reihe geschaltet ist.
6. Einrichtung nach Anspruch 1, gekeimzeichnet durch eine Diskriminatorschaltung (68, 69, 74, 75, 79; Fig. 4) zur Unterscheidung zwischen positiven und negativen Übergängen der Signalwelle und zur Invertierung des höchststelligen Ausgangssignals des Zählers, wenn dieser beim Erreichen einer vorgewählten Übergangspolarität ausgelesen wird.

309821 /n«nι

ORIGINAL INSPECTED