DE2057256A1 - Verfahren und Schaltungsanordnung zur Datensicherung bei der UEbertragung binaerer Daten - Google Patents
Verfahren und Schaltungsanordnung zur Datensicherung bei der UEbertragung binaerer DatenInfo
- Publication number
- DE2057256A1 DE2057256A1 DE19702057256 DE2057256A DE2057256A1 DE 2057256 A1 DE2057256 A1 DE 2057256A1 DE 19702057256 DE19702057256 DE 19702057256 DE 2057256 A DE2057256 A DE 2057256A DE 2057256 A1 DE2057256 A1 DE 2057256A1
- Authority
- DE
- Germany
- Prior art keywords
- bits
- data
- channels
- shift register
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Description
■ Ι1· ill!■|1'.■!|i!1!il|lll|l:i|llllil!|i|1lll|lil!ll;||li1!||!!ιi:!l|1iΠI!■■■ ■■
IBM Deutschland
Internationale Büro-Maschinen Gesellschaft mbH
Böblingen, 20. November 1970 ne-gn
Amtliches Aktenzeichen: Neuanmeldung
Anmelderin: International Business Machines
Corporation, Armonk, N. Y. 10504 V. St. v. A.
Aktenzeichen der Anmelderin: Docket PO. 969 017
Verfahren und Schaltungsanordnung zur Datensicherung bei der Übertragung binärer Daten
Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Datensicherung bei der Übertragung binärer Daten durch
Erzeugung von Prüfbits und ihre Verarbeitung auf der Sendeseite und auf der Empfangsseite des Übertragungsweges für die Aufdeckung,
Lokalisierung und Korrektur etwaiger Übertragungsfehler, unter
Verwendung von verkürzten (n, k) zyklischen Codes. In derartigen Codes können die Werte der Prüfbits eines Codewortes, die das
Vorliegen und den Ort eines Fehlers anzeigen, als eine Funktion eines sogenannten zyklischen Codes bezeichnet werden.
109822/1785
Eine bekannte frühere Technik erzeugt die Prüfbits dadxirch, dass am
Sender seriell Inforrnationsbits in ein rückgekoppeltes Schieberegister
fc eingegeben werden. Die erzeugten Prüfbits werden zusammen mit den
Informationsbits an ein gleichartiges rückgekoppeltes Schieberegister
am Empfangsende des Nachrichtenverbindungsweges gesendet. Das gesamte Codewort wird durch das dortige Schieberegister geleitet, und
die Inhalte der Schieberegister zeigen dann an, ob ein Fehler vorliegt und wo er sich befindet. Wenn auch hinsichtlich der Zahl der Fehler,
die aufgedeckt und korrigiert werden können, je nach dem verwendeten
Code Beschränkungen bestehen, wird in der Beschreibung die Erläuterung auf einen "Einfachfehlerkorrektur/Do'ppelfehleraufdeckungs"-
(SEC/DEO) Code abgestellt. Solche Codes werden beispielsweise in einem Artikel von W.W. Peterson und D. P. Brown beschrieben, unter
dem Titel "Cyclic Codes for Error Detection" (Zyklische Codes zur Fehleraufdeckung), veröffentlicht im Januar 1961 in den Proceedings of
the I.R.E. , Seite 228.
Statt serieller Informationsübertragung vom Datensender zum Daten-
PO 9-69-017
;ν/* ;'iWS 2 2 / Ϊ 7I ί 5 ' bad original
empfänger, ist es schneller, das Datenwort in Abschnitte aufzuteilen,
die gleichzeitig über eine Anzahl von parallelen Leitungen übertragen werden. Die Konstruktion eines rückgekoppelten Parallel-Schieberegisters
zur Entdeckung und Korrektur von Fehlern wird dargelegt
in "Cyclic Codes and Multiple Channel Parallel Systems" (Zyklische
Codes und Mehrfachkanal-Parallelsysteme) von K. Y. Sih und M. Y.Hsiao,
veröffentlicht im Dezember 1966 in den IEEE Transactions on Electronic
Computers, Band EC-15, Nr. 6, Seite 927. Fehler bei Parallelinformation
können gleichfalls korrigiert werden.
Wenn ein (n, k) zyklischer Code angenommen wird» wobei η die Grosse
des Codewortes bedeutet und k die Grosse des Informationsteiles, (weshalb die Anzahl der Prüfbits und die Anzahl der Registerpositionen
je (n-k) ist), so ist es möglieh, eine Matrix von autonomen Zuständen
zu erzeugen^ welche die Inhalte der rückgekoppelten Serien-Schieberegisterstufen
bei jeder Verschiebung darstellt, beginnend bei dem Anfangsziistand (1OQO. . . 0). Beispielsweise für einen zyklischen Code
SEC/DED mit η = 72 und k = 64 zeigt die Matrix, dass ein rückgekoppeltes
Schieberegister mit n-k Positionen seine Inhalte nach 127 Verschiebungen wiederholt. Für ein Parallel-Kanalsystem würden die Verbindungen
zwischen uen Kanälen und den Sehieberegisterpositionen sowie
die Rückkopplungsverbindungen innerhalb des Schieberegisters durch
diese Matrix bestimmt. Wie später erläutez-t wird, definiert diese
Matrix auch Verbindungen für die Fehlerortung und -korrektur. Die genannte Matrix hat 127 Zeilen von aufeinander folgenden autonomen
Zuständsvektoren, angeordnet in acht Spalten, wovon jede einen Eingang
zu einer Schieberegisterposition darstellt. Die Matrix wird nun in folgender Weise in schaltungsmässige Verbindungen für das achtzehn-Kanal-System
übersetzt : Die ersten achtzehn Zeilen der Matrix definieren Verbindungen zwischen den Kanälen und den Registerpositionseingängen,
und die nächsten acht Zeilen definieren die Verbindungen zwischen den Registerpositions-Ausgängen und Eingängen. Jeder
Registerpositions-Eingang ist zu jedem Kanal verbunden, und jeder Registerpositions-Ausgang ist in der Matrix durch eine binäre "1" angezeigt.
Schaltungsmässig bilden Antivalenzglieder modulo 2 Summier-Echaltungen.
Die gesamte Anzahl der Verbindungen und deshalb die Anzahl der "AUSSCHLIESSLICH ODER"-Schaltungen ist bei der bekannten
Einrichtung festgelegt durch die Anzahl der Einsen in den ersten sechsundzwanzig Zeilen der Matrix.
Die Erfindung erreicht die Vorteile der vorgeschlagenen Fehlererkennungs-
und Korrektureinrichtung durch ein neues Verfahren, das eine erhebliche Einsparung an Schaltung saufwand ermöglicht. Das Verfahren zur Datensicherung
ist dadurch gekennzeichnet, dass in der Schaltungsanordnung die η Bits je Codewort umfassenden Eingangsdaten, welche k reale
Informationsbits und n-k Prüfbits enthalten, einem rückgekoppelten
PO 9-69-017 - 4 _
,109822/1785 W) ««.hau
Schieberegister mit n-k Positionen über modulo 2 Summier schaltung en
verknüpft zugeführt werden, wobei die Summierschaltungen mit Eingängen sowohl für Datenkanäle (I-Eingänge) als auch für rückgekoppelte
Schieberegister-Positions-Ausgänge (F-Eingänge) versehen sind, dass
der Inhalt der Positionen des Schieberegisters Kriterien für die Fehlerfreiheit der Datenübertragung bzw. für die Lokalisierung von aufgetretenen
Uebertragungsfehlern liefert, die in anderen Teilen der Schaltungsanordnung ausgewertet werden, dass zwecks Einsparung von
Schaltungsaufwand die zu übertragenden Daten rechnerisch jedoch so
behandelt werden, als sei an sich eine grössere Anzahl von Datenkanälen vorhanden als es der Anzahl der realen Informationsbits entspricht,
wobei die Anzahl der gleichzeitig parallel übertragenen realen Kanäle rechnerisch für die Auslegung des Schieberegisters um die Anzahl von
in Wirklichkeit nicht verdrahteten Phantom-Kanälen erweitert wird,
und dass für die physisch nicht vorhandenen Phantom-Kanäle solche Datenkanäle ausgewählt werden, die vom Konzept des verwendeten
zyklisch redundanten Codes her den grössten Schaltungsaufwand bedingen.
Die durch die Erfindung erzielten Vorteile werden anhand der Zeichnungen
und eines bevorzugten Ausführungsbeispieles beschrieben.
Fig. 1 zeigt ein Blockschema zur Erläuterung einer vorge
schlagenen Fehlererkennung- und Korrektureinrichtung,
PO 9-69-017 - 5 -
10 9822/17 85
deren Verbesserung der Gegenstand der Erfindung ist.
Fig.'2 zeigt die Verknüpfungsschaltungen zum Aufbau eines
rückgekoppelten Schieberegisters für eine Einrichtung nach Fig. 1.
Fig. 3 zeigt Einzelheiten einer modulo 2 Summier schaltung im
rückgekoppelten Schieberegister nach Fig. 2.
Fig. 4 . zeigt das erweiterte Codewortformat, wie es in einer
ι
vorzugsweisen Ausführungsform der Erfindung verwendet
vorzugsweisen Ausführungsform der Erfindung verwendet
wird.
Fig. 5b bis 5c zeigen, zusammengesetzt nach dem Schema der Fig. 5a,
die Verknüpfungs schaltungen zum Aufbau eines rückgekoppelten Schieberegisters für eine Einrichtung der
beschriebenen vorzugsweisen Ausführungsform.
Fig. 6 zeigt Einzelheiten einer modulo 2 Summierschaltung in
dem rückgekoppelten Schieberegister nach Fig. 5 zur Erläuterung der Einsparung von Schaltungsauiwand im
Vergleich mit der früher vorgeschlagenen Einrichtung.
PO 9-69-017 - 6 -
original
'■' i:11'';11'^:.1'.! 1111111 Errjif! ι; 111:"!:;; ■ i;; ί;! i μ ■ 11 i:: π 111 r?!t1! 11 ltim ΊΤηιΐμ'ΐιιι r^" 11 Π11 ltfff^ ΠΜΐυιΐ'ηχΐϋΐιιιιηΓΙ
Fehler in übertragenen binären Daten im Format von Codeworten eines
verkürzten zyklischen Codes werden entdeckt und berichtigt durch eine
ungewöhnlich einfache Vorrichtung an Empfänger und Sender in einem
Uebertragungswcig. Ein z.B. 72 Bits umfassendes Codewort, das aus einem Datenteil mit 64 Bits und einem Prüfteil mit 8 Bits besteht, wird
rechnerisch für den Entwurf scheinbar erweitert und so behandelt, als hätte es eine Länge von 108 Bits. Sowohl am Sender als auch am
Empfänger wird das Wort in vier Sequenzgruppen aufgespalten und an ein rückgekoppeltes Parallel-Schieberegister mit acht Positionen gesendet;
dies erfolgt über eine 18-Bit Sammelleitung und dazwischen
liegende Schaltungen. Jedem Bit auf der Sammelleitung wird ein Kanal
zugeordnet, und die Registerpositionen werden zu den ausgewählten Kanälen durch Summier schaltungen durchverbunden, die untereinander
durch Rückkopplungskreise von wechselnder Kompliziertheit verbunden sind. Am Sender repräsentieren die Endinhalte des Schieberegisters
den Prüfteil des Codewortes. Am Empfänger zeigen im Falle eines Fehlers die Endinhalte des Schieberegisters an, welches Bit im Datenteil
des Codewortes berichtigt werden muss. Die 18 Bits auf der
Sammelleitung werden verbunden mit ausgewählten von siebenundzwanzig
rechnerischen Kanälen, von denen nur 18 real verdrahtet und neun als
"Phantome" nicht irgendwohin verbunden sind. Während für die Phantomkanälc
keine Summier Schaltungsverbindungen benotigt werden, ist nichtsdestoweniger
vom Konzept für den Entwurf her jedem der siebenund-
PO 9-69-017 - 7 -
109822/17 85
zwanzig rechnerischen Kanäle eine bekannte Anzahl von Schaltungsverbindungen
zugeordnet. Der schaltungsmässige Aufwand wird dadurch
weitgehend reduziert, dass zur Sammelleitung hin nur diejenigen Kanäle real verbunden werden, welche rechnerisch die geringste Anzahl von
Schaltungsverbindungen erfordern, und dass als "Phantom" diejenigen rechnerischen Kanäle bezeichnet werden, welche die meisten Summierungskreisverbindungen
erfordert hätten. Der Gesamtaufwand für die Rückfe kopplungsschaltungen und die zugeordneten Schaltungen für die Fehlerlokalisierung
und Korrektur wird dadurch drastisch vermindert.
Um die erfindungsgemässe Verbesserung würdigen zu können, ist es
zweckmässig, zunächst den Aufbau und die Arbeitsweise der Einrichtung nach, dem früheren Vorschlag zu erläutern. Bei der Beschreibung ist
es ausreichend, nur das Entschlüsseln der Codeworte zu beschreiben, da beim Codieren praktisch identische Schaltungen benutzt werden. Des
^ weiteren können die gleichen Prinzipien leicht auch auf die Fehler-
ortungs- und Korrektur schaltungen angewendet werden. Mit dem früheren
Vorschlag beginnend, zeigt die Fig. 1 das Format der Eingangsdaten mit einem 72-Bit Codewort, das vierundsechzig Informationsbits und acht
Prüfbits umfasst. Binäre 1-Bits und O-Bits werden in einen 72-Bit Wortpuffer
1 verbracht und dort während aller nachfolgenden Operationen gehalten. Ein Umsetzer 2 teilt das zweiundsiebzig Bits umfassende Wort
in vier aufeinander folgende achtzehn Bits umfassende Abschnitte, die ·
PO 9-69-017 - 8 -
10 9822/178S
durch Tor schaltungen zu den Zeiten t , t , t , t auf eine 18-Bit Ein-
1 da
J
TC ■'
gangssammelleitung 3 gegeben und in ein rückgekoppeltes Schieberegister
eingeschleust werden. Das rückgekoppelte Schieberegister enthält acht Registerpositionen Fl bis F8 mit Eingängen, die mit den
achtzehn Adern der Eingangs Sammelleitung über acht Summier schaltungen Sl bis S8 verbunden sind und acht Ausgänge, die sowohl mit der Rückkopplungssammelleitung
4 als auch der Muster erkennungs schaltung 5. verbunden sind. Die Rückkopplungs-Sammelleitung 4 verbindet die Ausgänge und Eingänge der Schieberegister-Positionen FI bis F8 über die
Summierungsschaltungen Sl bis S8 untereinander in einer durch die
zyklische Code-Polynomsicherung vorgegebenen Weise.
Wenn das gesamte aus zweiundsiebzig Bits bestehende Codewort das rückgekoppelte Schieberegister 3 in Gruppen von jedesmal achtzehn Bits
durchlaufen hat, so manifestieren nun die Inhalte der Registerpositionen
Fl bis F8 ein "Syndrom", d.h. ein Zustandsbild, das eine Anzeige der
Richtigkeit oder der aufgetretenen Uebertragungsfehler der Informationsbits in den Eingangsdaten des Codewortes bietet. Liegen keine Fehler
vor, so enthalten die Schieberegister-Positionen Fl bis F8 nur Nullen,
während im anderen Falle ein Fehler und seine Lokalisierung angezeigt
wird. Befinden sich in dem Bit-Muster des Zustandsbildes eine ungerade
Anzahl von Einsen, so ist ein einzelner Fehler anzunehmen (eine ungerade
Zahl von Einsen im Syndrom kann auch verursacht worden sein
PO 9-69-017 ■ . 9 -
" 109822/17 8 5 ■ .-■ '"
durch mehrere ungerade Fehler, doch wird angenommen, dass dieser seltene Fall sich nicht ereignet hat), und es wird eine Einzelfehler-Korr'ektur
(SEC) versucht. Eine gerade Zahl von Einsen im Syndrom zeigt zwei oder jede gerade Anzahl von Fehlern an, wodurch signalisiert
wird, dass für einen 11SEC"- Versuch keine Notwendigkeit vorliegt. Die
Korrektur von Einzelfehlern wird erreicht durch Verwendung einer Mustererkennungsschaltung 5 zur Abtastung der Inhalte der Registerpositionen
Fl bis F8 und Uebersetzung des darin enthaltenen Musters von acht Bits in eine "eins-aus-achtzehn"-Anzeige auf einer 18-Bit
Sammelleitung 6 entsprechend der erkannten fehlerhaften Position in der 18-Bit Gruppe des Codewortes. Die Fehlerkorrektur kann stattfinden
zu einer beliebigen der Zeiten t , t,, t oder t , wenn die Inhalte des
Wortpuffers 1 gruppenweise in 1 8-Bit-Abschnitten in den Wortpuffer übertragen werden. In je lern der Zeitpunkte t , t, und t wird das rückgekoppelte
Schieberegister einmal selbständig verschoben, damit ein neues Syndrom erstellt wird, das für die Fehlerortung im folgenden
Abschnitt von achtzehn Bits zu verwenden ist. Die Korrekturschaltung invertiert dasjenige Bit des in der Uebertragung begriffenen Abschnittes,
das sich in der durch die Mustererkennungsschaltung 5 auf der entsprechenden Ader der Sammelleitung 6 angezeigten Position befindet.
Die Korrekturschaltung 7 sendet die Abschnitte der Daten zu einem Umsetzer 8, der jeden Abschnitt in seine Position in dem 72-Bit Wortpuffer
9 verbringt, so dass die korrigierten Ausgangsdaten dasselbe Format
PO 9-69-^7'^^ ^*1''' - 10 ,·.
109822/1785 ' BAD
annehmen wie das ursprüngliche Codewort der Eingangsdaten.
Es Werden nun unter Bezug auf Fig. 2 Einzelheiten des rückgekoppelten
Schieberegisters 3 nach dem früheren Vorschlag erklärt, die für das volle Verständnis der Erfindung nützlich sind. Die Registerpositionen
Fl bis F8 empfangen ihre Eingangssignale von den zugehörigen Summicrschaltungen
Sl bis S8. Bei jeder Summierschaltung ist jeweils eine Anzahl von Eingängen von der Eingangs Sammelleitung her mit Bezugszeichen aus der Gruppe Il bis Il 8 bezeichnet, und jeweils eine andere
Anzahl von Eingängen von den Ausgängen der Schieberegister-Positionen
her mit Bezugszeichen aus der Gruppe Fl bis F8 bezeichnet. Beispielsweise empfängt die Summierschaltung Sl, zugeordnet der Registerposition
Fl, einen I-Eingang vom Kanal 9 auf der Leitung 19 und einen
F-Eingang von dem Ausgang der Registerposition F3 auf der Leitung FS.
Ein vollständiger Satz von Verbindungen wird durch die Tabelle I definiert, die sechsunddreissig von den einhundertsiebenundzwanzig
möglichen autonomen Zuständen zeigt, welche von der Gleichung des gewählten zyklischen Codes abgeleitet sind. .
PO 9-69-017 - 11 -
109822/17 85
TABELLE I" (Frühere Technik)
Zeile | Eingänge | 1 | S2 | Summier s chaltung | S4 | S5 | S6 | S7 | S8 | Kanal/Rückkopplung | |
Sl | 0 | 0 | S3 | 0 | O | O | O | O | Quellen | ||
1 | 1 | 1 | 1 | 0 | 0 | O | O | O | O | Kanal No. 1 | |
2 | 0 | 0 | 0 | 0 | 0 | O | O | O | O | 2 | |
3; | 0 | 1. | 0 | 1 | 1 | O | O | O | O | 3 | |
4 | 0 | 0 | 0 | 0 | 0 | 1 | O | O | O | -. 4 | |
5 | 0 | 0 | 0 | 0 | 0 | O | 1 | O | O | 5 | |
6 | 0 | 0 | 0 | 0 | 0 | O | O | 1 | O | ( 6 | |
7 | 0. | 0 | 0 | 0 | 0 | O | O | O | 1 | ! ■ 7 | |
8 | 0 | 1 | 0 | 0 | O | O | O | O | 8 | ||
9 | 1 | 1 | 1 | 1 | .0 | O | O | O | 9 | ||
10 | 0 | 0 | 1 | 1 | 1 | O. | O | O | 10 | ||
11 | 0 | 0 | 1 | 1 | 1 | 1 | O | O | 11 | ||
12 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | O | 12 | ||
13 | 0 | 0 | 0 | Ό | O | i | 1 | 1 | 13 | ||
P!
ν |
14 | 0 | 1 | 0 | 0 | O | O | 1 | 1 | 14 | |
15 | 1 | 0 | 1 | 1 | O | O | O | 1 | ί 15 | ||
j3 »—ι. | 16 | 1 | 0 | 0 | 0 | 1 | O | O | O | 16 | |
Ii | 17 | 1 | 1 | 1 | 1 | O | 1 | O | O | 17 | |
18 | 0 | 0 | 0 | 0 | 1 | O | 1 | O | 18 | ||
> | 19 | 0 | 0 | 1 | 1 | O | 1 | O | 1 | Rück- Fl | |
20 | 0 | 1 | 0 | 0 | 1 | O | 1 | O | kopplung F 2 | ||
21 | 1 | 1 | 1 | 1 | O | 1 | O | 1 | F3 | ||
22 | 0 | 1 | 1 | 1 | 1 | O | 1 | O | F4 | ||
23 | 1 | 1 | 0 | 0 | 1 | 1 | O | 1 | F5 | ||
24 | i 0 | 1 | 1 | 1 | O | 1 | 1 | O | F6 | ||
25 | 1 | 1 | 0 | 0 | 1 | O | Γ | 1 | F7 | ||
26 j | 0 | 1 | 1 | 1 | O | 1 | O | 1 | F8 | ||
27 i 1 | 0 | 0 | 0 | 1 | O | 1 | O | ||||
28 | 1 | 0 | 0 | O | 1 | O | 1 | ||||
29 | 1 | 0 | 0 | O | O | 1 | O | ||||
30 | 1 | 0 | 0 | O | O | O | 1 | ||||
31 | 1 | 1 | 1 | O | O | O | O | ||||
32 | 1 | 0 | ο | 1 | O | O | O | ||||
33 | 0 | 1 | ι | O | 1 | O | O | ||||
β ου | 34 | 0 | 1 | 1 | 1 | O | 1 | O | |||
35 | 0 | 0 | O | 1 | 1 | O | 1 | ||||
•ö o1 | 36 | 0 | |||||||||
el S | |||||||||||
^ ä | |||||||||||
I | |||||||||||
PO 9-69-017
- 12 _
109822/1785
Die Verbindungen zwischen den achtzehn Kanälen der Eingangssammelleitung
3 und den acht Summier schaltungen sind durch die ersten achtzehn'Zeilen
der Tabelle definiert, und die Rückkopplungsverbindungen über die Rückkopplungssammelleitung 4 werden durch die nächsten acht
Zeilen der Tabelle definiert. Beispielsweise ist Kanal Nr. 1 mit der
Summier schaltung Sl (wie in Fig. 2 durch Il gezeigt) verbunden. Der
Ausgang der Schieberegister-Position Fl ist beispielsweise mit den
Eingängen der Schieberegister-Positionen F3, F5 und F7 über die Summier Schaltungen S3, S5 und S7 verbunden. Durch Zählen der Anzahl
von "Einsen" für die ersten sechsundzwanzig Zeilen in der Tabelle erhält man eine Gesamtheit von sechsundsiebzig notwendigen Eingangsverbindungen zu den Summier schaltungen Sl'bis S8.
In Fig. 3 werden Einzelheiten der modulo 2 Summier schaltung Sl zum
Aufbau eines rückgekoppelten Schieberegisters nach dein früheren Vorschlag
gezeigt, um die schaltungsmässige Ausführung der logischen Ver«
kriüpfungen jeder solchen Eingangsverbindung zu veranschaulichen.. Die
Summierschaltung Sl enthält sieben "AUSSCHLIESSLICH ODER"-Schaltungen
oder Antivalenzglieder. Die anderen Summier schaltungen
S2 bis S8 sind in ähnlicher Weise aufgebaut. Das Antivalenzglied 10
empfängt z.B. Signale von den Ausgängen der Schieberegister-Positionen
F3 und F5 über die RückkopplungsSammelleitung 4. So wird folgendes
veranschaulicht : Jedes Paar von Eingängen zu einer Summierschaltung
PO 9-69-017 - 13 -
109822/17 85
erfordert ein Antivalenzglied; jedes Paar solcher Antivalenzglieder
erfordert ein weiteres Antivalenzglied in einem weiteren Niveau der Schaltung, beispielsweise das Antivalenzglied 11; jedes Paar von derartigen
Antivalenzgliedern des zweiten Niveaus erfordert ein zusätzliches derartiges Schaltglied des dritten Niveaus, beispielsweise das Antivalenzglied
12 usw. Das Eliminieren zweier Eingänge beseitigt demnach nicht nur das zugeordnete Antivalenzglied, sondern auch ein weiteres
im folgenden Niveau der Verzweigungsschaltung. Würden beispielsweise die Eingangsverbindungen F3 und F5 eliminiert, so würden die beiden
Verknüpfungsglieder 10 und 11 gleichfalls eliminiert werden.
Aus der Tabelle I ist zu ersehen, dass die Gesamtzahl der "Einsen" in
den ersten sechsundzwanzig Zeilen die Anzahl der Verbindungen bestimmt und deshalb auch die Anzahl der erforderlichen Verknüpfungsglieder.
Während die ersten acht Zeilen nur je eine Verbindung erfordern, erfolgt danach eine rapide Zunahme der Anzahl der notwendigen Verbindungen.
Ein Blick auf die Tabelle I zeigt, dass z.B. die Zeile 15 eine ungewohnlich
grosse Anzahl von Verbindungen erfordert, und dass, wenn dies eliminiert werden könnte, eine bedeutsame Einsparung an Schaltungsaufwand resultieren könnte.
Die Tabelle II zeigt die Eliminierung der Zeile 15. Die Kanäle sind so
neu numeriert, als wenn rechnerisch neunzehn Kanäle, vom Konzept lier
PO 9-69-017 - 14 -
109822/1785 . BAD originau
., vorhanden vrären» Da au dem der eliminierten. £eüe J 5 entsprechenden
rechnerischen Kanal 15 keine realen Schaltungsverbindungen hergestellt zu werden brauchen, wird ein derartiger Kanal als "Phantom",
bezeichnet» Tatsächliche Schaltungsverbindungen werden nur für jeden
realen Kanal hergestellt.
PO 9-69-017 _ 15 _
""-'-''■' 109822/ 1785
Zeile | Eingänge | S2 | S3 | Summier schaltung | S5 | S6 | S7 | S8 | Quellen: Kanal/Rückkopplung | (real) | |
! sl | S4 | (rechnerisch) | |||||||||
0. | 0 | 0 | 0 | 0 | 0 | Kanal Nr. 1 | |||||
ft~ | I | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | Kanal Nr. 1 | 2 |
2 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 2 | 3 | |
3 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 3 | 4 | |
4 ! | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 4 | 5 | |
5 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 5 | 6 | |
6 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 6 | 7 | |
7 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 7 | 8 | |
8 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 8 | 9 | |
9 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 9 | 10 | |
IO · | 0 | 0 | r. | 1 | 1 | 0 | 0 | 0 | 10 | 11 | |
Il | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 11 | 12 | |
12 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 12 | 13 | |
13 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 13 | 14 | |
14 | J_ | . ]., | ..,1».., | 0 | Q | J | J | 14 | |||
1 £» | 1 | 0 | 0 | 0> | 0 | 0 | 0 | 1 | 1 *> | 15 | |
O
bO |
1 D 16 |
1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 16 | 16 |
Ü ** ρ Se |
.17 j | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 17 | 17 |
(η 5 | 18 i | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 18 | 18 |
19 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 19 | ||
M
(D |
20 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | Rück- Fl | |
21 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | kopplung F 2 | ||
22 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | F3 | ||
23 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | F4 | ||
24 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | F5 | ||
25 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | ' F6 | ||
26 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | F7 | ||
27 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | F8 | ||
/ | 28 j | 0 | 1 | 0 | 0 | 0 | 1 | Ό | 1 | ||
29 | 1 | 1 | 0 | 0 | 0 . | 0 | 1 | 0 | |||
30 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | i | |||
31 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | |||
32 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | |||
33 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | |||
34 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | |||
35 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | |||
36 | 0 | ||||||||||
S if | |||||||||||
W) ρ
ö ·—< |
|||||||||||
§ Ph 'S A |
|||||||||||
.9 5 | |||||||||||
,£) X
U U |
|||||||||||
a) & > Pi |
|||||||||||
.I | |||||||||||
PO 9-69- Ol 7
- 16 -
109822/1785
Man erkennt, dass die Rückkopplungsverbindungen nun durch die Zeilen
20 bis 27 definiert sind. Ein Blick auf die Rückkoppkings zeilen 20 bis
27 der Tabelle II zeigt jedoch, dass sie viel mehr Schaltungsverbindungen
erfordern als für die nächstfolgende Gruppe von acht Zeilen 28 bis 35,
benötigt werden. Wenn sie eliminiert werden könnten, und wenn die folgenden acht benachbarten Zeilen 28 bis 35 verwendet würden, um die
Rückkopplungsverbindungen zu definieren, könnte sogar eine noch weitergehende
Vereinfachung erzielt werden.
040
PO 9-69-017 - 17 -
109822/1785
Zeile
1 2 3 4 5 6 7 8 9
10 11 12 13 14 15 16 17 18
19 20 21 22 23 24 25 26 27
28 29 30 31 32 33 34 35
36
Eingänge Summierschaltung
Sl S2 S3 S4 S5 S6 S7 S8
1 0 0 0 0 0 O 0 1 0 0 0 O
0
1 1 0 O
0 1 O 0 0 0 O 0 1 1 0 0 0 0 -Ι
O 1 O
4 4-
O O 1 O O O
O O 1 1 1 O O O
4-
4-
4 1-
-O-
O O O 1 O O
O O O 1 1 1 O O
O .0
0
1
0
1
-e—}-,
O 1 O 1
-Θ-
4-
O O O O
O 1 O O O O
O
-0-
O O 1 O •4-Quellen:
Kanal/Rückkopplung (rechnerisch) (real)
0 0 0 0 0 0 1 0 0 0 0 0 1 1 4-
0 0 0 1
.4- Ι
0 0 0 0 0 0 1 O 0 0 0 0 1 4
1 0 1 0 1 0 0 0
0 1 1 1 1 1 0 0
0 0 0 1 0 1 1 0
0 0 0 0 1 0 1 1
1 0 0 0 0 1 0 1
0 1 0 0 0 O 1 0
1 0
1 0 0 0 0 1
Kanal Nr. 1 2 3 4 5 6 7 8 9
10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
26 27
Rück- Fl
kopplung F2 F3 F4 F5 F6 F7 F8
Kanal Nr.
0 0 0 0
PO 9-69-017
- 18 -
109822/1785
Tabelle III zeigt die Eliminierung der Zeilen 20 bis· 27 und die Umnumerierung
der Kanäle so als wären rechiierisch siebenxmdzwanzig
Kanäle vorhanden entsprechend einem erweiterten Codewort, das einhundertundacht
(4 χ 27) Bits umfasst. Die nächsten Zeilen 28 bis 35 definieren die Rückkopplungsverbindungen. Da neun von den Zeilen 15
und 20 bis 27 nicht benutzt sind, werden sie als "Phantom" bezeichnet,
und tatsächliche Schaltungsverbindungen werden nur zu den achtzehn
realen Kanälen hergestellt, in U eb er ein Stimmung mit den Matrixzeilen, wie sie aus der letzten Spalte der Tabelle III hervorgehen.
Die Beispiele der Tabellen II und III wurden gewählt, um erzielbare
Einsparungen an Schaltungsaufwand beispielsweise zu veranschaulichen.
. Jedoch ist diese Wahl in gewisser Weise vereinfacht. Für einen SEC/DED-Code
ist bekannt, dass alle Zustandsvektoren, die zu dem Anfangs zu stand (10000000) gehören, sämtlich ungerades Gewicht haben müssen (d.h.
eine ungerade Anzahl von Einsen). Die reale Känal-Untermatrix der
Tabelle III enthält alle im Code möglichen Gewicht-1-Vektoren. Ihre
übrigen Vektoren sind alle vom Gewicht 3, und das ist das kleinstmögliche
nächsthöhere Gewicht. Diese Plananordnung ist also optimal, da für die vorgeschriebene Vielzahl von Kanälen so eine minimale Anzahl
von Eingangsverbiiidungen erhalten wird.
Die Folgerungen, welche sich aus der in der Tabelle III getätigten Aus-
PO 9-69-0] 7 - 19 -
10 9 8 2 27 17 8 5
wahl ergeben, werden mit Bezug auf die Fig. 4 dargestellt. Ein über
achtzehn parallele Kanäle für je ein Bit pro Abschnitt zu übermittelndes reales Codewort wird rechnerisch für den Entwurf der Einrichtung im
Format so erweitert, wie in Fig. 4 gezeigt, in U eb er ein Stimmung mit der Matrix der Tabelle III. Die Phantomteile des erweiterten Codewortes
entsprechend den Zeilen 15 und 20 bis 27 der Matrix, werden mit schrägen Durchkreuzungen in dem Wortformat angezeigt. Das erweiterte
Codewort schliesst rechnerisch einhundertundacht Datenbits ein, von fe denen einhundert "Informations"-Bits und acht Prüfbits sind. Auch dieses
erweiterte Codewort gehört immer noch zu einem sogenannten verkürzten zyklischen Code, da es kürzer als die maximal mögliche Wortlänge
eines Codes mit acht Prüfbits ist.
Das Codewort wird in vier gleiche Abschnitte von siebenundzwanzig Bits
unterteilt, die in umgekehrter Reihenfolge den siebenundzwanzig Zeilen entsprechen, die für den Kanal zu dem Zweck verwendet werden, um
^ die Registerpositions-Eingangsverbindungen in der Tabelle III zu verschieben.
Die fünfzehnte Zeile der Matrix wird im Format durch die Bitpositionen 13, 40, 67 und 94 des Codewortes dargestellt, und die
Matrixzeilen 20 bis 27 werden durch die Bitpositionen 1 bis 8, 28 bis 35,
55 bis 62 und 82 bis 89 dargestellt. Es werden demnach achtzelin reale
Kanäle verwendet', doch werden für alle analytischen Zwecke die Schaltungen so konstruiert, als wenn es rechnerisch siebenundzwanzig
PO 9-69-017 ,; ' - 20 -
109822/1785
Kanäle gäbe, die Daten von einem Codewort tragen, das hunder tundacht
Bits breit ist. -'''■"
Unter Bezug auf die Fign. 5a bis 5d werden nun die Schaltverbindungen
für die Konstruktion eines rückgekoppelten Schieberegisters gezeigt, welches in Kombination reale Kanäle und Phantomkanäle als Eingänge
verwendet. Die realen Eingänge von den achtzehn realen Kanälen werden
durch ausgezogene Linien, und die Phantomeingänge von den neun Phantomkanälen werden durch gestrichelte Linien dargestellt. Beispielsweise:
Ein Eingang vom realen Kanal Nr. 1 gelangt zur Summierschaltung Sl über eine Leitung bezeichnet 11Il", und der Phantomkanal
Nr. 15 gelangt rechnerisch als "115" in die Summierschaltungen Sl, S2,
S3, S7 und S8 wie gestrichelt dargestellt«. Der reale Kanal Nr. 15
(welcher der Zeile 16 der Matrix entspricht), gelangt in die Summierschaltungen
SI» S4 und S8 über die Leitung "Il6". Alle Eingangsleitungen
für die Zeilen 20 bis 27 der Matrix sind Phantome, angezeigt durch die
Eingänge 120. bis 127.
Die Verbindungen der Schieberegisterpositionen Fl bis F8 werden durch
die Matrixzeilen 28 bis 35 definiert. Beispielsweise zeigt die Zeile 28
an, dass der Ausgang der Registerposition Fl in die Summierschaltungen Sl, S5 und S7 über die als Fl bezeichnete Leitung gelangt.
PO-9-69-017 -21-
109822/1785
Die tatsächlichen Schaltungsverbindungen, welche nur für diejenigen
-ausgezogenen Linien vorgesehen sind, die reale Kanäle anzeigen, belaufen
sich auf insgesamt 38 I-r Eingänge von der Eingangs Sammelleitung
her und 24 F-Eingänge von der RückkopplungsSammelleitung her. So
ergibt sich eine Summe von 62 verdrahteten Eingängen. Wie oben beschrieben (Fig. 2), erforderte die frühere Technik insgesamt 76 verdrahtete
Eingänge. Die Auswirkung dieser Tatsachen auf die Menge der erforderlichen Verknüpfungsschaltungen wird anhand der Fig. 6
erläutert.
In Fig. 6 wird der Aufbau einer modulo 2 Summier schaltung Sl des
Schieberegisters nach Fig. 5 im einzelnen gezeigt. Es sind sechs Antivalenzglieder
11, 12, 13, 14, 15 und 16 vorgesehen, und durch gestrichelte Linien werden fünf zusätzliche Antivalenzglieder 17, 18, 19, 20 und
angedeutet. Die in den Fign. 5 und 6 durch ausgezogene Linien dargestellten
realen Eingänge führen zu den wirklich vorhandenen "realen"
Antivalenzgliedern 11 bis 16, und die Phantomleitungen von den Phantomkanälen
- mit gestrichelten Linien dargestellt - führen zu den gestrichelt dargestellten Antivalenzgliedern 17 bis 21. Wenn alle in der
Tabelle III aufgezeigten Verbindungen erforderlich wären, müssten zwölf Eingänge und damit elf "AUSSCHLIESSLICH ODER"-Schaltungen
vorhanden sein. Die rechnerische Erweiterung des durch die Tabelle III
repräsentierten Codewortes eliminiert jedoch diejenigen Zeilen der
PO 9-69-017 - 22 - ^0 ORIGINAL
109822/1785·
»> llltfl'li ι I I' l| f , . .
Matrix, welche die meisten binären Einsen enthalten, indem diese nun
den Phantomkanälen zugewiesen werden, die keirie~realen Schaltungs-
Verbindungen zu den Summier schaltungen erfordern. Infolgedessen ist
es in der Summier schaltung Sl der Fig. 6 nicht notwendig, die Antivalenzglieder
17 bis 21 bereitzustellen, so dass man eine vereinfachte Schaltung erhält, die nur noch sechs Antivalenzglieder 11 bis 16 enthält.
Durch Vergleich mit der Fig. 3 bemerkt man, dass diese neue Sl-Schaltung einfacher ist als die entsprechende Schaltung nach dem
früheren Vorschlag. In ähnlicher Weise bringt die rechnerische Erweiterung
des Codewortes eine Vereinfachung der Konstruktion für die restlichen Summier schaltungen S2 bis S8 durch die Eliminierung von
vierzehn Eingängen, was Einsparungen an Schaltungs aufwand von mehr als 20 "ja erbringt. ·
Wenn auch eine spezielle Ausführungsform gezeigt wurde, ist die Auswahl
der Phantomkanäle doch nicht auf dieses Beispiel beschränkt, sondern nur durch Kriterien, die durch die Natur der zyklischen
Codierungen und die spezifische Anzahl der gewünschten realen Kanäle diktiert werden. Zunächst ist notwendig, dass die Eingangsverbindungen
von den Kanälen--zu den Registerpositionen ausgewählt werden aus den
ersten der Matrix entnommenen Zeilen. Die Auswahl von Phantomkanälen
kann jedoch zu der Wahl von beliebigen Zeilen der vollständigen Matrix von autonomen Zuständen führen. Es ist nicht notwendig, dass nur die
PO 9-69-017 _ 23 -
109822/1785
■ Auswahl von unmittelbar benachbarten Zeilen erfolgt. Es ist daher erlaubt,
die Phantomkanäle durch die Gruppe der Zeilen hindurch beliebig zu streuen, welche die Eingangsverbindungen definieren, solange nur
die Rückkopplungsverbindungen von denjenigen benachbarten Zeilen gewählt werden, welche unmittelbar der letzten Matrixzeile folgen, welche
die letzten Eingangsverbindungen oder Phantomkanäle definiert.
Der Vergleich der Tabelle III mit der Fig. 4 zeigt, dass die Prüfbitpositionen
im vierten Abschnitt (Zeiten t und t ) des Datenwortes den
Kanalpositionen 1 bis 8 zugeordnet sind. Da die Kanalpositionen 1 bis den Zeilen 1 bis 8 der Matrix entsprechen (welches die acht einfachsten
Zeilen sind, die in der gesamten Matrix zu finden sind), wird es immer wünschenswert sein, die Zeilen 1 bis jB zu behalten, und deshalb wird
es niemals notwendig sein, den Prüfbitteil ganz am Ende des erweiterten
Codewortes zu erweitern.
Bei der Konstruktion des rückgekoppelten Schieberegisters unter Anwendung
der beschriebenen Prinzipien ist es auch wünschenswert, solche Zeilen der Matrix zu wählen, die eine Verteilung der Eingänge auf die
Summier schaltungen des Schieberegisters gestatten, die gleiche oder
nahezu gleichmässig besetzte Niveaus in der Hierarchie der Verknüpfungsschaltungen
bedingen (vgl. Fig. 6). Während es vorteilhaft erscheinen könnte, die Zeilen derart zu wählen, dass man die geringste
PO 9-69-017 - 24 -
109822/1786 BAD
Gesamtzahl von Antivalenzglicdern erhält, muss man sich doch vor
irgendeiner ungünstigen Verteilung von Eingängen unter den Summierschaltungen hüten. Es würde einiger Vorteil verloren gehen, wenn ein
oder zwei Summier schaltungen wesentlich längere Verzögerungen hätten als die übrigen.
Eine zusätzliche Beschränkung wird durch die Länge des Codewortes bestimmt. Bezeichnet man als Pl die Anzahl aller Matrixzeilen, welche
den in die Gruppen von realen Kanälen eingebetteten Phantomkanälen
entsprechen (zum Beispiel Zeile 15) und bezeichnet man mit P2 die Anzahl
derjenigen Zeilen, die den Phantomkanälen entsprechen, die dem letzten realen Kanal angehängt sind (zum Beispiel die Reihen 20 bis 27),
dann ist die Gesamtanzahl der Phantomkanäle gleich '£"= Pl + P2. Wenn
das ursprüngliche Codewort des gewählten verkürzten zyklischen Codes die Länge η hat und die Anzahl der realen Kanäle gleich c ist, dann i?t
die neue erweiterte Anzahl der Kanäle für die rechnerische Behandlung
c + If , und die Gesamtlänge des erweiterten Codewortes ist
η ♦ (c + 7t~)/c. Für einen abgekürzten Code ist η kleiner als eine feste
Zahl N, die maximal zulässige volle Codelänge für einen gegebenen Code (beispielsweise ist. in dem veranschaulichten SEC/DED-Code mit
acht Prüfbits die volle Codelänge N = 2 - 1 = 127). Das t in dem
obigen Ausdruck für die Länge des erweiterten Codewortes muss derart sein, dass η · (c + ^)/c - N ist. Für das beschriebene Beispiel ist
PO 9-69-017 - 25 -
baü
109822/17 85
c = 18, t = 9, η = 72, mithin η · (c +^)/c = 72 . (18 + 9)/l8 = 108-CN =
Aus den den Phantomkanälen und den erweiterten Codeworten zugrunde
liegenden Prinzipien folgt, dass auch die Konstruktion der Mustererkennungsschaltung
5 zur Fehlerlokalisierung und zur Korrektur auf die erweiterte Anzahl von Kanälen und die erweiterte Codewortlänge abgestimmt
sein muss. Da jedoch die Phantomkanäle, physisch nicht bestehend, keine Fehler einführen können, besteht auch keine Notwendigkeit
zu dem Versuch, in diesen nur rechnerischen Kanälen Fehler aufzufinden oder zu korrigieren. Infolgedessen können gewisse Mustererkennungs-
und Fehlerkorrekturschaltungen weggelassen werden, obgleich sie rein begriffsmässig (rechnerisch) angemessene Plätze in der System-Struktur
einnehmen. Für den Beispielscode werden die' Mustererkennungsschaltung
und ihre Verwen lang in Tabelle IV gegeben.
PO 9-69-OF^DifKi α-?- . 26 -
BAD ORIGINAL
109822/178 5
Zeile 82 | ■Fehler | Fl | - Zustandsbild | F3 | F4 | F5 | F6 | F 7 | I | rechne | Je nach | Schaltzeit-· | 1 Er- | erweiterten Codf | S | 81 | 39 | 66 | 108 | r. | „.,Ο,! | ||
Zeilen-Nr. der | 83 | i | "Syndrom" | ■ ! | rischer | punkt und nacl· | des Syndroni£ | wortes | 54 | 80 | 38 | 65- | 107 | cc | |||||||||
Matrix autonomer | 84 | F2 | ti ί |
Kanal | kennen < | zu korrigierendes Bi | Λ | 53 | 79 | 37 | 64 | 106 |
O -J
PT |
||||||||||
Zustände | 85 | ι I | des | 27 | 52 | 78 | 36 | 63 | 105 | ||||||||||||||
86 | f 0 | 0 | 0 | 1 | 0 | 1 | ι i | 26 | 51 | 77 | O C | 104 | |||||||||||
87 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 25 | 50 | 76 | 7Λ | ...... ί,-1 — | 103 | ||||||||||
88 | ! ι | 0 | 0 | 1 | 0 | 0 | 1 | 1 | Nr. 1 | 24 | 49 | 75 | 7, ° | Ln | 102 | ||||||||
89 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | ο | 2 | 23 | 48 | 74 | cn | 101 | |||||||||
90 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 3 | 22 | 47 | 73 | 31 | 100 | |||||||||
91 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 21 | 46 | 72 | 99 | |||||||||||
92 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 5 | 20 | 45 | 71 | 98 | ||||||||||
93 | 1 | . 1 | 1 | 1 | 1 | 0 | 0 | 0 | ■ 6 | 19 | 44 | 70 | •J O | 97 | |||||||||
94 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 7 | 18 | 43 | 69 | 96 | ||||||||||
95 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 8 ' | 17 | 42 | 68 | 95 | |||||||||||
96 97 |
0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 9 | 16 | 41 | ||||||||||||
98 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 10 | 15 | 93 | ||||||||||||
99 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 11 | 14 | 92 | ||||||||||||
■ 100 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | _Λ | 12 | 91 | |||||||||||||
ι m | 1 | 0 | 1 | Ί | 1 | π | ο '■ | 13 | 12 | 90 | |||||||||||||
J. Ul
■j n? |
x— 1 |
0 | "11J"- 1 |
1 | —y— 1 |
1 0 |
1 | 1 ' | 14 | 11 | 30 | ||||||||||||
JL VC | 0 | 0 | 1 | 1 | 1 | 0 | 0 | It * | 10 | ||||||||||||||
1 \>5
ι r\A |
1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 ' | JL D 16 |
9 | ca | ||||||||||||
1 UI | 0 | 1 | 1 | 0 | 0 | 1 | 1 | ι | 17 | Oi | |||||||||||||
1 OA | 1__ | 1 | Q. | 1 | η | Q | ·, | 18 | |||||||||||||||
1 f\H |
x—
1__ |
1 | π , | L η | 19 | ■fr— | |||||||||||||||||
IUf
108 |
±—■ | ., | 1 | η | ■pn >}: | ||||||||||||||||||
Si | —i— | 1 | η | —i—· η . |
-J | 7Λ * | Ar— | ||||||||||||||||
r\ | J | —0— | _η | ->9 * | |||||||||||||||||||
t—""V— | _J | .η , | A | CC * | |||||||||||||||||||
-0— | 1 | 1 | 1 | —ν -4 |
?4 * | ||||||||||||||||||
—i— |
—i—
_}_ |
—τ— -θ- |
25 * | ||||||||||||||||||||
26 * 27 * ί |
|||||||||||||||||||||||
«•α-
Π |
r\ | ||||||||||||||||||||||
·■ -U" | |||||||||||||||||||||||
1 | |||||||||||||||||||||||
0—ö- |
* Phantomkanal
PO 9-69--017
- 27 -
8AO ORIGINAL
1 0 9 8 2 2/1785
Claims (6)
- r 28 -PATENTANSPRÜCHEί \) Verfahren zur Datensicherung bei der Übertragung binärer Daten durch Erzeugung von Prüfbits und ihre Verarbeitung auf der Sendeseite und auf der Empfangs Seite des Übertragungsweges für die Aufdeckung, Lokalisierung und Korrektur etwaiger Übertragungsfehler, unter Verwendung von verkürzten (n, k) zyklischen Codes, dadurch gekennzeichnet, daß in der Schaltungsanordnung die η Bits je Codewort umfassenden Eingangsdaten, welche k reale Informationsbits und η - k Prüfbits enthalten, einem rückgekoppelten Schieberegister mit η - k Positionen über modulo 2 Summierschaltungen verknüpft zugeführt werden, wobei die Summierschaltungen mit Eingängen sowohl für Datenkanäle (I-Eingänge) als auch für rückgekoppelte Schieberegister-Positions-Ausgänge (F-Eingänge) versehen sind, daß der Inhalt der Positionen des Schieberegisters Kriterien für die Fehlerfreiheit der Datenübertragung bzw. für die Lokalisierung von aufgetretenen Übertragungsfehlern liefert, die in anderen Teilen der Schaltungsanordnung ausgewertet werden, daß zwecks Einsparung von Schaltungsaufwand die zu übertragenden Daten rechnerisch jedoch so behandelt werden, als sei an sich eine größere Anzahl von Datenkanälen vorhanden als es der Anzahl der realen Informationsbits entspricht, wobei die Anzahl der gleichzeitig parallel übertragenen realen Kanäle rechnerisch für die Auslegung des Schieberegisters um die Anzahl von in Wirklichkeit nicht verdrahteten Phantom-Kanälen erweitert wird, und daß für die physisch nicht vorhandenen Phantom-Kanäle η ι < ™ oro ni7 109822/1785Docket PO 969 01 7BAD ORtGtHALsolche Datenkanäle ausgewählt werden die vom Konzept des verwendeten zyklisch redundanten Codes her den größten Schaltungsaufwand bedingen.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der zu dem gewählten zyklischen (n , k) Code gehörigen Matrix autonomer Zustände, welche die möglichen Verknüpfungen von c + (L rechnerischen Kanälen mit η - k Schieberegister-Positionen repräsentieren, diejenigenΊζ Zeilen Phantom-Kanälen zugeordnet werden, welche die meisten binären 1-Zustände enthalten.
- 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß in der zu dem gewählten zyklischen (n k) Code gehörigen Matrix autonomer Zustände ein geschlossener Block von benachbarten η - k Zeilen die notwendigen Rückkopplungsverbindungen von Schieberegister-Positions-Ausgängen mit Eingängen der Summier schaltungen definiert, welcher Block den genannten c + * Zeilen unmittelbar folgt.
- 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das (n, k) Codewort der Eingangsdaten, das η Bits enthält, von denen k Bits Informationsbits und η - k Prüfbits sind, rechnerisch zu einem η · (c + Ίϊ^)/ο Bits breiten Codewort erweitert wird, wobei c die Anzahl der gleichzeitig parallel übertragenen realen Oatenkanäle und die Anzahl der physisch nicht vorhandenen Phantom-Kanäle ist.10982 2/1785Docket »vPÖV
- 5. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß sie ein rückgekoppeltes Schieberegister enthält dessen Positionen (Fl... F8) über modulo 2 Summier schaltungen (Sl . . . S 8) verknüpfte Eingangs signale sowohl von der Eingangs-Sammelleitung (I-Eingänge) als auch von der Rückkopplungs-Sammelleitung (F-Eingänge) erhalten, und daß die rechnerisch als Phantom-Kanäle behandelten Dateneingänge(115, 120 127) nicht verdrahtet sind.
- 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß in der Decodier schaltung auf der Empfangs Seite des Ubertragungsweges ein η Bits breiter Wortpuffer für die Eingangsdaten vorhanden ist, dem ein η zu c Bits Umsetz er nachgeschaltet ist, der das rückgekoppelte Schieberegister speist, dessen Aus gangs-Positionen über eine Muster-Erkennungsschaltung, eine Korrekturschaltung und einen c zu η Bits Umsetzer mit einem η Bits breiten Wortpuffer für die korrigierten Ausgangsdaten verbunden ist.109822/ 1785Docket PO 969 017Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US87964769A | 1969-11-25 | 1969-11-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2057256A1 true DE2057256A1 (de) | 1971-05-27 |
Family
ID=25374582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702057256 Pending DE2057256A1 (de) | 1969-11-25 | 1970-11-21 | Verfahren und Schaltungsanordnung zur Datensicherung bei der UEbertragung binaerer Daten |
Country Status (7)
Country | Link |
---|---|
US (1) | US3622985A (de) |
JP (1) | JPS5125705B1 (de) |
CA (1) | CA918806A (de) |
CH (1) | CH521071A (de) |
DE (1) | DE2057256A1 (de) |
FR (1) | FR2071708A5 (de) |
GB (1) | GB1316348A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3805232A (en) * | 1972-01-24 | 1974-04-16 | Honeywell Inf Systems | Encoder/decoder for code words of variable length |
JPS5286011A (en) * | 1976-01-12 | 1977-07-16 | Nec Corp | Error correction device for parallel processing |
JPH0679276B2 (ja) * | 1990-08-31 | 1994-10-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 同一従属型プロセスのスループット増大方法、プロセス生成回路、周期冗長コードジェネレータ、およびコントローラシステム |
US6047396A (en) * | 1992-10-14 | 2000-04-04 | Tm Patents, L.P. | Digital data storage system including phantom bit storage locations |
US5432801A (en) * | 1993-07-23 | 1995-07-11 | Commodore Electronics Limited | Method and apparatus for performing multiple simultaneous error detection on data having unknown format |
US5754803A (en) * | 1996-06-27 | 1998-05-19 | Interdigital Technology Corporation | Parallel packetized intermodule arbitrated high speed control and data bus |
CN100430900C (zh) * | 1998-02-25 | 2008-11-05 | 松下电器产业株式会社 | 纠错装置 |
US6519737B1 (en) | 2000-03-07 | 2003-02-11 | International Business Machines Corporation | Computing the CRC bits at a time for data whose length in bits is not a multiple of M |
DE102014118531B4 (de) * | 2014-12-12 | 2016-08-25 | Infineon Technologies Ag | Verfahren und Datenverarbeitungseinrichtung zum Ermitteln eines Fehlervektors in einem Datenwort |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3465287A (en) * | 1965-05-28 | 1969-09-02 | Ibm | Burst error detector |
US3452328A (en) * | 1965-06-07 | 1969-06-24 | Ibm | Error correction device for parallel data transmission system |
-
1969
- 1969-11-25 US US879647A patent/US3622985A/en not_active Expired - Lifetime
-
1970
- 1970-09-17 FR FR7034543A patent/FR2071708A5/fr not_active Expired
- 1970-10-20 GB GB4965670A patent/GB1316348A/en not_active Expired
- 1970-11-11 CH CH1667170A patent/CH521071A/de not_active IP Right Cessation
- 1970-11-19 CA CA098535A patent/CA918806A/en not_active Expired
- 1970-11-21 DE DE19702057256 patent/DE2057256A1/de active Pending
-
1975
- 1975-04-21 JP JP50047600A patent/JPS5125705B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FR2071708A5 (de) | 1971-09-17 |
CA918806A (en) | 1973-01-09 |
GB1316348A (en) | 1973-05-09 |
US3622985A (en) | 1971-11-23 |
CH521071A (de) | 1972-03-31 |
JPS5125705B1 (de) | 1976-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2540472C3 (de) | Verfahren und Schaltungsanordnungen zur Codierung binärer Daten unter Anwendung eines abgewandelten Null-Modulationscodes | |
EP0078903A1 (de) | Verfahren und Anordnung zur Sicherstellung der Start-Synchronisation eines aus Bit-Impulsfolgen bestehenden Telegramms innerhalb eines Empfängers | |
DE2204766C2 (de) | Codeumsetzer für Datenverarbeitungssysteme | |
DE2818704A1 (de) | Uebertragungssystem fuer die uebertragung analoger bild- und synchronisiersignale und zugemischer synchroner numerischer datensignale ueber analogleitungen | |
DE2153542A1 (de) | Codierer für eine binäre Informationsbitfolge | |
DE2805294C2 (de) | Codierende Übertragungsanlage für Faksimile-Signale | |
DE2447255A1 (de) | Verfahren und schaltungsanordnungen zur fehlerpruefung | |
DE69418860T2 (de) | Verfahren und Vorrichtung zur Block Verschachtelung und Entschachtelung | |
DE2455235A1 (de) | Verfahren und einrichtung zur fehlererkennung in zeitvielfachvermittlungsanlagen | |
DE2057256A1 (de) | Verfahren und Schaltungsanordnung zur Datensicherung bei der UEbertragung binaerer Daten | |
DE2217935A1 (de) | Anordnung und Verfahren zur Korrektur von Doppelfehlern | |
DE1449784A1 (de) | Schieberegister | |
DE1537549C3 (de) | Übertragungssystem für bipolare Impulse | |
DE1437367B2 (de) | Schaltungsanordnung zum umwandeln binaerer impulssignale in solche mit zumindest dreimoeglichen pegeln derart dass der gleichstrompegel des resultierenden signales null ist | |
DE3247334C2 (de) | Verfahren zum Kodieren eines n-stufig graduierten Bildelementes | |
DE2047868A1 (de) | Schaltung zur Korrektur von Einzel fehlern in den Wortern eines zyklischen (n, k) Codes | |
DE2000565A1 (de) | Fehlerkorrigierendes System zur Korrektur mehrfacher,zufaelliger Fehler | |
DE2826454C3 (de) | Faksimilesignal-Codiersystem | |
DE1917842C3 (de) | ||
DE1462688A1 (de) | Einrichtung zur Adressierung von Empfangsstationen | |
DE1934675A1 (de) | Fehlererkennungsverfahren fuer Datenuebertragungssysteme | |
DE69008896T2 (de) | Fehlerkorrekturkodierer/-dekodierer für numerische Übertragungsanlage. | |
DE1917841A1 (de) | Anordnung zur Bildung quasizufaelliger Ziffernfolgen | |
DE1524884C3 (de) | VerfahFen und Schaltungsanordnung zur Übertragung digitaler Nachrichten unter Bildung und Einfügung von Prüfbits | |
DE1512260C3 (de) | Verfahren und Einrichtung zur Datenübertragung durch Puls-Phasen-Modulation |