DE1524884A1 - Verfahren und Schaltungsanordnung zur UEbertragung digitaler Nachrichten unter Bildung und Einfuegung von Pruefbits - Google Patents

Description

PATENTANWALT DIPL-INO. H.E. BÖHMER

■tu ισιΐιΐΝβίΝ/νσιττ. · (indiliinoii ·τ·λ··β 4»

riKNSPRICHIIt (·Τ*11) ilM4·

BöblIngen, 10. Nov. I967 ker-se

Anmelderin: International Business Nachines

Corporation, Armonk, N.Y. ΙΟ5θ4

Amtl. Aktenzeichen! Neuanraeldung

Aktenzeichen der Anmelderin: Docket 12 841

Verfahren und Schaltungsanordnung zur übertragung digitaler Nachrichten unter Bildung und Einfügung von Prüfbits

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Übertragung digitaler Nachrichten unter sendeseitiger Bildung und Einfügung von Prüfbits in die Folge zu übertragender Datenbits.

In digitalen Rechnern und Datenübertragungsanlagen werden üblicherweise BinärverschlUsselungen angewandt. Diese binären Verschlüsselungen treten gewöhnlich in der Form von Zügen positiver und/oder negativer elektrischer Impulse auf, die die Datenbits 1 und 0 darstellen. Für Datenübertragungsanlagen, bei denen mit

009651/1671 bad original

1534884

Störsignalen zu rechnen ist» sind entsprechende PehlerprUf- und Korrektursohlüs»el entwickelt worden, um Möglichkeiten zur Aurdeckung und auch 'zur Korrektur von Fehlern vorsehen zu körnen. Die breiteste und vielseitigste Art eines solchen Prüf- und KorrekturschlUssels, die z.Zt. verwendet wird, ist die sogenannte Polynomverschlüsselung. Sie wird unter Verwendung der Grundregeln der Division von Polynomen verwirklicht.

In alteren Einrichtungen, die PolynomschlUssel verwenden, v/erden die Datenbitfolgen dadurch verschlüsselt, daß eine Polynomdarstellung D der einzelnen Datenbitfolgen durch ein Schlüsselpolynom P geteilt wird, wobei sich tin Rest R ergibt. Dieser Rest wird als FehlerprUfbitfolge betrachtet und im Anschluß an die Datensignale übertragen, wobei der Insgesamt übermittelte Nachrichtenzug außerdem Rahmen- und Oruppeneignale enthalten kann. Jeder Einzelnachricht vorangehend kann z.B. ein Rahmensignal den Beginn der Nachricht kennzeichnen, im Empfänger sorgt das Rahmensignal dafür« daß die EntschlUseelungseinrichtungen gelöscht werden und eine neue Nachricht aufnehmen können. Der Entschlüssler teilt jede ankommende Nachricht ebenfalls durch das Schlüsselpolynom P. Der sich ergebende Rest dieser Teilung ist gleich Null, wenn keine Obertragungsfehler aufgetreten sind. Nicht-Null-Stellen des sich ergebenden Restpolynoms kennzeichnen fehlerhaft übertragene Stellen der empfangenen Nachricht.

Zur Nennung des Sandes der Technik wird auf die Patentanmeldung Docket 12 841 0 0 Ö · 5 1 / 1 S 7 S SAD ORiOJNAL

J 2κ. ¹Jj? VIIIa/21al (DAS 1 22} 414) sowie auf das Buch von W. W. Peterson "Error Correcting Codes", New York und London, 1.··51, i;owie die US-Patentschriften Nr. 2 6£9 950, 2 956 124, ?. 975 höh und 2 9d4 706 hingewiesen. Perner seien genannt! Hagelbarger "Recurrent Codes - Easily Mechanized, Burst-Correcting Binary Codes", Bell System Teohnical Journal, July 1959 und GoIdberg"Digital Error Control Through Coding", Tenth National . communication Symposium, 5. - 7· Oktober 1964, Utioa, New York.

Du bei den dem genannten Stande der Technik entsprechenden Oeraten die FehlerprUf- und/oder Korrektureignale im Anschluß an die Datonsignale übertragen werden, muß die Datenübertragung unterbro chen oder zumindest verzögert werden, so lange die Pehierprüf- und Korrektursignale Übertragen werden. Dies erfordert einen beträchtlichen Steuer- und Speloheraufw*ad und verschwendet wertvol le Ubertragungszeit für die Übermittlung der Fehlerprüf- und Korrektursignale.

Der Erfindung Liegt die Aufgabe zugrunde, Datensignale und Fehlerprüf- und Korrektursignale so zu übertragen, daß die Datenübertragung weder unterbrochen noch verzögert werden muß.

Diese Aufgabe wird erfindungegemäß dadurch gelöst, daß die Folge der zu übertragenden Datenbits und Datenblöoke zur Einfügung der gebildeten Prüfbits nicht unterbrochen oder verzögert wird und daß die aus den einzelnen Datenblöokeη abgeleiteten PrUfblts ge-

Docket 12 841 AAAICi/UfC UOSOl/lb/i BAD

speichert und multiplex mit den Datenbits mindestens eines unmittelbar oder später nachfolgenden Blocks gesendet werden.

Um die Ausnutzung der zur Verfügung stehenden Ubertragungszeit noch günstiger zu gestalten, wird ein weiter verbessertes Verfahren angegeben, welches dadurch gekennzeichnet ist, daß zur Reduktion der insgesamt zu übertragenden Hachrichtenbits, welche die ursprünglichen Datenbits und die zugefügten Prüfbits umfassen, nur ein festgelegter Teil der insgesamt abgeleiteten Prüfbits in bestimmter Folge in mindestens einen nachfolgenden Datenblock eingefügt und übertragen wird.

jBs wird angegeben, wie sich das genannte Verfahren mit Vorteil anwenden läßt, wenn die Prüfbite durch Division der zu übertragenden Datenbitblöcke durch ein festgelegtes Prüfpolynom abgeleitet werden und jeweils der sich ergebende Divisionsrest nach der Übermittlung des Ursprungs-Datenbitblocks gesendet wird, wobei empfangsseitig die aufgenommenen 9*t««6ltfolgen durch dasselbe PrUfpolynom dividiert werden und bei Gleichheit des sich ergebenden Divisionsrestes mit Null auf Fehlerfreiheit erkannt wird.

Des weiteren wird ein besonders vorteilhaftes Verfahren für die Verarbeitung der in ununterbrochener Folge einlaufenden Nachrichtenbits im Empfänger und eine Schaltungsanordnung zur sendeseiti- gen Durchführung des genannten Übertragungsverfahrens sowie wei-

« tere Ausgestaltungen dazu genannt.

BAD Docket 12 -541 009851/1575

Zwei Ausführungsbeispiele der Erfindung sowio auch die verwendete-Grund-Schaltungsa'nordnung gemäß dem genannten Stande der Technik und ein Blockschaltbild einer Empfangsanordnung gemäß Anspruch 4 sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen:

Fig. 1 einen Polynom-Verschlüssler entsprechend dem genannten Stande der Technik,

Fig. 2 das Blockschaltbild einer verschlüsselnden Ubertragungsanordnung mit zwei Polynom-Verschlüsslern,

Fig. 3 die ins einzelne gehende Darstellung der verschlüsselnden Übertragungseinrichtung gemäß Fig. 2,

Fig. 4 eine verschlüsselnde Übertragungseinrichtung, die nur einen Polynom-Verschlüssler, entsprechend dem Stande der Technik, und dazu ein Hilfs-Schieberegister enthält und

Fig. 5 das Blockschaltbild einer besonders vorteilhaften Einrichtung für die empfangsseitige Verarbeitung der gemäß der Erfindung übertragenen Signale.

»<*.<» iseu 009861/1678

- ο

Um die vorliegende Erfindung besser zu erklären, wirvi ein kurzer Überblick über die Polynomverschlüsselungstechnik der ins einzelne gehenden Erfindungsbeschreibung vorangestellt.

Ein Folge von Datenbits, binäre Nullen und Einsen, köraieri als Polynom dargestellt werden, das aus einer Reihe de*" Varianten X mit fallenden Potenzen besteht. Jedem einzelnen Glied wird dabei der Koeffizient Null oder Eins entsprechend der Wertigkeit der einzelnen Datenbits zugeordnet.

Eine Folge von K Bits A₁, ,, A_{v o}, ..., A₁, A^ kann somit durch das

Λ""Χ Λ—c. I U

Polynom D(X) dargestellt werden:

(1) D(X) = A_K-1 Χ^Κ-1 + A_K_₂ X^K~² + ... + A₁X + A₀

P(X) stellt eine zweite Bitfolge dar, nämlich die eines gewählten Verschlüsselungspolynoms. Der Grad von P(X) wird mit r bezeichnet. S Der erste Verfahrensschritt gemäß einem bekannten Verschlüsselungsschema ist die Multiplikation von D(X) mit X¹*. Damit wird gewonnen:

(2) X^r.D(X) = A_x-1V⁺K"¹ + A_K-2 X^r+K-² + ... + A_xX^r+1 + A_QX

Zum Beispiel entspricht die Bitfolge 100111 dem Polynom D(X) = IX⁵ + OX¹¹ + OX⁵ + IX² + IX + 1, wobei die Glieder mit fallender Potenz von links nach rechts in der Bitreihenfolge angeordnet werden. Mit r = 6 ist X^r.D(X) = IX¹¹ + CX¹⁰ + CX⁹ + 1X^C + IX⁷ + IX⁶ + OX⁵ + OX^ + OX^ + OX² + OX + 0. In binärer Form

009ΘΒ1/1576

Docket 12

gesohrloben wird dies 100111000000. Dies entspricht einer Verschiebung der ursprünglichen Bitfolge um 6 Stellen nach links.

Der nWhste -schritt ist die Division X^r.D(X) durch das Verschlüsselun^npolynor, P(X). ICs werden hierzu Additionen und Subtraktionen in Modulo-2-Weise durchgeführt. Dies eel durch das Symbol · dargestellt. Das Divisioneergebnis let ein Quotient Q(X) und ein Rest R(X)* Oer Grad von R(X) ist kleiner als r, d.h. kleiner als der Oral des Verauhlüsselungspolynoms P(X) selbst.

Gleichung (j5) kann umgeschrieben werden«

(4) X^r.D(X) = P(X).Q(X) « R(X)

M(X) möge das übertragene Nachrichtenpolynoa darstellen, welches die ursprünglichen Daten plus den Re£R(X) als Fehlerprüfbite enthält:

(5) M(X) = X^r.D(X) « R(X) « F(X).Q(X)

(Hierbei ist zu' beachten, daß Addition und Subtraktion nach Modulo-2 identisch sind und dasselbe Ergebnis haben.)

Die einzelnen Glieder von M(X) sind die Bits, die über den Kanal übertragen werden und welche die Datenbits darstellen, an die sich üblicherweise die Restbits anschließen. Es möge im oben gegebenen Beispiel sein:

P(X) = IX⁶ + IX⁵ + IX⁴ + IX³ + OX² + OX + 1.

009851/1S7B

Decket 12 tM BAD Cn^AL

152A884

Dann ergibt eich bei der Division von X⁶.D(X) durch P(X):

Q(X)=X⁵H-XV O+X²+X+l

^Γ+χ⁷+χ⁰+ ο+ ο+

pU^x^x^+xVx^+i/xe.Dtx^x¹¹+ o + o+x^h+x⁷+x^ö+ ο+ ο+ ο+ ο+ ο+ c

γ10,γ9, Λ +A 4	ο+χ	7+χ	6 +χ	VJ. I	4	+Xs	+X
(Χ)^Χ1Ο+Χ9+Χ	ι.	7		+X	4	C+X'	C+X2+X
X	h+	ο+χ	6 +χ	5+χ		5 +ι
«)Χ2.P(X)=X	b+x	7+χ	c +x	5	\
	X	■'■+	0+	ο+χ	4
«)Χ.P(X)-X	7+χ	6+χ	5+χ	0+
	X	6+χ	%
€·)	P(X)-X	6+χ	5+χ

Der Rest dieser Division ißt somit:

R(X) - CX⁵ + u} + IX³ +1X²+1X + 1

Ii. bitifirer Form int 'lies CUlIl.

Da X⁶.D(X) gleich K011100000C 1st, ißtj y/^J.!.(X) « H(X) = M = lOClllOOCOCC % 011111 - 100111 CHlU

Docket 1? L

BAD CB.O'iaAL ·

009851/U75

Die durch M dargestellte Bitfolge wird über den Nachrichtenkanal zur Empfangsstation übertragen, die Bitglieder höherer Ordnung voran. Die empfangenen Bits seien bezeichnet mit M^f. Bei einer fehlerfreien übertragung ist M¹ = M. Angenommen, dies sei der Fall. M¹(X) = M(X) wird dann ebenfalls dividiert durch P(X). Bei einer angenommenen fehlerfreien Übertragung ist der Rest dieser Division gleich Null. Dies sei bewiesen durch eine Betrachtung der Division M(X) durch P(X)i

₌ X^r;D(X) φ R(Xi
Nach Gleichung (jj) ist:

Daher ist:

^M(X) = Q(X) « |fö} « Iff} = Q(X) + 0,

Somit ist, wenn keine Übertragungsfehler auftreten, der Rest dieser Division gleich Null. Wenn jedoch ein Fehler auftritt, ergibt die Division einen Rest, der ungleioh Null ist. Damit wird angezeigt, daß ein Fehler vorliegt.

Eine dem Stande der Technik: entsprechende Anordnung, welche das beschriebene Verschlüsselungsverfahren verwendet, ist in Fig. 1 gezeigt. Das VerschlUsselungspolynom, das in diesem Beispiel benutzt wird, ist P(X) = X⁶ + X⁵ + X^ + y? + l. Aus Gründen der Vereinfachung

0Ö98I1/1S7

Docket Yd 841

- ίο -

sind Einzelheiten wie z.B. die Zeittaktgabe, Ver3chiebungsleitungen usw. weggelassen worden. Zusätzliche Beispiele können in <i ·>· bereits zitierten Arbeit von W. W. Peterson "Error Correcting Un\esⁿ gefunden werden.

Die lingangsleitung 10 für die xu übertragenden Daten führt auf den ersten Eingang einer Und-Schaltung 12, deren Ausgang mit aeiri treten Eingang einer Oder-Schaltung 14 verbunden ist, deren i.uagang wiederum direkt die Ausgangs leitung 16 bildet. Die E leitung 10 ist ebenfalls mit dem ersten Eingang eines dierwerkes 13 verbunden. Der Ausgang 20 dieses Modulo-2-Addiervierk 18 führt auf den Haupteingang eines Schieberegisters 22, dessin einzelne Stufen mit den Ziffern 1-6 bezeichnet sind. Die kleinen Zahlen geben die niederen Stufen des Schieberegisters an. Die Verschiebung erfolgt von links nach rechts. Der Ausgang der höshfj Stufe 6 ist auf die Eingänge zweier weiterer Und-Schaltun^cn -Λ und 26 geführt. Der Ausgang der Und-Schaltung 24 führt auf den zweiten Eingang des Modulo-2-Addierwerka 18. Der Ausgang der Und-Schaltung 26 führt zu einem zweiten Eingang der Oder-Schaltung 14. Da die höchste Stufe des Schieberegisters 22 über das Module—2-Addierwerk l8 zur Addition auf niedrigere Stufen de» Schieberegister^ zurückgeführt ist, wird eine solche Anordnung üblicherweise rückgekoppeltes Schieberegister genannt.

Zur Verschlüsselung von Datenbits wird das Schieberegister 21 zuerst durch einen nicht dargestellten Zeitgeber Impuls von '...Iie^r-

009βδ1/!575

enthaltenen Informationen gelöscht. Dann wird die Undi; 1? dünn ein Zeitgebersignal über die Leitung 2c eingeschaltet. Von nun ab gehen über die Leitung 10 einlaufende Daten durch die Und-Schaltung 12 und die Oder-Schaltung 14 auf die Ausßangsleitung 16 hindurch. Die Und-Schaltung 2k wird gleichzeitig Über dir* Leitung j50 ein- und die Und-Schaltung 20 über die Leitung }ΐ ausfcnehaltet.. Somit wird das Ausgangeslgnal der letzten Stufe G des Schieberegisters 22 über die Und-schaltung ?Λ und die Leitung 5^l* auf das tfoanlo-2-Adciierwerk Ii: zurückgeführt und modulo-2 ;:u 'ieπ iuer dif? L· itunc 10 eingehenden Dat< η addiert. Semit treten j< wrils div ül.t-r <il<- Leitung 10 eingehenden Daten, taea modu-Co--verknüpft r i t ic-i ij Versohiebeschritte vorher « iii£o lau fönen Jtit'.:-;i_ti.-i die itufc 1 des ÜchiobercgistferG ein. Dies entspricht ei-η <·ί· Multiplik tion dor Eingangssignal«' mit X . Me Leitung 20 gibt π on: it in dan oehiebereglster Signale ein, di<; doi:. sechstel. Grade des aiii iteispii¹! gtmllhlten Verschlüsselungspclync-rs entsprochen. iiii '.eiteres Modulo-2-Addierwcrk JiS verknüpft den Ausgang der

■3t

Stelle 3 des S-.ihieb'^aregistert 22 entsprechend dem Gliedo X-' vun r(X).-So erfolgt unter Mitwirkung der beiden weiteren durgcstellten Modulo-2-Addierwerke ?8 und ¹^O die Division der eingehen.ion Daten dur;h das VersohlUsselungspolynom, wobei nur die HüstbitE H(x) im Schieberegister 22 übrigbleiben, v.enn alle durchzugehen ien Datenbits den Eingang 10 erreicht haben.

Wenn alle Infoi'malionsbits eines Datenblocks eingegeben -.icrden sind, werden vermittele /eitgebersignalen die Leitunre. 2t ui^ JC ausge-

Deck€t 12 841 0 0 9 8 S 1 / 1 B 7 S

_BAD

geschaltet, womit die Und-Schaltungen 12 und 24 gesperrt werden. Gleichzeitig wird die Leitung ;52 eingeschaltet und der Inhalt des Schieberegisters 22 Über die Und-Schaltung 26 und die Oder-Schaltung 14 auf die Ausgangsieitung 16 herausgeschoben. Somit wird anschließend an die Datenbits der Divislonyrest abgegeben und an das Ende des eigentlichen Datenblocks angefügt.

Die nachfolgende Tabelle zeigt den Inhalt des Schieberegisters 22 während der VersChIUsSelung der Datenbitfolge 101011.

Hingabe	1	0	Schieberegister	O	4	-Stufen	6
Löschung	1		O	0	5	0
1	1	0	O	1	0	1
α	1	0	1	1	1	0
1	1	1	1	1	0	1
O	O	1	1	O	0	1
1	1	1	1	1	0	0
1	1	0	0	1
	0	0

Der Rfcst ist IX⁵ + OX⁴ + OX^ + IX² + OX + 1, wobei das Glied der höchsten Pctenz in der sechsten Stufe des Schieberegisters steht. Wenn diese Restbits an das Ende der Datenbits angefügt werden, wird die übertragene Nachricht 101011100101. Die höchste Stelle wird dabei als erste übertragen.

Docket 12 841

bad

009851/1575

Ein Entschlüssler, der die Richtigkeit der übertragenen Nachrichten prüft, ist im wesentlichen dem vorbeschriebenen Verschlüssler sehr ähnlich und wird hier nicht besonders beschrieben. Zur Beschreibung eines solchen empfangsseitigen Entschlüsslers mit zugeordneten Fehlerkorrekturstromkreisen und zur Beschreibung eines weiter entwickelten Verschlüsslers sei auf die Patentanmeldung J 26 972 VIIIa/21al (DAS 1 223 414) hingewiesen.

Aus der vorstehenden Erklärung eines dem Stande der Technik des dort beschriebenen EntsohlUsslers entsprechenden Verschlüsslers ist zu erkennen, daß bei diesem Verfahren keine ununterbrochene Datenübertragung stattfinden kann. D.h., nach einem Block von sechs Datenbits (in obigem Beispiel 101011) mui3 die weitere Datenübertragung unterbrochen werden, bis die sechs Hestbits (im Beispiel 100101) ebenfalls übertragen worden sind. Verschiedene frühere Bemühungen, Verschlüssler zu bauen, die ununterbrochen Daten durchgehen, haben zu komplexen und aufwendigen Einrichtungen geführt, die beträchtliche Pufferspeicher und zusätzliche Einrichtungen neben den eigentlichen Verschlüsslerkreisen enthalten.

In Fig. 2 1st das Blockschaltbild einer erfindun^sgemäßen Verschluss !türanordnung dargestellt, mit der Daten kontinuierlich verarbeitet werden können.

Die zu übertragenden Datenbits gehen auf der Leitung 100 Ia den Verschlüssler ein. Um durch die beschriebene Division üiisätiili Prüfbit;.» zu errechnen und gleichzeitig zu speichern, sin I *;--o L

Docket 12 341 ^öAlJ

1524384

Polynom-VerschlÜssler 102 und. IQJ" vorgesehen.. Di© Eingangs steuerung 101 dient als Weiche, aufeinanderfolgende Datenblocks jeweils einem der beiden Pölynom-Versöhlüssler 102 und 103 zuzuführen. Jeder dieser beiden Polynom-Verschlussler hat zwei Ausgänge, einen Ausgang für Datenbits und einen Ausgang für gewonnene Prüf-" bits·. Die-Datenausgänge' 104 und "105 der Polynom-Verschlüssler und 103 sind mit den Eingängen einer ersten Oder-Schaltung 106 verbunden. Die Prüfbitausgänge 107 und 108 der Polynom-VeröchlUssler 102 und 103 sind mit;" den Eingängen einer zweiten Oder-Schaltung 109 verbunden. Um Daten- und Prüf bits zu verschachtelt!, sind die Ausgänge der Oder-Schaltungen 106 und 109 mit den Eingängen einer dritten öder-Schaltung IiO verbunden, deren Ausgang direkt die'Ausgangsleitung 111 der Gesarntanordnung bildet»

Die Arbeitsweise der in Fig» 2 gezeigten Verschlüssleranordnung wird durch das folgende Beispiel erklärt. Angenommen, 101011, 011101 und lllOOl seien drei aufeinanderfolgende Datenblöcke, die verarbeitet werden sollen» Wenn das Verschlüsselungspolynom P(X) - X⁶ + X⁵+ X^ + T? + 1 ist, dann ergeben sich als Reste R(X) für die einzelnen BlÖakelOOlOl, 100010 und 001111. Wenn der erste Datenblook lOiOll über die lieitung 100 in die Anordnung eingeht, wird." er über die Eingangssteuerung 101 auf den Polynom-Verschlüssler 102 geleitet» Machdem alle seine Dätenblts übertragen worden sind, ist der Rest K)OlOi im Schieberegister' des Polynofn-Ver·- sehlUsslers 102 enthalten=, Der nächste Datenblock .011101-v/ird dann duroh die Einganigsa-feeuervtng, 101 auf ä&n zweiten P

^: - ■.■■.■■- 1.5 ■- ' ' ■..: ^:

ler ICJ geleitet. Währenddem die Datenbits 011-101 die Gesamtan-. Ordnung- passieren, werden die Restbits 100101, die beim vorangehenden ersten Datenblock errechnet wurden, zwischen die nun durchzugebenden Dat'mbits wechselweise eingefügt« Dabei ergibt sich die Bitfolge CIlOl011Ό01Ί- auf der Ausgangsleitung 111. Das erste, dritte, fünfte, siebente, neunte und elfte Bit im abgegebenen Nachrichtenblock; 85(JC) sind Datenbits D(X). Das zweite, vierte, sechste, achte, zehnte und zwölfte Bit sind die errechneten Restbits R(X) vom ^eweii* vorangehenden Datenbloclc. Die Bitfrequenz auf der Ausgangsleitung 111 1st dabei doppelt so hoch wie die Bitfrequenz auf der EingangBleitung 100.

Nachuem der zweite Datenblock 011101 die Gesamtanordnung passiert hat, sinu die Restbits 100010 im Schieberegister des PolynoBU-Yerschlusslers 1' 3 enthalten. Der nächste Datenblock .111001 wlrjädaftn durch die Eingangssteuerung 101 wieder auf den ersten Polynoin-yer-' schlüssler 102 geleitet. "Währenddem die Datenbits 111001 die Gesamt anordnung passieren, werden die Restbits 100010, die aus dem vorangehenden Betonblock im zweiten Polynom-VerschlÜssler 103 er*· rechnet wurden, dazwischengefügt* Damit hat der Naehrichteribloek, der auf der Ausgangsleitung 111 erscheint, die Bitfolge 11.1'QlOÖOQllO· Das erste, dritte, fünfte, siebente, neunte und elfte Bit sind die des. Dät^nblocks 111001, v;ährenddem das zweite, vierte, sechste, achte, zehnte und zwölf te Bit die des Restb'locks lOOOlO sind, welche aus dem vorangehenden Datenblock errechnet wurden. " ..

Docket 12

: ■;■. · ■:. 009851/1575

. V - 16 -

Um Ze'itprobleme zu vermeiden, ist es vorteilhaft/beide Polynom-VerschlÜssler 102 und 103 mit Zeitgebersignalen von einer gemeinsamen Taktsteuerung 99 zu versorgen. Die Taktsteuerung 99 muß mit der Ausgangsbitfrequenz der Gesamtanordnung arbeiten, d.h. mit der doppelten Eingangsbitfrequenz.

InFIg. 3 ist die Ge samt anordnung in Einzelheiten gezeigt« Zeitgebersignale laufen auf der Leitung II3 von der Datenquelle ein. Die Zeitgebersignal-Impulse über die Leitung II3 entsprechen der Ausgangsbitfrequenz der Gesamtanordnung und somit der doppelten Eingangsbitfrequenz. Um die Zeitsteuerung der Ausgangsdaten und der Prüf bits sicherzustellen, werden die Zeitgebersignal·-Impulse, die auf Leitung 113 einlaufen, durch einen Frequenzteiler II5 in Impulse mit der halben Impulsfrequenz umgesetzt. Der Frequenzteiler HS kann z.B. eine einfache bistabile Kippschaltung sein, deren Ausgang bei jedem Ein-Signal auf den.Eingang einmal umschaltet. Um ein Zeitgebersignal zu gewinnen, welches die wechselnde Durchschaltung aufeinanderfolgender Blöcke auf den einen oder den anderen Polynom-Verschlüssler bewirkt, kann die Ausgangslei- · tung 117 des Frequenzteilers 115 auf einen Impulszähler II9 geleitet werden. Der Pegel-a«-der Aüsgangsleitung 121 des Impulszähiers 119 wechselt nach federn aufgenommenen Datenblock von niedrig nach hoch oder umgekehrt. Die Ausgangsleitung II7 des Frequenzteilers ist direkt mit Toreingängen der Und-Schaltungen 123 und 125 verbunv den, um die zeitliche Steuerung für die passierenden Datenbits und *". für die Rückkopplung des Schieberegisters 127 sicherzustellen., welches jeweils einen neuen Rest berechnet, währenddem Datenbits

0098 B1/15 7 5

Docket 12 ^l BAD ORWBNAL

ι$2Λ-88λ

zur Oder-Sohaitung 106 durchgeführt; werden. Die Signale der Ausgangsleituhglit des Frequenzteilers 115 werden durch einen Inverter umgekehrt, bevor sie auf einen Toreingang der Und-Schaltung I3I geführt werden, um die Ausgangssteuerung der Restbits im Weohseltakt zu bewerkstelligen. Die Ausgangsleitung 121 des Impulszählers 119 führt direkt auf eine erste Und-Schaltung I33 der Eingangssehai* tung 101, womit der Hoch-Ausgangspegel des Impulszählers 119 die Datenbits auf den ersten Polynom-VerschlUssler 102 steuert. Der Ausgangspegel des Impulszähler 119 wird durch einen Inverter umgekehrt, bevor er auf die zweite Und-Schaltung I37 der Eingangssteuerung 101 gelangt, womit der Niedrig-Auagangspegel des Impulszählers II9 einen Datenblock auf den zweiten Folynom-VersahlÜsg-, ler 103 gelangen läßt. Die Ausgangsleitung 121 des Impulszählers II9 speist einen zweiten Toreingang der Und-Schaltung 125 und steuert damit die Rückkopplung des Schieberegisters 127* wenn Datenbits auf den ersten Polynom-Versohlüssler 102 gelangen« Ein Inverter Ij59kehrt den Ausgangspegel des Impulszähler II9 um und speist damit einen zweiten Toreingang der Und-Schaltung 1>1> eo daß, weährenddem Datenbits gerade Über den zweiten Pöiynom-Ver-« schlüssler 102 geführt werden, Restbita aus dem ersten Folyriom-Ver schlüsslet* 102 entnommen werden können. Da die Polynom-Verschlüssler 102 und 103 gleicher Bauweise sind, sind nur die Einzelheiten des Polynom-Versohlüsslersl02 in Fig. 3 gezeigt.

Die Punktionsweise der Gesamtanordnung ist wie folgt! Wenn die Ausgangsleitung 121 des Impulszählers 119 einen hohen Pegel aufweist,

Docket 12 8ifi 000851/1676 bad

gelangen Datensignale, die Über die Eingangsleitung loo einlaufen, über die Und-Schaltung I33 auf den ersten Polynom-VersohlUssler 102. per Pegel auf der Leitung 121 wird durch den Inverter 135 umgekehrt, um zu verhüten* daß Daten durch die zweite Und-Schaltung 137 auf den zweiten Polynom-VerschlUssler 102 gelangeη können. Der Pegel auf Leitung 121 wird ebenfalls auf den einen Toreingang der Und-Sohaltung 125 geführt, um die Rückkopplung des Schieberegisters 127 im ersten Polynom-VersohlUssler 102 zu öffnen. Im zweiten Polynom-VeraohlUssler I03 wird der Pegel, der auf der Leitung 121 ankommt, durch einen nicht dargestellten Inverter umgekehrt» bevor er auf den entsprechenden Toreingang der Und-Sohaltung 125 in der Sohieberegister-Rückkopplungsschleife geführt wird. Damit werden die Rückkopplungsfunktionen innerhalb des Schieberegisters des zweiten Polynom-VerachlUsslers 103 gesperrt, WÄhrenddem Daten durch den ersten Polynom-VerschlUssler 102 verarbeitet werden· Der Pegel, άβν auf der Leitung 121 erscheint, wird durch den Inverter 139 eine» Ubreingang der ünd-Schaltung 131 im ersten Polynom-Verschlüasler 102 zugeführt, um zu verhüten, daß jetzt Restbits aus dem ersten Polynom-VerschlUssler 102 abgegeben werden können. Im aweiten Polynom-Verschlüssler 103 wird der Pegel auf der Leitung 121 direkt ohne Umkehrung (nicht dargestellt) auf den einen Höreingang der Und-Schaltung I3I gegeben, um dem aus dem vorangehenden Datenblock errechneten Rest zu ermöglichen, ,aus dem zweiten Polynom-Verschlüssler lOjJ heraüszugelangen, währenddem der Rest für den neuen Datenblock gerade im Polynom-VerschlUssler 102 errechnet wird. Das Zeitgebersignal auf Leitung 117,

BAD ORiGlMAL Docket 12 841 009981/1575

- 19 -

das die halbe Frequenz des Zeitgebersignals auf Leitung II3 hat, führt zu Übersteuernden Toreingängen der Und-Schaltungen 123 und 125 beider Polynom-Verschlüssler 102 und 103, um entsprechend den Datenausgang der Polynom-VerschlÜssler und die Rückkopplung ■in'ihren' Schieberegistern 127 zu steuern.

Nachdem alle Bits eines Datenblockes durch den ersten Polynom-Verschlüssler 102 hindurchgegangen sind, 1st der Rest« der durch Division durch das Schlüsselpolynom P(X) errechnet wurde, im Schieberegister 12? enthalten. Nun geht der Ausgangspegel des ImpulszMhlers .119 in seine Niedrlg-Stellung, um den nächsten Datenblook auf _% den zweiten Polynom-VersöhlUsaler !OjS zu leiten. Die Rückkopplung des Schieberegisters 127 Ιϊη ersten Polynom-Verschlüssler 102 wird dann durch die Und-Schaltung 125 blockiert. Der Pegel auf der Leitung.181 bewirkt duroh Umkehrung mittel« des Inverters 139, daß die im Schieberegister 127 die ersten Fo* lynom-Verschlüsslers 102 enthaltenen Restbits über die Und-Sohaltung 131 hinausgeschoben werden und zwar ätf!sehen die Datenbits, die vom zweiten Polynom-Verschlüssler 103 kommen» Zeitgebersignale für die Ausgabe der Restbits im Wechseltakt mit den Datenbits werden von den Zeitgebersignalen auf der Leitung 117 abgeleitet und. durch den inverter 129 gewonnen, bevor sie auf die Und-S©haltung ■I3I gelangen. ',.■'.-'

Obwohl im obigen Beispiel der Impulszähler 119-dazu benutzt wird,-die Umschaltung aufeinanderfolgender Datenblöcke zwischen den

Docket 12 ein

0098B1 / 1 576

Polynom-Verschlüsslern 102 und lOJ zu steuern, ist es dem Fachmann verständlich, daß auch andere Methoden verwendet werden . können, die Datenblocke hin- und herzuschalten. Z.B. kann der Beginn eines neuen Datenblocks auch so erkannt werden, wie es in der bereits genannten Patentanmeldung J 26 972 VIIIa/21al (DAS 1 225 4l4) gezeigt ist. Jedes Mal, wenn der Beginn eines neuen Datenblockes erkennbar ist, wird dieser Datenblock auf den , Polynom-VerschlUss1er geleitet, der gerade nicht zur Berechnung ι des Restes für den vorangehenden Datenblock benutzt wurde.

Durch die Pig. 4 wird eine andere Ausbildung der vorliegenden Erfindung gezeigt, bei der nur ein PoIynom-Verschltissler benötigt wird. Die Verschlüsselung gemäß Fig. 4 arbeitet nach dem gleichen angenommenen Schltisselpolynombeispiel P(X) « X⁶ + X⁵ +X^ + y? + 1.

Wie in den bereits erläutertenPolynom-Verschluss lern 102 und 10j5 ißt ebenfalls ein Schieberegister 122 vorgesehen, das wiederum eine Zahl von Stufen enthält» die dem Grade des Schlüsselpolynoms *

■■■■■* I -■'"■ .

entspricht. Entsprechende Rückkopplungsverbindungen sind vorgesehen, die die Folgen von Datenbits modulo-2 des Schlüsselpolynome verarbeitet. Entsprechend dieser Erfindung ist, um die errechneten Prüfbits zu speichern, ein HilfsSchieberegister 122¹ vorgesehen, welches die gleiche Stufenanzahl hat. Der Ausgang der einzelnen Stufen 1 bis 6 des Schieberegisters 122 ist jeweils Über einen Eingang von Und-Schaltungen I4l - 146 geführt, deren Ausgänge wiederum zu den Eingängen entsprechender Stellen im Hilfsschiebere-

009851/1575

Docket 12" 841 ' . BAD ORiälNAL

- - 21 -

gister 122^! führen. Dabei ist die Stelle 6, die höchste Stelle des Schieberegisters 122, über die Und-schaltung 146 mit der Stelle 6', der höchsten Stelle des HilfsSchieberegisters 122', verbunden. Auf die gleiche Weise sind alle Ausgänge der übrigen Stufen des Schieberegisters 122 über je eine Und-Schaltung mit dem Eingang der entsprechenden Stelle des HilfsSchieberegisters 122-*· verbunden. Die zweiten Eingänge, die Toreingänge aller dieser Und-Schaltungen 14-1 - l46, sind über die Leitung 148 parallelgeschaltet. Wenn ein Ein-Signal auf der Leitung 148 erscheint, übertragen die Und-Schaltungen I4l - 146 die jeweils vorhandenen Restbits R(X), die in den Stufen 1-6 des Schieberegisters 122 enthalten sind, auf die Stufen 1' - 6¹ des Hilfsschieberegisters 122*.

Die Zeitgebersignale werden für diese Version auf eine ähnliche Art erzeugt wie die entsprechend der Fig. J. Zeitgebersignal-Impulse mit der Ausgangsbitfrequenz erreichen die Anordnung über die Leitung 113 am Eingang des Frequenzteilers 115· Die Ausgangsleitung 117 des Frequenzteilers H^. dient dann als Zeitgebersignalquelle mit der Eingangsbitfrequenz (d.h. mit der halben Ausgangsbitfrequenz), was wiederum der Frequenz entspricht, mit der Daten- qdep Prüfbits am Ausgang der Gesamtanordnung abgegeben werden. Die Ausgangsleitung II7 des Frequenzteilers 115 wird wiederum auf den impulszähler 119' geführt* Der Ausgang des Impulszählers 119 wird auf eine bistabile Kippschaltung I50 geführt, deren Ausgangsleitung 148 die-übertragung der Restbits aus dem Schiebere-

Bocket 12 841 609Ιβ1/1Ι7ί .

■■■'.■ ■'■■-. ^; ."... - 22 - ■ .-■■■■-.

gister 122 in das HilfsSchieberegister 122' steuert. Die Zeit^ebersignale auf der Leitung 117 vom Frequenzteiler 115 werden auf die Und-Sohaltungen 114 und 124 geführt, um mit deren Hilfe die Datenausgabesteuerung der Oesamtanordnung über die Leitungen Il6 und 158 und die Rückkopplung im Schieberegister 122 während der Berechnung der PrUfbitszu überwachen. Zeitgebersignale auf der Leitung II7 werden durch den Inverter 152 umgekehrt, bevor sie der Und-Sehaltung 126 zugeführt werden, welche der Ausgabe von Restbits aus der Gesamtanordnung über die Leitungen 154 und 158 dient. Die Datenbit-Ausgangsleitung 116 und die Prüfbit-Ausgangsleitung I54 werden !Bitteis der Oder-Schaltung 156 zusammengeführt, um damit Ausgangssignale zu bilden, welche aus Daten- und Prüfbits abwechselnd zusammengesetzt sind.

In der vorstehenden Beschreibung ist eine Verschlüsselung beschrieben worden, bei der die Zahl von Restbits gleich der Zahl ^! von Patenbits in Jedem Block igt. Es ist Jedoch einzusehen, daß '· diest Erfindung ebenfalls mit anderem Daten- : Restbitverhäitnls i. verwirklicht werden kann. Es sei z.B. ein Schlüssel angenommen, bei dem die Zahl übertragener PrUfbits gleich der Hälfte der Zahi der Datenbus ist. Wenn solch ein Schlüssel verwendet wird, umfassen die Prüfbits nur ein Drittel der insgesamt übertragenen Nachricht, währenddem die übrigen zwei Drittel Datenbits, also echte Nachrichtenbits, umfassen. Der wohl einfachste Weg, einen solchen Schlüssel entsprechend der Erfindung zu verwirklichen, wäre die Versehachtelung von Restbits und Datenbits im Verhältnis 1:1, jeweils, bis ein Block von Restbits fertig übertragen

00 98 51/1575

Docket 12 €41 . . - V · BAD ORIGINAL

- - 2? - "■■■■■■'■■-,.

worden ist, und dann einfach Nullbits in den nächsten Datenblock einzuGchieben. Obgleich eine solche Technik viele der erfinduiigsgemäßen Vorteile aufweist, wäre es eine Verschleuderung von Nachrichtenübertragungszeit, weil ein Viertel aller Nachrichten nur-aus blinden Hüllen bestehen würde. Deshalb sollte, wenn ein Schlüssel verwendet wird, welcher nur zu einem Drittel der gesamten übertragenen Nachricht Restbits enthält, eine Verschlüsselung gewählt werden, bei der Bestbits und'Patenbits im echten 1ι2-Verhältnls verschachtelt werden, d.h., daß z.B. ein Restbit auf jeweils zwei Datenbus folgt* Bei einer solchen Verschlüsselung wäre dann die Ausgangsfrequenz nur 1,3 mal der Eingangsbitfrequenz* Ähnlich müßte bei einem Sohlüs-

■ ■ - - " ■ ' ■ ■" t

sei, bei dem nur ein Viertel der übertragenen Nachrichten aua Prüfbits besteht, eine Technik verwendet tferden, bei der Jeweils \ ein Prüfbit auf drei Datenbits folgt· Die Auegangebitfrequerus j wäre dann das W -fache der Eingangsbitfrequenz.

Die Ausführung eines Empfängers, welcher imstande ist* die einem der vorbeschriebenen Verschlüsselungsanordnungen Übertragenen Nachrichten zu empfangen und zu entschlüsseln, ist nun sehr naheliegend. Jede empfangene Nachricht wird in einen Datenbloek und einen Restblock aufgeteilt. Jeder Restblock wird in Verbindung mit den Daten verarbeitet, aus denen er sendeseitig gebildet worden ist. Alle eingehenden Datön werden dazu ein zweites Mal unter Verwendung der Grundanordnung gemäß Fig. 1 divi- · diert. Sie können anschließend mit Fehlerprüf- und Korrekturein-

■Docket .12 841 00 9051/157 5 BAD ORlGSNAL

152Λ884

richtungen aufgrund der in einem Prüfwortgenerator 206 gebildeten Prüfworte weiter verarbeitet werden.

Da die Anordnung der Daten- und Prüfbits^ zueinander in jeder Übertragenen .Nachricht bekannt ist, lassen sich vielfältige Möglichkeiten-für .-die Unterteilung von Nachrichten in ihre Daten- und Restbitbestandteile anwenden. Wie z.B. in Pig. 5 gezeigt ist, kann eine einlaufende Nachricht Über die Eirigarigsleitung 200 zwei Ünd-Schaitungen 2Cl und 202 zugeführt werden.. Zeitgebersignale über die Leitung 203--.sorgen dafür, daß die Datenbits der Nachricht Über die Und-Schaltung 201 auf den Datenspeicher 20^Jl· gelangen, mit dessenHilfe sie gespeichert werden, bis die für den entsprechenden Block gültigen Restbits ebenfalls eingelaufen "sind. Diese Restbits werden innerhalb der nächsten Nachricht empfangen. Die Zeitgebersignale auf der Leitung 203 lassen nach Umkehrung mittels des Inverters 205 öle Restbits über die Und-Sohaiturig 202 auf den Prüfwortgenerator 206 gelangen. Der PrÜfv/ortgenerator 206 wird anderer-Seite auch durch den Datenspeicher 204 gespeist. Prüfworte, welche für Fehlerprüfung und Korrektur verwendet werden können, werden, wie beschrieben, durch eine zweite Division im Prüfwort·- generator 206 erzeugt. Anschließend werden jeweils die empfangenen Datenbits und das zugehörige Prüfwort zur weiteren Verarbeitung den Einrichtungen zur FehlerprÜfune und Korrektur 20? zugeführt. Die Übertragenen Prüfbits werden, nachdem gfe im PrÜfwortgener*· tor206für die zweite Division zur Berechnung des Prüfworte» ,

Docket 12 841 00ββ51 / TS75 ^; ■;■■ .BAD-ORIGINAL; ■ :♦

verwendet wurden, nicht mehr benötigt und nicht gespeichert.

Die mit der Erfindung erzielbaren Vorteile bestehen insbesondere darin, daß die Daten, die nach dem erfindungsgemäßen Verfahren verschlüsselt werden, zusammenhängend übertragen werden können. Weil die erzeugten Prüfbits mit den zu übertragenden Datenbits verschachtelt abgegeben werden, ist es nicht notwendig, die Datenquelle zu stoppen oder zu verzögern, wenn Prüfbits Übertragen werden.

Die Tatsache, daß jeder abgehende Nachrichtenblock eine Verknüpfung eines Datenblocks und einer Folge von Prüfbits darstellt, welche von einem früher abgehenden Datenblock abgeIdtet wurden, begründet einen weiteren wesentlichen Vorteil der Erfindung. Aufgrund dieser Tatsache werden nämlich Fehler, die durch eine einzelne Störung hervorgerufen werden, auf verschiedene Nachrichtenblöcke aufgeteilt übertragen. Erstens ist dadurch die Wahrscheinlichkeit größer, eingeschlichene Fehler wirklich zu entdecken; zum anderen ist es in der Empfangsstelle bei der Vorkehrung von Fehlerkorrektureinrichtungen einfacher, aufgetretene Fehler nicht nur zu entdecken,sondern auch zu korrigieren.

Es sei darauf hingewiesen, daß nicht nur die Möglichkeit besteht, Prüfbits in einet» direkt auf den zugehörigen Datenblock folgenden Block zu übertragen, sondern es können auch die Prüfbits In später folgende Datenblöcke eingeschachtelt werden, oder, was einen noch größeren Vorteil bringt, könnten die erzeugten Prüfbits auf Docket 12 841 ⁰^ 9 8 51/1 5 7 5 · _0RSG|NÄL |_NSPECTED

mehrere nachfolgende Datenblöcke verteilt übertragen werden.
Naturgemäß wird der erfOrderXiohe Aufwand, solche Vorteile zu verwirklichen, größer. Es ist aber leicht einzusehen, daß anstelle der Vorkehrung von zwei Polynom-'Verschlüsslern wie im
Beispiel 102 und 102 auch mehr als zwei Polynom-Verschlüssler vorgesehen werden können. Zur Beschränkung des erforderlichen Aufwandes erscheint gerade dazu eine erweiterte Schaltungsanordnung gemäß Fig» 4 geeignet. Ein voll ausgebildetes, verschlüsselndes Schieberegister mit seinen Modulo-2-Addierwerken ist dann nur einmal neben mehreren einfachen Hilfs-Schieberegistern erforderlich. -

Docket 12 841 ■

■■';.■ - ■ . .. ■ ; . ■■■ ,-.■. ORfGiWALJ[MSPECTED

0098517-U7-B

Claims (1)

1. Patent an s ρ r Ü ehe

   1. Verfahren zur Übertragung digitaler Nachrichten unter sendete i tiger Bildung und Einfügung von Prüfbits, dadurch gekenn-'■ .zeichnet» daß die Folge der zu übertragenden Datenbits und Dateriblo'cke nur Einfügung der gebildeten Prüfbits nicht unterbrochen oder...verzögert wird und daß die aus den einzelnen Datenblöcken abgeleiteten PrUfbits gespeichert und multiplex mit den Datenbits mindestens eines unmittelbar oder später nachfolgenden Blocks gesendet werden. .

   ?..., Verfahren nach Anspruch 1, dadurch gekennzeichnet, - daß zur Reduktion der insgesamt zu übertragenden Hachrichtenbits, welche die ursprünglichen Datenbits und die zugefügten Prüfbits umfassen, nur ein festgelegter TeIa der· insgesamt abgeleiteten 'Prüfbits, in bestimmter Folg© in mindestens einen nachfolgenden Datenblock eingefügt und übertragen wird.

   5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Prüfbits durch Division der zu Übertragenden Datenbitblöeke durch ein festgelegtes Prüfpolynom abgeleitet..-werden und jeweils der sich ergebende Divisionsrest nach der Übermittlung des Ursprungs-Datenbitblocks gesendet wird, wobei empfangsseitlg die aufgononimenen itfolgen durch dasselbe Prüf polynom dividiert werden und bei Gleichheit des sich ergebenden DIvI-"

   ♦ Docket 12 841

   : : 009861/15 76 bad ordinal

   152Α88Λ

   sionsrestee mit Null auf■Fehlefrfreiheit erkannt wird.

   4. Verfahren nach Anspruch 1* 2 öder 3, dadurch gekennzeichnet, daß Im Empfänger die in ununterbrochener Folge einlaufenden Nachrichtenbits nach Daten- und Prüfbits aufgeteilt werden, daß die abgesonderten Datenbits blockweise in einem Datenspeicher (204).festgehalten werden und die zugehörigen, in einem später folgenden Datenblock eingeschachtelt empfangenen Prüfbits einem Prüfwortgenerator (206) zugeführt werden, welchem über einen zweiten Eingang" die bereits früher eingelaufenen, zugehörigen Datenbits vom Datenspeicher (204) zugeführt werden und daß der Prüfwortgenerator (206) aus den zuelnandergehb'rigen Daten- und Prüf bits Prüf signale ableitet, welche zusammen mit den gespeicherten, zugehörigen Datenbits aus dem Datenspeicher (204) der empfangsseitigen Schaltungsanordnung zur FehlerprUfungund gegebenenfalls -Korrektur (207) zugeführt wird,

   5· Schaltungsanordnung zur Durchführung eines übertragungsverfahrens nach einem der vorgenanntem Ansprüche, dadurch gekennzeichnet, daß die zu übertragenden Daten einer Eingangssteuerung (101) zugeführt werden, welche die in Blöcke eingeteilten Daten abwechselnd;-über."eineη ihrer beiden Ausgänge abgibt, daß der erste Ausgang der Eitigangssteuerung (101) mit dem 'Eingang eines ersten Pclynom-Verschlüsslers (102) und der zweite Ausgang der Eincar.gssteuerung (101) mit dem Eingang eines zweiten Polynom-

   009851/1576

   Verschlüsslers (102) verbunden ist, daß jeder dieser beiden Polynom-VerschMissler (102, 103). je zwei Ausgänge besitzt, . deren erster über eine Leitung (104, 105) jeweils die der Eingangs steuerung (101.) zugeführten, zu ,übertragenden Daten (D) in unveränderter Form und Folge abgibt und deren zweiter Über eine Leitung (107, 108) den durch Division mit dem Prüfpolynom (P) jeweils gebildeten Divisionsrest (R) als Prüfbits abgibt und daß, die nach Maßgabe einer Taktsteuerung (99) in festgelegter Folge von den beiden Polynom-Verschluss lern (102, .-löj) abgegebenen Daten- und Prüfbits versahachtelt den vier Eingängen eines Netzwerkes von Oder-Schaltungen (I06, 109, HQ) zugeführt werden, dessen Ausgangsleitung (Hl) den Ausgang der sendeseitigen Gesamt-Schaltungsanordnung bildet.

   6. Schaltungsanordnung nach Anspruch 5* dadurch gekennzeichnet, daß die Taktsteuerung (99) aus einem Frequenzteiler (115) und einem dessen Ausgang nachgeschalteten Impulszähler (II9) besteht, daß dem Frequenzteiler (II5) über eine Eingangsleitung (113) Zeitgebersignale zugeführt werden, deren Folgefrequenz gleich der doppelten Folgefrequenz der über die Leitung (IGO)'■

   -? der Eingangssteuerung (lOl) zugeführten zu übertragenden Daten ist, daß der Frequenzteiler (II5) an seinem Ausgang Signale mit der halben Zeltgebersignalfrequenz abgibt, daß der Impulszähler (119) an seinem Ausgang je nach Zählerstand einen hohen oder niedrigen Signalpegel abgibt und daß dessen Signalpegelwechsel jeweils am Ende eines zu Übertragenden Datenbloekijs erfolgt.

   Docket 12 841 00 9 851/187

   j 7. Schaltungsanordnung nacheinem der Ansprüche 5 oder 6, da-I durch gekennzeichnet# daß die Eingangssteuerung (101) aus zwei ! Und-Schaltungen (133, 137) besteht/ deren parallelgeschalteten j ersten Eingängen die zu Übertragenden Datenbits zugeführt wer-

   S ' · · ■■■"■■' #■'■ *

   j den, daß dem zweiten Eingang der ersten (I33) dieser beiden Und-Schaltung^r( 133, 137) der Ausgangspegel des Impulszählers ' (119) zugeführt wird, daß die Ausgangssignale dieser ersten

   ¹ (133) der beiden Und-Sehaltungen (133» I37) dem Dateneingang des ersten Polynom-Verschlüsslers (102) zugeführt werden, daß dem zweiten Eingang der zweiten Und-Schaltung (137) der Ein-

   j gangssteuerung (101) der Ausgangspegeld des Impulszählers (119)

   1 über einen Inverter (135) zugeführt wird und daß die Ausgangs--. i signale dieser zweiten Und-Schaltung (137) dem Dateneingang

   des zweiten Polynom-Verschlüsslers (103) zugeführt werden, so ; daß die zu übertragenden Datenbits blockweise abwechselnd dem ersten oder dem zweiten der beiden Polynom-Verschlüssler (102,

   103) zugeführt werden.

   8. Schaltungsanordnung nach einem der Ansprüche 5 Ws 7, bei

   1 welcher die beiden Polynom-Verschlüssler je eine bekannte

   I ■■■-■■■■'■' ".■.".-

   I Grund-Schaltungsanordnung zur Polynom-Division, bestehend aus

   I mindestens

   einem Schieberegister,/einem Modulo-2-Addierwerk und drei den Ausgang der Daten- und Prüfbits und die interne Rückkopplung zur Verschlüsselung steuernde Und-Schaltungen enthalten, dadurch gekennzeichnet, daß der Toreingang der ersten (123) der drei Und-Schaltungen (123, 131, 125) zur an sieh bekannten

   Docket 12 841 . QQQ 351 / 1 5"75;^: QRiQJMM. INSPECTED

   152488A

   der Über ihren Dateneingang zugefUhrten, zu übertragendem Datenbits mit dem Ausgang des Frequenz (115) verbunden ist, so daß die erste ünd-Schaltung (123) des be-", trachtöten Polynom-VersehlUsslers (102, ΙΟ?) nur bei jedem zweiten- Zeitgebersignal auf den Eingang des Frequenzteilers (11!?) geöffnet wird, daß die zweite (131) der drei Und-Sohaltungen (123* 131» 125) zur an sion bekannten Durchgabe von im Schieberegister (127) gebildeten PrUfbite mit ihrem ersten Toreinsang über einen Inverter (129) roit dem Ausgang des Frequenzteilers (IIS) verbunden ist, so daß nur zu den Zeitgebersignal-Takten Prüf bits eingeschachtelt werden, zu denen keine Datenbits die erste (123) der drei Und-Schaltungen (123, 131, 125) ties glelohen Palynom-VersöhlUsBlers (102, I03) passieren, daß ein Übersteuernder zweiter Toreingang dieser zweiten Und-Schaltung (131)im zweitenPolynom-VerschlUssler (103)direkt mit dem Ausgang/des\ Impulszähler^.-(11-9-)-verbunden ist, bo daß bei hohem Ausgangspegel des Impulszä'hlers (.119), welcher vermittels der geöffiieteii ersten Und-Schaltung (133) *·^η der Eingangssteuerung (101) die zu übertragenden Datenbits über den ersten Polynom-VerselilUssler (-102;) leitet, die während der Durchgabe des vorangehenden Datenblocks gebildeten Prüfbits aus dem Schieberegister (127) des 'zweiten Polynom-Verschlüsslers (IC3) über aas ifctzweric voa Oder-Schaltungen (100,109, IIO) eingeschaclitelc; \/orden, daß der übersteuernde zweite Toreiiigang der zweiten ünd-Sohaltuns (l^l) im ersten Pblynom-Verschlüssler (102) über einen Inverter (139) mit dem Ausgang des Impulszählers (119) reroun-

   009 851/1575

   BAD

   ;.-'- ■■■■■ ■■ , ■ - 52 "·■■■-. - '

   den ist, so daß bei niedrigem Ausgangspegel des Impulszählers (119), welcher vermittels der durch den Inverter (135) geöffneten zweiten Und-Sohaltung (137) in der Eingangssteuerung (101) die zu übertragenden Datenbits Über den zweiten Polynom-Verschlüssler (103) leitet, die vorangehend gebildeten Prüfbits aus dem ersten Polynom-Verschlüssler (102) eingeschachtelt werden, daß ein erster Toreingang der dritten (125) der drei Und-Schaltungen (122, 1?1> 125) der beiden Polynom-Verschlüssler (lÖ2, 103) zur an sich bekannten Rückkopplung der im Schieberegister (127) umlaufenden Serie von Prüfbits auf den zweiten Modulo-2-Bingang des Schieberegisters (127) mit dem Ausgang des Frequenztellers (115) verbunden ist,, so daß bei Jedem zweiten Zeitgebersignal-Takt eine Rückkopplung erfolgt, daß ein zweiter Toreingang der dritten Und-Schaltung (125) des ersten Polynom-Verschlüselers (102) direkt mit dem Ausgang des Impulszähler

   dritten (119) verbunden ist und daß der zweite Toreingang der/Und-Schaltung (ISS) des zweiten Polynom-Verschlüsslers (1O]J) Über einen Inverter mit dem Ausgang des Impulszählers "(119) verbunden ist, so daß die zweite und dritte Ünd-Sehaltung (I3I, I25) der beiden Polynom-VerschlUssler (102, 103) abwechselnd wirksam v/erden und somit in einem Polynom-Verschlüssler (102, 10j5) jeweils zu sendende Daten durchlaufen und gleichzeitig unter ModuIo-2-Addition Prüfbits gebildet werden, dagegen aber aus dem anderen Polynom-Verschlüssler (l.OJ, 102) dem abgehenden Datenstrom PrUfbits zugesetzt werden.

   ' - BAD 0RK3INAL.

   Doeke-t. 12 fe¹*! ; - : ·

   00 98 5 1/15 7 5

   9· Schaltungsanordnung-, zur Durchführung des Übertragungsverfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nur ein Prüf bit's bildendes Schieberegister (122) mit zugeordnetem Modulo-2-Addierwerk (118) und nur eine erste, zweite und dfcitte Und-Schaltung (Il4, 126, 124) an sich bekannten Aufbaues vorgesehen sind, daß am Ende der Durchgabe jedes einzelnen Datenblock^s über die erste Und-Schaltung (114) eine Übertragung der gebildeten Prüfbits aus dem Schieberegister (122) über eine Anordnung von zusätzlichen Und-Schaltungen (141-146) in ein Hiifs-Schieberegister (122') erfolgt, daß während der Durchgabe des nächstfolgenden Datenblocks,wiederum über die erste Und-Schaltung (Il4), vermittels der zweiten Und-Schaltung (126) im Wechseltakt über eine Oder-Schaltung (I56) dem abgehenden Daten- ' strom die Prüfbits des vorhergehenden Datenblocks aus dem Hilfs-Sehieberegister (122') zugeschachtelt werden und im Gleichtakt mit der ersten Und-Schaltung (114) über die dritte Und-Schaltung (124) der Rückkopplungskreis vom höchstrangigsten Ausgang des Schieberegisters (122) auf sein Eingangs-Modulo-2-Addierwerk (HS) zur Bildung der neuen Prüfbits gegeben ist.

   10. Schaltungsanordnung nach Anspruch 9 mit" einer Tatet steuerung nach einer Grundanordnung gemäß Anspruch ß> die*einen Frequenzteiler und einen Impulszähler enthält, bei der der Ausgang des Frequenzteilers ebenfalls direkt auf je einen Toreingang der ersten und dritten Und-Schaltüng (114, 124)zur Datendurchgabe und zur Modulo^-Rückkopplung geführt 1st und bei der ein Toreingang der zweiten Und-Schaltung (126) wiederum über einen Inverter (152)

   009851/1575

   Docket 12 841 ■ ■

   mit dem Ausgang des Frequenzteilersverbunden ist, dadurch gekennzeichnet, daß an den Fegelausgang desImpulszählers (119) eine bistabile Kippschaltung (150) angeschlossen 1st, deren Ausgang Über eine Leitung (148) mit den ToreingMngen der zusätzlichen Und-Schaltungen (141-146) verbunden ist, welche die Übertragung der gebildeten Prüfbits aus dem Schieberegister (122) in das Hilfs-Schieberegister (122^f)steuern.

   ..-SS

   Docket 12 841

   00085171575

   0fi

   Leer se Ue