DE2507114C2 - Datenübertragungssystem mit Fehlerschutz - Google Patents

Description

1. eine Verbindung des Ausgangs der Decodieranordnung mit dem Bitausgang bei der Decodierung der Nachrichtenbits eines Bitrahmens nur in dem Fall, daß die beiden folgenden Bedingungen erfüllt sind:

— das wartende Nachrichtensignal war bei der Feststellung des Präfixes dieses Bitrahmens vorhanden;

- auf diese Feststellung ist ein Fortsetzungsanforderungs-Rücksignal gefolgt;

2. eine Hilfsverbindung zwischen dem Ausgang des Schieberegisters, das die decodierten Bits empfängt, und dem Bitausgang bei der Decodierung der Nachrichtenbits eines Bitrahmens, dessen Präfix ein Signal »Fortsetzung falsch« zugeordnet worden ist. wenn uer Datenempfänger verfügbar ist;

3. die Blockierung der Speisung der Decodieranordnung und des Schieberegisters, de⁵ die decodierten Bits empfängt, nach Feststellung eines Präfixes, das ein Signal »Fortsetzung falsch« verursacht hat. wenn der Datenempfänger nicht verfügbar ist.

11. Datenempfangsstation nach Anspruch 8 für den Empfang von Binärinformationen, die von einer Datensendestation nach Anspruch 7 ausgesendet worden sind, gekennzeichnet durch eine Präfixschaltung, die durch ein Ausgangssignal das Fortset/ungspräfix mit Hilfe der decodierten Bits identifiziert, die von der Decodieranordnung durch eine Fortsetzungs-Decodierung geliefert worden sind, einen Bitausgang, der zur Verbindung mii einem Daten empfänger bestimmt ist. eine automatische Umschaltanordnung, die es ermöglicht, die Verbindung .-wischen dem Ausgang des die decodierten Bits empfangenden Schieberegisters und dem Bitausgang zu unterbrechen oder herzustellen, und durch eine digitale Schaltung, welche das Ausg ngssignal der Präfixschaltung empfängt und ir Abhängigkeit von diesem Ausgangssignal die Art der für die Nachrichtenbits durchzuführenden Decodierung steuert und die Verbindung zwischen dem Ausgang des die decodierten Bits empfangenden Schieberegisters und dem Bitausgang nach Feststellung eines Fortsetzungspräiixes herstellt, das anzeigt, daß die in dem Schieberegister enthaltenen decodierten Nachrichtenbits sich aus der Decodierung eines (/V-1)ten Wiederholungs-Bitrahmens ergeben haben.

Die Erfindung r ^trifft ein Datenübertrutungssystem mit einer Datensendestation zur Übertragung von Informationen, die durch binäre Signale ausgedrückt sind, und einer entsprechenden Datenem'jfangsstation. die zusammen das Datenübertragungssystem bilden, das einen hohen Schutz gegen Übertragungsfehler aufweist.

Funkütu"tragung_n auf Langwellen und auf kurrwe¹-len sind mit Störungen atmosphärischen Ursprungs

behaftet, deren Ausmaß von der Gewittertätigkeit abhängt; bei Kurzwellen erfährt das Empfangssignal außerdem Schwankungen, die bis zu seinem Verschwinden gehen können und von den Ausbreitungsbedingungen in der Ionosphäre abhängen. Die Übertragung von Daten mit Fehleranteilen, deren Größenordnung diejenigen von Drahtübertragungen nicht überschreitet, ist deshalb besonders schwierig.
Eine Lösung besteht in der Verwendung von Bei einer ersten Ausführungsform der Erfindung kommt zu dieser Kombination noch ein weiterer Gesichtspunkt hinzu, der darin besteht, daß die automatische Auslösung der Wiederholungsanforderungen im Fall einer unzureichenden Empfangsqualität durch den Decodierer erfolgt. In diesem Fall ist der Datenempfangsstation eine Hilfssendeanordnung für ein Rücksignal zugeordnet, und der Datensendestation ist eint- Hilfsempfangsanordnung für das Rücksignal

selbstkorrigierenden Codes. Die Wirksamkeit dieser _I0 zugeordnet.

Codes hängt jedoch in kritischer Weise von der Bei einer zweiten Ausführungsform der Erfindung, die

Fehlerwahrscheinlichkeil auf dem Übertragungskanal sich insbesondere für die Übertragung von kurzen

in dem Sinne ab, daß die Rcstfehlerwahrscheinlichkeit Informationen eipne:, die jedoch mit einem außeror-

cine sehr schnell ansteigend? Funktion davon ist. Die deutlich großen Sicherheitsgrad übertragen werden

Korrekturmöglichkeiten dieser Codes hängen weitge- _l5 müssen, erfolgen die Wiederholungen systematisch.

hend von der Redundanz ab. die bei einem gegebenen Übertragungskanal und bei einem gegebenen Modulationssystem die effektive Übertragungsgeschwindigkeit bestimmt. Will man die Wirksamkeit des Systems unter den ungünstigsten Bedingungen aufrechterhalten, so ergibt sich im allgemeinen eine sehr niedrige effektive Übertragungsgeschwindigkeit mit einer beträchtlichen. ;iber fast immer unnötigen Redundanz. Eine realistischere Anwendung der selbstkorrigierenden Codes ermög-Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführiingsbeispielen anhand der Zeichnung. In der Zeichnung zeigt

Fig. I das Schema einer Datensendestation für binäre Informationsdaten nach der Erfindung.

Fig. 2 ein Diagramm der in der Datensendestation von F i g. I verwendeten Synchronisiersignale,

F i g. 3 das genauere Schaltbild einer Schaltung des

licht Übertragungen guter Qualität, aber nur dann, wenn ₂5 Blockschemas von Fig. 1. die Übertragungsbedingungen ausreichend günstig bleiben: für einen bestimmten Bruchteil der Zeit nimmt man eine Beeinträchtigung der Übertragungsgüte in Kauf.

Eine andere Lösung, die sich insbesondere bei Kurzwellen unter der Bezeichnung TOR (»teleprinting over radio«) als brauchbar erwiesen hat und dann anwendbar ist. wenn ein Rückweg verfügbar ist. besteht darin, eine Bloeksicherung mit einem Fehlerdetektorcode anzuwenden. Es sei daran erinnert, daß bei einer ₃₅ Blocksicherung, im Gegensatz zu einer gleitenden sind, damit diese mit systematischen Wiederholungen Sicherung, die Nachricht in Blöcke /u je η Bits zerlegt arbeiten können.

Bei den nachfolgend beschriebenen Beispielen wird von folgenden Annahmen ausgegangen:

Die binären Signale oder Bits sind Signale der Dauer T. die je nach dem Binärwert den Signalw crt 1 oder den Signalwert 0 haben. Ein »Signal I« oder ein »Signal 0« bezeichnet unabhängig von seiner Dauer ein Signal des Signalwerts I bzw. ein Signal des Signalwerts 0. Ein »Impuls« hat stets den Signalwert I.

Ferner wird die Übereinkunft getroffen, daß die von bestimmten Schaltungen (im allgemeinen Steuer- oder Synchronisierschaltungen) gelieferten Signale mit dem

Fig.4 das Blockschema einer Datenempfangsstation für binäre Daten nach der Erfindung.

F i g. 5 ein Diagramm der in der Datenempfangsstation von F i g. 4 verwendeten Synchronisiersignale.

Fig. 6. 8, 9 genauere Schaltbilder von Bestandteilen des Blockschemas von F i g. 4.

Fig. 7 ein sich auf die Anordnung von Fig. 6 beziehendes Zeitdiagramm.und

Fig. IO und 11 Änderungen, die bei der Datensendestation bzw. der Datenempfangsstation vorzunehmen

wird, wobei jeder Block aus π Bus in einen Block aus / Bits (mit p> n) umgewandelt wird, wobei die Bits nur \on dem Block mit η Bils abhängen und bestimmte Be/iehungen erfüllen müssen, leder empfangene Block muß also, falls kein Fehler vorhanden ist. zu einer begrenzten Menge von Folgen zu ic μ Bits aus der möglichen Gesamtmenge von 2^ Folgen zu je μ Bits gehören. Bei den -Vnordnungen der zuvor erwähnten Λπ verursach! jeder empfangene Block von ρ Bits, der nicht /u der begrenzten Menge gehört, auf dem Rückweg eine Wiederholungsanforderung. Diese Lösung gewährleiste! eine Mindestgüte der akzeptierten Daten auf Κο-,ΐαη einer beträchtlichen Verlangsamung _w der mittleren Übertragungsgeschwindigkeit, wenn die Güte des Übertragungswegs abnimmt. Sie ergibt, falls eine oder mehrere Wiederholungen stattfinden, eine Informationsverschwendung in dem Sinne, daß die gleichen, jedoch in Klammern gestellten Bezugszeichen wie der das Signal liefernde Ausgang der Schaltung bezeichnet werden, und daß die Schaltungseingänge, welche diese gleichen Signale empfangen, mi' den gleichen Zahlen wie die entsprechenden Ausgänge bezeichnet werden, mit Ausnahme der Nullstelleingän-

Information, die in jedem der empfangenen Blöcke ₅₅ ge. die systematisch mit Z bezeichnet werden. Bei den

enthalten ist. die eine Wiederholungsanforderung '. erursacht haben, nicht verwendet wird.

Bei dem System nach der Erfindung wird die Verwendung eines systematisch wiederkehrenden selbstkorrigierenden Codes mit der Verwendung von Wiederholungen kombiniert, wobei diese Kombination darin besteht, daß der Decodierer die Redundanz, die sich aus der Mehrzahl der Übertragungen einer gleichen Nachricht über die Eigenredundanz des Codes hinaus Kippschaltungen wird der zur Einstellung in den Zustand 1 dienende Setzeingang mit Eingang »1« bezeichnet und mit dem Bezugszeichen 1 versehen, und ein Rückstelleingang für die Rückstellung in den Zustand 0 wird als Eingang »0« bezeichnet und mit dem Bezugszeichen 0 versehen, wenn seine Wirkungsweise symmetrisch zu derjenigen eines Eingangs »1« ist: andernfalls wird er als Nuilstelleingang bezeichnet und mit dem Bezugszeichen Z versehen. Ein das Umkippen

ergibt, zur Bestimmung des richtigen Wertes der ₆₅ freigebender Takteingang wird mit dem Bezugszeichen übertragenen Bits ausnutzt, so daß selbst die stark H bezeichnet. Das gleiche Bezugszeichen H wird auch lehlerbehafteten Daten noch zu der Bestimmung der richtigen Nachricht beitragen können.

tür die hortschaiteingänge der bcnieoeregister verwendet.

Pn- In+ In- 12 + In- 18 + '/>-2l

10

Es sollen zunächst einige Angaben über den allgemeinen Betrieb der als Beispiel in den F i g. I bis 9 dargestellten Ausführungsl'orm der Erfindung gemacht werden, bei der angenommen ist, daß die beiden Datenstationen A und B des Systems ortsfest sind, und wobei ferner (lediglich zur Vereinfachung der Beschreibung) angenommen ist. daß die Vorwärts- und Riickwärtsübertragungszeit zwischen den digitalen Schalungen der Stationen A und B gleich einem Vielfacnen 2/V)Tdcr Dauer Teines binären Signals oder Bits ist. wobei genauer gilt /Vj = 1.

Diese Übereinkunft, daß die Übertragungsdauer zwischen den digitalen Schaltungen der Stationen A und B gleich der Dauer eines Bits ist. erleichtert das Lesen. In Wirklichkeit ist diese Dauer im allgemeinen viel größer, da die in den HF-Schaltungen vorgenommene Demodulation t nd die Umwandlung der demodulierten NF-Signale in digitale Signale vorzugsweise voraussetzt, daß die Entscheidung über jedes ein Bit darstellendes NF-Signal erst dann getroffen wird, wenn das ganze NF-Signal empfangen worden ist.

Die Station A sendet periodisch in einem wiederkehrenden und systematischen selbstkorrigierenden Code (»recurrent code«), von dem als Beispiel angenommen wird, daß jedem Informationsbit /„ ein Paritätsbit p„ zugeordnet ist. und daß ein Bitrahmen (N] + N₂) Informationsbits und (N] + /V₂) Paritätsbits enthält, wobei N] und /V₂ später definiert werden.

Der verwendete selbstkorrigierende Code ist dur:h die folgende Gleichung definiert:

25

30

(M)

hier gewählt ist. um »Modulo 2«-Summe

35

wobei die Bezeichnung (M)
anzuzeigen, daß es sich um eine
oder -Gleichung handelt.

Die N] ersten Informationsbits bilden ein Präfix und die N₂ letzten Informationsbits stammen von einer Datenquelle.

Das Präfix kann nur die eine oder die andere von zwei vorbestimmten Formen annehmen, die anzeigen, ob die _AQ N: folgenden Informationsbits die »Fortsetzung« der im vorhergehenden Rahmen enthaltenen Nachricht oder im Gegenteil deren Wiederholung bilden.

Die Bitzahl N₂ der Nachricht ist gleich der »Codelänge«, die dadurch erhalten wird, daß der größte Abstand zwischen zwei in der den Code definierenden Gleichung vorkommenden Indices (oder der größere der sich auf verschiedene Gleichungen beziehenden größten Abstände, wenn es mehrere Gleichungen gibt, die mehrere Paritätsbits für jedes Informationsbit definieren), um eine Einheit erhöht wird: im vorliegenden Fall gilt als /V₂ = 22. Hinsichtlich der Zahl N] ist es erwünscht, daß sie höchstens gleich der kleinsten Differenz zwischen zwei dieser Indices gewählt wird. Es sei angenommen, daß ΛΊ =3 gilt daß das Fortsetzungs-Präfix 101 ist und daß das Wiederholungs-Präfix zu dem Fortsetzungs-Präfix komplementär ist, also 010.

Es ist offensichtlich, daß diese Werte von N\ und W₂ absichtlich klein gewählt sind, damit die Beschreibung nicht unverständlich wird Sie sind normalerweise sehr viel größer.

Die AZ₂ Bits eines von der Datenquelle stammenden Bitrahmens werden »Nachrichtenbits« genannt, im Gegensatz zu »Präfixbits«, während der Begriff »Informationsbit« in gleicher Weise ein Präfixbit und ein Nachrichtenbit umfaßt im Gegensatz zu den »Paritätsbits«.

Andererseits wird die Bezeichnung i„ verwendet um

50

60 das Informationsbit an der Bitstelle η (η = beliebige ganze Zahl) in der Folge der ßitrahmen zu bezeichnen, und die Bezeichnung /„, zur Bezeichnung des Nachrichtenbits, das die Bitstelle m (m = beliebige ganze Zahl) in der Folge der von der Datenquelle gelieferten Bits einnimmt.

Schließlich wird angenommen, daß die den Funksender der Station A speisenden digitalen Schaltungen die Informations- und Paritätsbits parallel zu diesem Sender liefern, und daß die digitalen Schaltungen der Station B auch von dem Funkempfänger diese Bits auf zwei parallelen Kanälen empfangen. Es handelt sich hierbei nur um eine Vereinfachung der Erläuterung, da die Parallel-Serien-Umsetzungen auf der Sendeseitc und die Serien-Parallel-Umsetzungen auf der Empfangsscue allgemein übliche Operationen sind.

Nach jeder Aussendung eines Bilrahmens geht die Station A in den Wartezustand für ein Riicksignal »Wiederholung« oder »Fortsetzung«, das anzeigt, ob die soeben übertragene Nachricht wiederholt werden muß ocier inciii: die Dauer ciiC-ScS "ücksignüis Ί3! glc;ch der Dauer von Ni Bits.

Es wird Ni = 4 angenommen.

Ein Zyklus dauert 32 T. wobei Tdie Dauer eines Bits ist.

Im Verlauf eines Zyklus besieht so hinsichtlich Sendung und Empfang für die digitalen Schaltungen der Station A das folgende Zeitprogramm, wenn die Dauer Tals Zeiteinheit gewählt wird:

von 0.5 bis 3.5. Zeitintervall Ti:

Sendung des codierten Präfixes:
von 3.5 bis 25,5 Zeitintervall T₂:

Sendung der codierten Nachricht:
von 27.5 bis 31.5. Zeitintervall T₁:

Empfang des Rücksignals.

Fig. 1 zeigt das Blockschema der Station A. Sie hat einen Eingang 11 für die Versorgung mit Nachrichtenbits, und einen Taktausgang 12. Der Eingang 11 ist finden Anschluß an den Ausgang einer Datenquelle bestimmt, und der Ausgang 12 für die Verbindung mit einem Synchronisiereingang der gleichen Datenquelle, die durch den Block Edargestellt ist. Die Datenquelle E liefert zum Eingang 11 jeweils unter der Steuerung der Vorderflanke jedes vom Ausgang 12 empfangenen Impulses ein neues Bit der zu übertragenden Bitfolge.

Ein Synchronisiergenerator 3. der nachstehend kürzer »Taktgeber« genannt wird, liefert verschiedene Signale, die im Diagramm von Fig. 2 dargestellt sind, wo sie, wie oben angegeben, mit den gleichen Zahlen (zwischen Klammern) wie die sie liefernden Ausgänge des Taktgebers 3 bezeichnet sind. Die zuvor erwähnten Zeitintervalle Ti, T₂ und Tj sind ebenfalls in F i g. 2 angegeben.

Der Taktgeber 3 liefert für jeden Zyklus der Dauer 32 (wobei immer T"die Zeiteinheit ist):

- an einem Ausgang 31 Impulse der Dauer '/2 mit der Folgefrequenz der Bits, wobei die Vorderflanken dieser Impulse mit den Zeitpunkten k (k=ganze Zahl) zusammenfallen;

am Ausgang 32 ein Signal des Signalwerts »1« zwischen f=0,5und i=25,5;
am Ausgang 33 einen Impuls des Signalwerts »1« und der Dauer ¹A, der im Zeitpunkt 31.5 beginnt;
am Ausgang 34 einen Impuls der Dauer V₂. der im Zeitpunkt 0 beginnt;

- am Ausgang 35 ein Signal I zwischen / = 21,5 und (=25;

- am Ausgang 36 ein Signal 1 zwischen f = 0 und ( = 25:

- am Ausgang 37 ein Signal 1 zwischen ( = 27,5 und ^ (=31,5.

Eine digitale Schaltung 10, die später beschrieben wird, liefert zwischen dem Zeitpunkt 31,75 des (p — l)ten Zyklus und dem Zeitpunkt 31.75 des p-tcn Zyklus an _]0 einem Ausgang 16 ein Signal I oder 0. je nachdem, ob die Station im Verlauf des p-ten Zyklus eine neue Nachricht senden oder die vorhergehende Nachricht wiederholen soll, in Abhängigkeit von dem Rücksignal des (p — l)ten Zyklus. ,<;

Die Station enthält ein dreistufiges Schieberegister 80. dessen drei Stufen mit Hilfseingängen ausgestattet sind, über welche das Präfix 101 für die Fortsetzung der Übertragung oder das Präfix 010 für die Wiederholung pinopaphpn u/prHpn Wann ip narh Hpm Wprl ήρ<; vom ~..

σ -c· - - · J - ■ tu

Ausgang 16 der digitalen Schaltung 10 gelieferten Signals. Diese Eingabe wird durch eine Eingabeschaltung 23 gesteuert, die drei Ausgänge hat, die mit den drei Hilfseingängen des Schieberegisters 80 verbunden sind, und zwei Eingänge 16 und 34, die an den Ausgang ₂j 16 der digitalen Schaltung 10 bzw. an den Ausgang 34 des Taktgebers 3 angeschlossen sind. Je nach dem Wert des Signals (16) im Zeitpunkt seines Auftretens verursacht der Impuls (34) im Zeitpunkt 0 die Eingabe des richtigen Präfixes in das Schieberegister 80 durch die Eingabeschaltung 23.

Ein zweites Schieberegister 9 hat 22 Stufen, die den 22 Bits einer Nachricht entsprechen.

Die Stufen des Registers 9 sind, ebenso wie die Stufen des Registers 80. durch Kästchen angedeutet, die durch vertikale Striche voneinander getrennt sind.

Die I.. 13., 19. und 22. Stufe des Registers 9 sind mit Hilfsausgängen ausgestattet, die jeweils mit einem der vier Eingänge eines »Modulo 2«-Addierglieds 25 verbunden sind, so daß dann, wenn die Informationsbits /,,bis ;„_i| in die I..2... .22. Stufe eingeschrieben Miid. der Ausgang des Addierglieds 25 das folgende Paritätsbit liefert

45

Der Ausgang des Schieberegisters 80 ist mit dem Eingang des Schieberegisters 9 verbunden; wie noch zu sehen sein wird, empfangen diese beiden Schieberegister die gleichen Fortschalteimpul.se. so daß sie zu einem einzigen 25stufigen Register zusammengefaßt werden ^₀ können und nur zur besseren Erläuterung unterteilt worden sind.

Der Hilfsausgang der ersten Stufe des Schieberegisters 9 und der Ausgang des Addierglieds 25 sind mit den Ausgängen 21 und 22 der digitalen Schaltungen der Station über zwei UND-Schaltungen 27 und 26 verbunden, die an ihren zweiten Eingängen das Signa! (32) vom Taktgeber 3 empfangen.

Die beiden Eingänge einer UND-Schaltung 13 sind mit den Ausgängen 31 und 36 des Taktgebers 3 verbunden, so daß diese UND-Schaltung die abfallenden Flanken derjenigen Impulse (31) liefert, die in den Zeitpunkten 0, I, 2 ... 24 auftreten. Diese Impulse werden an die Takteingänge H der Schieberegister 80 und 9 angelegt, die auf die abfallenden Flanken dieser Impulse ansprechen.

Von den drei Eingängen einer UND-Schaltutw 14 ist der erste Eingang mit dem Ausgang der UND-Schaltung 13 verbunden, der zweite Eingang, der ein invertierender Eingang ist, mit dem Ausgang 35 des Taktgebers 3, unG der dritte Eingang ist mit dem Ausgang 16 der Schaltung 10 verbunden. Die UND-Schaltung 14 liefert also die ansteigenden Flanken derjenigen Impulse (13), die in den Zeitpunkten 0, 1, 2 ... 21 erscheinen, vorausgesetzt, daß das Signal (16) dann den Wert 1 hat. Der Ausgang der UND-Schaltung 14 bildet den Ausgang 12 der digitalen Schaltungen der Station, der mit dem Synchronisiereingang der Datenquelle ^verbunden ist.

Nachdem die Hauptbestandteile der Anordnung angegeben worden sind, soll sie nun genauer beschrieben werden, zugleich mit ihrem Betrieb vom Zeitpunkt 0 desp-ten Zyklus an.

Wie die folgende Beschreibung noch zeigen wird, sind in diesem Zeitpunkt die 22 Nachrichtenbits, die im (7?-1)ten Zyklus gesendet worden sind, noch in dem Schieberegister 9 aufgezeichnet. Andererseits sei daran prinnprt daß das Präfi* der während des η-ten Zyklus ZU übertragenden Nachricht im Zeitpunkt 0 dieses Zyklus in das Schieberegister 80 eingegeben worden ist.

Es wird zunächst angenommen, daß in das Schieberegister 80 das »Fortsetzungs«-Präfix eingegeben worden ir.t, daß der Ausgang 16 der Schaltung 10 also ein Signal 1 liefert.

Jeder der in den Zeitpunkten 0.1 .. .21 am Ausgang 12 erscheinenden Impulse (31) wird daher zu der Datenquelle übertragen, und jeder dieser Impulse verursacht das Erscheinen eines neuen Bits an dem Eingang Il der Station, der an den Datenausgang der Datenquelle Fangeschlossen ist.

Der Eingang 11 ist mit dem ersten Eingang einer UND-Schaltung 29 verbunden, deren zweiter Eingang ebenfalls an den Ausgang 16 der digitalen Schaltung 10 angeschlossen ist. Die Bits, die unter dem Einfluß der am Ausgang 12 erscheinenden Impulse geliefert werden, sind also am Ausgang der UND-Schaltung 29 ve-fügbar und werden von diesem über eine ODER-Schaltung 20 zum Eingang des Schieberegisters 80 übertragen.

In den Zeitpunkten 0.5; 1.5: 2,5 werden die drei Präfixbits nacheinander in die erste Stufe des Schieberegisters 9 eingegeben, und sie erscheinen der Reihe nach am Ausgang 21. Die entsprechenden Paritätsbits erscheinen am Ausgang 22, da die UND-Schaltungen 26 und 27 durch das Signal (32) zwischen den Zeitpunkten 0,5 und 25,5 entsperrt sind.

Bei jedem an die Schieberegister angelegten Taktimpuls wird andererseits ein von der Datenquelle kommendes Bit /in das Schieberegister 80 eingegeben.

Im Zeitpunkt 3.5 wird das erste Bit I_n, der zu übertragenden Nachricht einerseits in das Schieberegister 9 eingegeben und zum Ausgang 21 übertragen, während das entsprechende Paritätsbit am Ausgang 22 erscheint.

Im Zeitpunkt 24.5 sind die Bits I_n, bis Im+ii in das Register 9 eingegeben worden und diese Bits, ebenso wie die entsprechenden Paritätsbits, sind den Ausgängen 21 und 22 zugeführt worden.

Während das Bit /_mx₂i im Register 9 aufgezeichnet bleibt und sein Paritätsbit noch am Ausgang des Addierglieds 25 erscheint, wird die Übertragung üieser Bits am Ende der Dauer Tdurch das Signal (32) beendet, das an die UND-Schaltungen 26 und 27 angelegt wird; dieses Signal (32) endet im Zeitpunkt 25,5. Die Ausgänge 2f und 22 speisen die Hochfrequenzstufen 2 der Station.

Die Schieberegister empfangen keine Fortschaltimpulse mehr, und der bestehende Zustand bleibt bis zum

Mmpfitnir des Rüvksignals durch die digitalen Schaltungen der Station Λ erhalten: dieser Empfang beginnt im Zeitpunkt 27.5.

Das codierte Rücksignal ist beispielsweise durch vier 'iits ι für eine Fortsetzungs-Anfordcrung und vier Bits 0 lür eine Wiederholungs-Anforderung gebildet, mit anderen Worten durch ein Signal, das während der Dauer /V₄ für die Fortsetzung bzw. für die Wiederholung auf beliebige, aber verschiedene Weisen übertragen wird, und das so demoduliert wird, daß es im ersten Fall den Signalwert 1 und im zweiten Fall den Signalwert 0 liefert; die entsprechenden demodulierten Signale werden zwischen ( = 27.5 und ( — 31.5 von einem Empfänger 4 dem Eingang 17 der Schaltung 10 zugeführt. Die Schaltung 10 hat drei weitere Eingänge 31, 37 und 33, di: mit den entsprechenden Ausgängen des Taktgebers _. verbunden sind. Der Ausgang 33 des Taktgebers 3 liefert den Impuls (33). der im Zeitpunkt 31,5 jedes Zyklus erscheint. An der Vorderflanke des Impulses (33) kann das Ausgangssignal (16) der digitalen Schaltung iö eine Sigriaiweii-iiiveuieiürig erfahren; wenn es im Zustand I bleibt, wird das Fortsetzungs-Präfix im Zeitpunkt 0 des folgenden Zyklus in das Schieberegister 80 eingegeben. Lind alles wiederholt sich in der zuvor beschriebenen Weise, wobei die Bits dieses Präfixes und die Nachrichtenbits /„.^22 bis L,.ti zusammen mit den entsprechenden Paritätsbits im Verlauf des (p+ I )ten Zyklus gesendet werden.

Im entgegengesetzten Fall geht das Signal (16) auf den SignaUert 0. und das Wiederholungs-Präfix wird in das Schieberegister 80 eingegeben. Andererseits wird die Schaltung blockiert, über welche die Eingabe in die Schieberegister 80 und 9 von der Datenquelle her erfolgt. Sie wird in der nachstehenden Weise ersetzt, wodurch im Anschluß an das Präfix der Wiederholung der vorhergehenden Nachricht ausgelöst wird. Der Ausgang des Schieberegisters 9 ist mit dem ersten Eingang einer UND-Schaltung 28 verbunden, deren zweiter Eingang, der ein invertierender Eingang ist. das Signal (16) von der Schaltung 10 empfängt, und deren Ausgang an den zweiten Eingang der ODER-Schaltung 20 angeschlossen ist. Da die Speisung der Takteingänge wie zuvor erfolgt, ist zu erkennen, daß in diesem (p+\)icn Zyklus die Wiederholung der Nachricht erfolgt, und daß am Ende des (p\ l)ten Zyklus das Schieberegister 9 wieder im gleichen Zustand wie am Beginn des Zyklus ist. so daß dann entweder eine Fortsetzung der Informationsübertragung oder eine erneute Wiederholung gemäß dem einen oder dem anderen zuvor beschriebenen Verfahren möglich ist.

Fig.3 zeigt eine Ausführungsform der digitalen Schaltung 10.

Sie enthält eine UND-Schaltung 200 τ:it drei Eingängen, von der der erste Eingang, der an den Eingang 17 angeschlossen ist, das Ausgangssignal des Empfängers 4 empfängt, während der zweite Eingang an den Eingang 37 der Schaltung 10 angeschlossen ist. der ein Rechtecksignai zwischen f=27,5 und i=31,5 liefert, und der dritte Eingang mit dem Eingang 31 der Schaltung 10 Ober eine Differenzierschaltung 15 verbunden ist, die Ausgangsimpulse für die ansteigenden Flanken ihrer Eingangsimpulse liefert Die UND-Schaltung 200 läßt daher die A.;sgangsimpuise der Differenzierschaltung durch, die zu der, Zeitpunkten 28, 29,30 und 31 erscheinen, wenn das Ausgangssignal des Empfängers 4 in diesen Zeitpunkten den Signalwert 1 hat, und es wird πμγ in diesem einziger. Fall angenommen, daß eine i-ortsetzungs-Anforderung stattgefunden hat. Eine zusätzliche Vorsichtsmaßnahme besteht darin, daß die UND-Schaltung 200 nur während der Dauer eines Signals (37) freigegeben wird, was nicht absolut notwendig ist.

De^r Au:;,.^?ang der liVD Schaltung 200 ist mit dem Eingang eines dreistufigen Binärzählers 201 verbunden, der eintn Nullsteileingang Z hat. eier an den Fingang 33 der Schaltung 10 angeschlossen ist. so daß der Zähler durch die abfallende Flanke des Impulses (33) auf Null zurückgestellt worden ist. Der Ausgang des Zählers ist durch den Ausgang seiner dritten Stufe gebildet.

Der Zähler 201 spricht auf die ansteigende Flanke seiner Eingangsimpulse an. Er zeigt also /wischen r = 31 und / = 31,75 den Wert 1 an, wenn ein Rücksignal empfangen worden ist. das als Fortsctzungs-Anfordertig interpretiert worden ist: allein dieses Rücksignal soil von nun ,111, wenn es sich um die Station A handelt, als Fortset/ungs-Anforderungssignal bezeichnet weiden.

>₀ Es soll nun die folgende zusätzliche Bedingung rtrt**#rtljl iifrtp*/inn f\\t\ t*r %i^r\e\%~\ wyy rl *l· 'J H nt>tl Millet IUt ριπρ ungewollte Fortsetzung der Übertragung zu vermeiden, da es vorzuziehen ist. das Rücksignal nicht zu codieren, um eine beträchtliche Verlängerung der Zyklusdauer /u vermeiden. Wenn die Anzahl der Wiederholungen einer Nachricht einen Schwellenwert, beispielsweise den Schwellenwert 3 erreicht hat. der eine allgemeine schlechte Qualität des Übertragungskanals bezeichnet, sind zwei nacheinander festgestellte Fortsetzungs-An-

j₀ fordcrungen notwendig, um die Wiederholungen zu beenden.

Zu diesem Zweck ist der Ausgang des Zählers 201 mit dem ersten Eingang einer UND-Schaltung 41 verbunden, sowie mit dem ersten Eingang einer UND-Schal-

j₅ tung 42. der ein invertierender Eingang ist. Der Eingang 33 ist an die zweiten Eingänge dieser beiden UND-Schaltungen angeschlossen.

Der Impuls (33) der Dauer 1/4 erscheint somit zwischen den Zeitpunkten 31.5 und 31.75 am Ausgang der UND-Schaltung 41 oder am Ausgang der UND-Schaltung 42. je nachdem, ob eine Fortsetzungs-Anforderung oder eine Wiederholungs-Anforderung besteht. Der Ausgang der UND-Schaltung 41 ist mit dem Kippeingang Seiner Kippschaltung 43 verbunden.

die außerdem einen Nullstcllcingang Z hat. der < ί don Ausgang der UND-Schaltung 42 angeschlossen ist. Die Kippschaltung 43 ist so geschaltet, daß sie ihren Zustand für die abfallenden Flanken der ihrem Kippeingang B zugeführten Impulse ändert, wenn ihr Eingang Z ein Signal 0 empfängt, und daß sie unabhängig von dem ihrem Kippeingang zugeführten Signal in den Zustand 0 geht (falls sie diesen Zustand nicht bereits inne hatte). sobald ein Signal des Signalwerts 1 an ihrem Nullstelleingang Z erscheint. Der Ausgang der Kippschaltung 43 ist mit dem ersten Eingang einer UND-Schaltung 45 verbunden, an deren Ausgang der erste Eingang einer ODER-Schaltung 47 angeschlossen ist. Die Ausgänge der UND-Schaltung 41 und der ODER-Schaltung 47 sind mit den beiden Eingängen

g,, einer UND-Schaltung48 verbunden.

Der Ausgang der UND-Schaltung 42 ist mit dem ersten Eingang einer UND-Schaltung 44 verbunden, deren zweiter Eingang ein inve- ierender Eingang ist. Der Ausgang der UND-Schaltung 44 ist mit dem Eingang eines zweistufigen »Modulo 4"-Binärzählers 54 verbunden, der einen Nullstelleiügang Zhat. Der Zähler 54 ändert seinen Zahkrstanci bei jedem Übergang 0— ' des Sigpsiwer;-; des seinti Eingang zugeführten

Signals, und die vier binären Zustände 00,01,10 und 11 des Zählers entsprechen den vier dezimalen Zählerständen 0.1, 2 und 3. Eine UND-Schaltung 56 empfängt die Ausgangssignale der beiden Stufen des Zählers 54.

Der Ausgang der UND-Schaltung 56 und der Ausgang der UND-Schaltung 41 sind mit dem ersten Eingang bzw. mit dem zweiten Eingang einer UND-Schaltung 49 verbunden, deren erster Eingang ein invertierender Eingang ist Der Ausgang der UND-Schaltung 56 ist außerdem mit dem (invertierenden) zweiten Eingang der UND-Schaltung 44, mit dem zweiten Eingang der UND-Schaltung 45 und, über eine Negatorschaltung 55 mit dem zweiten Eingang der ODER-Schaltung 47 verbunden. Er ist schließlich mit eir-em Eingang einer ODER-Schaltung 46 verbunden, deren anderer Eingang an den Ausgang der UND-Schaltung 42 angeschlossen ist. Der Eingang Z der Kippschaltung 43 ist an den Ausgang der UND-Schaltung 42 angeschlossen, und der Eingang Z des Binärzählers 54 ist an den Ausgang der UND-Schaltung 48 angeschlossen.

Der A-iigang 16 der Schaltung 10 ist durch den Ausgang einer Kippschaltung 57 gebildet die "inen Takieingang H hat. der mit dem Eingang 33 der Schaltung 10 verbunden ist: die Kippschaltung 57 hat ferner einen Eingang »1«. der an den Ausgang der UND-Schaliung 49 angeschlossen ist. und einen Eingang »0«. der an den Ausgang der ODER-Schaltung 46 ingeschlossen ist.

Die Kippschaltung 57 ist so geschaltet, daß sie ihren Zustand nur bei abfallenden Ranken der ihrem Takieingang H zugeführten Impulse ändern kann: in einem solchen Zeitpunkt nimmt sie den Zustand t an. wenn das ihrem Eingang »1« zugeführte Signal den Signalwert 1 und das ihrem Eingang »0« zugeführte Signal den Signalwert 0 hat. and sie nimmt den Zustand 0 .in. wenn das an ihren Eingang »I« angelegte Signal den Signalv.cn ο und Jas an ihren Eingang »0« angelegte Signal den Signalwert I hat. In allen anderen Fällen kann sie ihren Zustand mehl ändern.

Die beschriebene Anordnung arbeitet in folgender Weise:

I nmiticlbtir vor dem Zeitpunkt 31.5 des p-tcn Zyklus /cigi der Zähler 54 einen Zählerstand an. der. wie überprüft »erden kann, entweder gleich der Anzahl r der .lufeinanderfolgenden Wiederholungs-Anforderungen ist. die zuvor durch die UND-Schaltung 42 seil der F estMellung der letzten Fortset/ungsAnforderung festgestellt worden sind, oder gleich dem maximalen Zählerstand J. wenn r größer als 3 ist. Die Kippschal· tunf 4) k.inn sich im Zustand 0 oder im Zustand I befinden.

I Is wird zunächst angenommen, daß im Zeilpunkt 31.> des /Men Zyklus der entsprechende Impuls (33) durch die Torschaltung 42 gehl, mit anderen Worten. daß das Rucksignal eine Wiederholungs-Anforderung ist Die I ,ND-Schaltung 41 liefert kein Signal, aber die Kippschaltung 43 wird durch den Ausgangsimpuls der ODER-Schaltung 42 auf Null zurückgestellt falls sie nicht bereits diesen Zustand hatte

Der gleiche Impuls wird andererseits durch die ODER-Srhaliung 46 zum Eingang »0« der Kippschaltung 57 übertragen, deren Eingang »I« ein Signal 0 empfängt, da die UND-Schaltung 49 auf jeden Fall kein Signal von der UND-Schaltung 41 empfängt. Im _6i Zeitpunkt 31.75 geht die Kippschaltung 57 in den Zustand 0 (oder sie bleibt in diesem Zustand), was im Verlauf des (μ+ I (ten Zyklus tatsachlich eine Wiederholungs-Übertragung zur Folge hat

Die Hypothese I muß nun in zwei weitere Hypothesen unterteilt werden:

I A: Unmittelbar vor dem Zeitpunkt 31,5 war der Zähler 54 nicht voll, die UND-Schaltung 56 liefert ein Signal des Signalwerts Null, und die UND-Schaltung 44 überträgt den Ausgangsimpuis der UND-Schaltung 42 zu dem Binärzähler, dessen Zählerstand sich um eine Einheit erhöht.

I B: Der Zähler 54 war volL Die UND-Schaltung 56 sperrt die UND-Schaltung 44, und der Zähler wird im Zustand 3 stillgesetzt Andererseits wird das von der UND-Schaltung 56 gelieferte Signal durch die ODER-Schaltung 46 auch zum Eingang »0« der Kippschaltung 57 übertragen, doch überlagert sich dessen Wirkung nur derjenigen des von der UND-Schaltung 42 übertragenen Impulses, so daß sich im Verhalten der Kippschaltung 57 dadurch nichts ändert.

II: Es sei nun angenommen, daß das Rücksignal die Fortsetzung der Übertragung anfordert: dieser Fall läßt sich in drei weitere unterteilen:

ii (A): Der Zahler 54 ist nicht voll. Der im Zeitpunkt 31.5 des /Men Zyklus erscheinende Impuls (33) geht dieses Mal durch die UND-Schaltung 41 hindurch und erreicht über die UND-Schaltung 49 den Eingang »1« der Kippschaltung 57. Die ODER-Schaltung 46 empfängt kein Signal, so daß am Eingang »0« der Kippschaltung 57 der Signalwert 0 besteht so daß diese Kippschaltung im 7eitpunkt 31.75 in den Zustand 1 geht. Dies gewährleistet den Ablauf einer Fortsetzungsübertragung im Verlauf des folgenden Zyklus.

Andererseits empfängt die ODER-Schaltung 47 ein Signal 1 von der Negator-Schaltung 55, wodurch die UND-Schaltung 48 für den Ausgangsimpuls der UND-Schallung 41 entsperrt wird. Der Binärzähler wird also im Zeitpunkt 31.5 auf Null zurückgestellt, wenn er nicht bereits in diesem Zustand war.

Andere Hvpothese

U(B): Der Zahler 54 ist voll, und die Kippschaltung 43 befindet sich im Zustand I

Dies bedeutet, daß im Verlauf des (p- l)ten Zyklus das festgestellte Rucksignal eine Fortsetzungs-Anforderung war (da sich andernfalls die Kippschaltung 43 im Zustand 0 befände), und daß dieser Anforderung nicht entsprochen worden ist. denn die Kippschaltung 57 hätte den die Fortsetzung bewirkenden Zustand I bei einem vollen Zähler 54. der die UND-Schaltung 49 sperrt, nicht .innehmen können

Man befindet sich also im Fall einer Forlselzungs Anforderung, die auf cmc wirkungslos gebliebene Fortseizungs-Anforderung folgt, und der nun diesmal stattgegeben werden muß. Dies geschieht in folgender Weise: Die Kippschaltung 43 befindt sich im Zustand 1 bis zum Zeil punk 1 31.7). indem sie dur^h die abfallende Flanke des Ausgangsnnpulses der UND-Schaltung 41 auf Null zurückgestellt wird. Die UND Schaltung 45. die das Ausgangssignal der Kippschaltung 43 und andererseits das Ausgangssignal der entsperrten UND-Schaltung 56 empfangt, entsperrt über die ODf K Schaltung 47 die UND-Schaltung 48 fur den Durchgang des von der UND-Schaltung 41 gelieferten Impulses, und zwar rechtzeitig vor dem linde dieses Impulses. Der Binär/.ählcr 54 wird durch die Vorderflanke des Ausgangssignak der UND-Schaltung 48 auf Null zurückgestellt, und die UND-Schaltung 3fi liefert ein Signal 0 zu dem invertierenden Eingang der UND-Schaltung 49. die von da an ilen (geringfügig

verstümmelten) Ausgangsimpuls der UND-Schaltung 41 durchläßt. Die Kippschaltung 57 geht also im Zeitpunkt 31,75 in den Zustand 1.

11 (C): Der Zähler 54 ist voll, und die Kippschaltung 43 befindet sich im Zustand 0. Dies bedeutet, daß die am Ende des p-ten Zyklus empfangene Fortsetzungs-Anforderung die erste Fortsetzungs-Anforderung seit der Wiederholung ist, welche das Erreichen des Endzählerstandes im Zähler 54 verursacht hat Wenn sie nämlich die zweite Fortsetzungs-Anforderung wäre, wäre der Zähler 43 durch die abfallende Flanke des Impulses (33) des (p — l)ten Zyklus in den Zustand 1 gebracht worden, und nach dem unter II (B) beschriebenen Verfahren könnte es keine dritte geben. Somit muß die Wiederholung im Verlauf des (p+\)ten Zyklus fortgesetzt werden. Dies geschieht in folgender Weise: Zwischen den Leitpunkten 313 und 31.75 bleibt die Kippschaltung 43 im Zustand 0. die UND-Schaltung 45 ist gesperrt und die ODER-Schaltung 47 empfängt nichts, die UND-Schaltung 48 läßt den Ausgangsimpuls der UND-Schaltung 41 nicht durch, und der Zähler 54 wird nicht auf Null zurückgestellt Aus diesem Grund liefert die UND-Schaltung 56 weiterhin ein Signal des Signalwerts 1. und die UND-Schaltung 49 ist gesperrt. Die Kippschaltung 57 empfängt also den Signalwert 0 an ihrem Eingang »1«. und über die ODER-Schaltung 46 das Ausgangssignal der UND-Schaltung 56 an ihrem Eingang »0«; sie bleibt somit im Zeitpunkg 31.75. in dem die abfallende Flanke des ihrem Eingang H zugeführten Impulses auftritt, im Zustand 0.

F i g. 4 /<: gt das Blockschema der Station B.

Bei der Anordnung von F i g. 4 erscheinen an den beiden Ausgangen 51 und 52 eines Empfängers 5 zwischen den Zeitpunkten /-1,5 und /=26.5 die Infortnsiiions- und Paritätsbits, die nach der Übertragung denjenigen entsprechen, die zwischen den Zeitpunkten ( = 0.5 und 1=25.5 an den Ausgängen 21 und 22 der digitalen Schaltungen der Station A abgegeben worden sind (F ig. 1).

Die Station B enthält einen Synchronisiersignalgenerator 7. der in einem Zyklus von 32 Γ arbeitet, der mit herkömmlichen Mitteln mit dem Empfangszyklus (und demzufolge, abgesehen von der Übertragungs/eit. mit dem Sendezyklus) synchronisiert ist; hierzu werden die Ausgangssignale des digitalen Ausgangs 51 des Empfängers 5 verwendet, der die Phase der Bits und durch Erkennung des ersten empfangenen Präfixes, das notwendigerweise ein Fortset/ungs-Präfix ist. die Phase der Zyklen angibt.

Der Generator 7 liefert die in F i g. 5 dargestellten Signale, nämlich:

- am Ausgang 71: Impulse der Dauer 1/2 mit der Bitfrequenz, wobei diese Impulse in den Zcitpunkten ι = k (k = ganze Zahl) erscheinen:

- am Ausgang 72: ein Signal mit zwei Signal<verten. das zwischen den Zeitpunkten 1.5 und 26.5 den Signalwert 1 und in der übrigen Zeit den Signalwert Ohat:

- am Ausgang 73: einen Impuls, der im Zeitpunkg 26 beginnt und geringfügig nach dem Zeitpunkt 26.25 endet, beispielsweise im Zeitpunkt 26.3, so daß er sich mit dem am Ausgang 74 gelieferten Impuls überlappt, der nachstehend definiert wird;

- am Ausgang 74: einen Impuls, der im Zeitpunkt 26.25 beginnt und im Zeitpunkt 26.5 endet:

- am Ausgang 75: ein Signal, das zwischen den Zeitpunkten 2 und 24 den Signalwert 1 und in der übrigen Zeit den Signalwert 0 hat;

- am Ausgang 76: für jeden in einem Zeitpunkt k erscheinenden Impuls (71) eine Folge von 20 kurzen Impulsen, die in den Zeitpunkten k +0,01:

■ k + 0,02... k + 0,20 erscheinen, wobei in F i g. 5 nur die Hüllkurven dieser Impulsfolgen dargestellt sind;

- am Ausgang 77: ein Signal des .Signalwerts 1 zwischen den Zeitpunkten /= 1 und /=23.

, Zur besseren Lesbarkeit der Darstellung sind in F i g. 4 die Verbindungen zwischen den Ausgängen des Synchronisiergenerators 7 und den übrigen Schaltungsblöcken nur angedeutet. Sie sind jedoch dadurch klar erkennbar, daß die übrigen Schaltungsblöcke mit

■_t »Synchronisiereingängen« versehen sind, die mit den gleichen Zahlen bezeichnet sind, wie die Aufgänge des

Synchronisiergenerators 7, mit denen sie verbunden Eine Steuerschaltung 8 hat Synchronisiereingär ^e 71,

, 72,74,75 und 77.

Die Station enthält zwei Register 61 und 62 mit jeweils 22 Stufen, deren Eingänge an den Ausgang 51 bzw. an den Ausgang 52 des Empfängers 5 angeschlossen sind, wobei das erste Register 61 die Informations-

j bits /' und das zweite Register 62 die Paritätsbits ρ empfängt. Der Indexstrich drückt aus. daß sich diese Bits infolge einer schlechten Übertragung von den gesendeten Bits /und ρ unterscheiden können.

Ein drittes Register 63 hat 25 Stufen und dient dazu.

ι von einem Rechner 6 die aufeinanderfolgenden ausgewerteten Bits ι" zu empfangen. Eine Anordnung 67 enthält drei parallele Schieberegister mit jeweils 25 Stufen, die zur Aufnahme einer Größe ^bestimmt sind, die nachfolgend definiert wird und jedem der decodier ten Bits i" zugeordnet ist. Diese Größe V. die auf den Wert 7 beschränkt ist. wird durch eine ganzzahlige dreistellige Rmarzahl ausgedrückt. Zur Vereinfachung der Zeichnung ist diese Registergruppe symbolisch durch ein einziges Rechteck dargestellt, das in dickeren

ι Linien als die einfachen Register gezeichnet ist. F.bcnso sind alle die Werte V fuhrenden Dreifacheingange und Dreifachausgänge jeweils nur durch cmc einzige Verbindung dargestellt, die in dickeren Linien als die einfachen Verbindungen gezeichnet ist.

Die Takteingänge H der Register 61, 62, 63 und der drei Register 67 sind mit einem Ausgang 81 der Steuerschaltung 8 verbunden, der normalerweise (ti h. außer in dem später angegebenen Ausnahmefall) die Fortschaltung dieser Register in den Zeitpunkten 2. i. 4

ι.. .26 jedes Zyklus bewirkt.

Die Eingabe der empfangenen Bits in jedes der Register 61 und 62 erfolgt somit in der Mitte der Bits, wobei die F.mpfangsperiode von 1.5 bis 26.5 geht.

Die Paritätsbits nehmen im Register 62 stets die

; Stufen mit der gleichen Ordnungszahl wie die entsprechenden Informaiiombits im Register 61 ein. und dies braucht von nun an nicht mehr angegeben zu werden. F.bcnso nehmen die einem decodierten Bit i" zugeordneten Werte V in der Registeranordnung 67

ι stets Stufengruppen der gleichen Ordnungszahl wie das entsprechende Bit /"im Register 63 ein.

Wenn ein Iniormationsbit ;'„ in die letzte Stufe des Registers 61 eingegeben wird, nehmen die Bits i'_n^2\ bis /'„♦ι darin die 21 ersten Stufen ein. und die decoclicrtcn Bits /"„_ ι bis i"„-\ bis i"„-2\ nehmen die 25 Stufen des Registers 63 ein, wie noch zu erkennen sein wird.

Ein in die letzte Stufe des Registers 61 gelangendes Informationsbit /'„ wird in der nachstehend nngegebe-

nen Weise decodiert, während es sich in dieser Stufe befindet, und es tritt bei der nächsten Fortschaltung der Register decodiert in die erste Stufe des Registers 63

Das Prinzip der Decodierung beruht auf der Feststellung, daß alle Kombinationen der empfangenen Bits, die aufgrund der den Code definierenden Gleichung:

■in+in-12+in-

durch Indexversetzungen j erhalten worden sind, die den Index η erscheinen lassen /J=O, 12, 18, 21), unabhängiger Ausdrücke von i_n oder »Repliken« von /„ liefern, deren Anzahl gleich der Anzahl der verschiedenen Indizes ist, die in der Gleichung (1) vorkommen, ι-Diese Anzahl wird geradzahlig gewählt und beträgt im vorliegenden Fall 4.

Alle diese Repliken wären offensichtlich gleich, wenn alie verwendeten Bits ohne Fehler empfangen worden wären. -"

Unter dieser Voraussetzung erhält man außer den vier zuvor erwähnten »zusammengesetzten« Repliken des Bits /„ eine einfache Replik des Bits /„, die das entsprechende empfangene Bit /'„ist

Man hat also für ein Bit /„ die einfache Replik r„ und r. die vier zusammengesetzten Repliken r^ (wobei zu bemerken ist. daß in der »Modulo 2«-Algebra die Vorzeichen + und - vertauschbar sind):

r«m = /ί-Η + Cs + C21 + P'„ (M)

/•««12? = Cl2 + i'n-6 + C? + P'n*\2 (M)

⁷Vi(ISl ⁼ ClS + Ct + I»-3 + P'm+U (M)

r«i\, = i'_n+21 + C» + C₃ + p\ „ (M)

(2)

Fs ist zu bemerken, daß in den Ausdrücken für die Repliken von /„ empfangene Bits vorkommen, deren Index kleiner als derjenige von /„ ist. und für die _in demzufolge die Entscheidung früher getroffen wird als für /,, Mit /" wird der Wert bezeichnet, der einem Bit / nach der Decodierung zugeteilt wird. Es ist vorzuziehe", für die Entscheidung über i„ die auf diese Weise abgeschätzten Werte der Bits anstelle der empfangenen ₄ -, Werte zu verwenden.

Die Repliken werden dann:

Λΐ(Ο) = '»-12 + ClI + '»-21 + />»

'Ίΐ(ΐ2) ⁼ C12 + Ce + C« ⁺ p'n+n (M) '■»im = '»+18 + '»+6 + Cj + /Cu (M)
= C21 + C» + Cj + /C21 (M)

(3)

Wenn ein die einfache Replik eines Bits /„ bildendes Bit /'■, in die letzte Stufe des Registers 61 eingegeben wird, liefen der Ausgang dieser Stufe diese einfache Replik.

Im gleichen Zeilpunkt müssen seine zusammengesetzten Repliken gebildet werden. Zu diesem Zweck verwendet man. wie unter Bezugnahme auf die Ausdrücke (3) zu erkennen ist. Hilfsausgänge der I.. 4.. 10.. 13.. 16. und 19. Stufe des Registersöl. der 3..6..9., 12., „, 18. und 21. Stufe des Registers 63 und der I.. 4.. 10. und 22.Stiircdcs Registers 62.

Diese Ausgänge speisen eine Gruppe 24 von vier »Modulo 2«-Addiergliedern in der Weise, daß diese vier Addierglieder jeweils eine der vier zusammengesetzten Repliken liefern. Zur Vereinfachung der Zeichnung ist diese Gruppe von vier Addiergliedern durch einen einzigen Block dargestellt, der an seinen vier Ausgängen die vier zusammengesetzten Repliken des Bits J_n liefert, wenn die letzte Stufe des Registers 61 seine einfache Repiik liefert

Die einfache Replik und die vier zusammengesetzten Repliken werden zu fünf Eingängen 91 bis 95 des Rechners 6 geliefert, der außerdem einen Eingang 96 hat, der an die letzte Stufe des Registers 63 angeschlossen ist, sowie einen Dreifacheingang 69, der mit der letzten Gruppe von parallelen Stufen der Registeranordnung 67 verbunden ist.

Ein Binärausgang 66 des Rechners 6 ist mit dem Eingang des Registers 63 verbunden, zu dem er die Bits /"liefert

Ein Dreifachausgang 65 des Rechners 6 isi mit der ersten parallelen Stufengruppe der Registeranordnung 67 verbunden.

Der Rechner 6 hat zwei Synchronisiereängängc 71 und 76 und einen Steuereingang 82. der an einen Ausgang 82 der Steuerschaltung 8 angeschlossen ist

Im Fall eines Präfixbits oder eines Fortsetzungs-Nachrichtenbits gehen in den vom Rechner 6 zugeteilten Wert /"„ nur die fünf Repliken von /„ ?in.

Im Fall eines Wkderholungs-Nachrichtenbits gehen in den vom Rechner 6 zugeteilter, Wert /"„ die fünf Repliken von /'„ das decodierte Bit /"„-j; (wobei i_n-n in diesem Fall einem gleichen Nachrichtenbit I_n, wie i„ entspricht) und der entsprechende Wert V„_25 ein. der von der mehr oder weniger großen Übereinstimmung der Repliken abhängt, die für die Entscheidung über den Wert verwendet worden sind, der dem decodierten Bit /"n-n zu erteilen ist. Diese Rechnungen werden bei der Beschreibung des Rechners 6 noch genauer erläutert.

Die Station β enthält andererseits eine »Präfixichaltung« 100. die zur Identifizierung des Präfixes und zur Abschätzung der Kanalgü.'s die. r und an ihren Dreifacheingängen 130, Z30 und 330 die Werte V empfängt, die in die drei ersten Stufengruppen der Registeranordnung 67 eingeschrieben sind, und die an ihren F.ingängen 631, 632, 633 die Bits empfängt, die in den drei ersten Stufen des Registers 63 stehen. Diese Schaltung hat ferner zwei Synchronisiereingänge 73 und 76 und zwei Ausgänge 101 (Präfix-Identifizierung) und 102 (Kanalgütr). die mit zwei entsprechenden Eingängen 101 bzw. 102 de^r Steuerschaltung 8 verbunden sind.

Ein Rücksignalsender 136 hat einen Eingang, der mit einem Ausgang 85 der Steuerschaltung 8 verbunden ist. und einen Synchronisiereingang 74.

Andererseits ist durch einen Block R der Datenempfänger dargestellt, der von der Station B gespeist werden soll. Dieser Block kann einen Ausgang 29 aufweisen, der mit einem entsprechenden Eingang 29 der Steuerschaltung 8 verbunden ist und ein Signal (29) liefert, das den Signalwert 1 oder den Signalwert 0 hat. je nachdem, ob der Empfänger verfügbar ist oder nicht (wobei der letzte Fall beispielsweise dann auftreten kann, wenn der Empfänger R seinerseits eine Relaiskette versorgt). Bei dem beschriebenen Beispiel wird angenommen, daß der Ausgang 29 vorhanden ist. Der Empfänger R ist mit einem Dateneingang 30, einem Takteingang 78 und einem Hilfseingang 70 ausgestattet.

Der Rest der Schaltung von F i g. 4. insbesondc -c die weiteren Anschlüsse der Steuerschaltung 8. werden zusammen mit ihrem normalen Betrieb beschrieben.

wobei dieser normale Betrieb durch die folgenden Bedingungen definiert ist:

1. Der Empfänger R ist stets verfügbar.

2. Das im Verlauf des p-ten Zyklus empfangene Präfix entspricht stets einem im Verlauf des (p— 1)ten Zyklus gesendeten Rücksignal. Wie zu erkennen war. bcteht der entgegengesetzte Fall bei ointm ersten Fortsetzungs-Anforderungssignal, nacudem der Wiederholungszähltr der Station A seinen _m vollen Zählerstand erreicht hat. Er kann auch dann auftreten, wenn das Rücksignal von der Station A nicht richtig interpretiert worden ist.

Die »nicht normalen« Betriebsarten werden im ,. Zusammenhang mit der Beschreibung der Steuerschaltung 8 angegeben.

Unter den vorstehenden Voraussetzungen nehmen im »normalen« Betrieb im Zeitpunkt 0 des p-ten Zyklus entsprechend der Art der Versorgung und Fortschal- ₁₍₎ tung der Register die 22 Nachrichtenbits des (p- l)ten Bitrahmens, der im Verlauf des fp-1)ten Zyklus empfangen worden ist, die 22 Stufen des Registers 6! ein. während die 25 decodierten Bits. Jie den vorhergehenden Informationsbits entsprechen, im Regi· ,. ster 63 stehen. Der Rechner 6 empfängt ar seinem Eingang 82 zwischen den Zeitpunkten 1 bis 23 des p-ten Zyklus in Abhängigkeit von dem Präfix des (p-l)ten Bitrahmens ein Signal 0 oder 1. wobei das Signal 0 anzeigt, daß die durchzuführende Decodierung eine ,_Al Fortsetzungs-Decodierung ist. während das Signal 1 anzeigt, daß die durchzuführende Decodierung eine Wiederholungs-Decodierung ist: zu allen übrigen Zeiten hat das Signal (82) stets den Signalwert 0. Die Decodierung eines Bits und die Berechnung des ,. zugeordneten Wertes V erfolgen in weniger als einer Zeiteinheit.

Das Bit. das sich in der letzten Stufe des Registers 61 befand, wird zwischen Z=I und t=2 decodiert, aber der entsprechende Wen /"und der ihm zugeordnete Wert _4(l V gelangen erst im Zeitpunkt 2. der die erste Fortschaltung der Register im Verlauf des p-ten Zyklus bedeutet, in das Register 63 b/w. in die Registeranordnung 67. Die Nachrichtenbits des (p- l)ten Bitrahmens werden auf diese Weise nacheinander decodiert und zu ,-dem Register 63 übertragen, in welches das letzte Bit im Zeitpunkt 23 gelangt.

Wenn durch das Rücksignal des fp-Dten Zyklus keine Wiederholung der Nachricht angeforde^rt worden ist. weist ein von einem Ausgang 84 der Steuerschaltung -₀ 8 abgegebenes Signal (84) zwischen den Zeitpunkten 1=2 und / = 24 den Signalwert 1 auf. und dieses Signal wird dem ersten Eingang einer UND-Schaltung 77 zugeführt, aeren /weiter Eingang an den Ausgang 66 des Rechners 6 angeschlossen ist, während ihr Ausgang _;-über eine ODER-Srhaltung 40 mit dem Dateneingang 30 des Daienempfängers R verbunden ist. der somit die decodierten Nachrichtenbits im gleichen Zeitpunkt empfängt, indem diese in das Register 63 eingegeben werden. Dieser Empfang wird in folgender Weise _b0 synchronisiert: Der Synchronisiereingang 78 des Empfängers R ist mit dem Ausgang einer UND-Schaltung 68 verbunden, die an ihrem ersten Eingang 7t die Impulse (71) mit der Frequenz der vom Generator 7 gelieferten Bits und an ihrem zweiten Eingang über eine ODER-Schaltung 79 das Signal (84) empfängt. Die Eingabe in den Empfänger R kann somit die abfallenden Flanken der Impulse (71) verwenden (Zeitpunkte 2,5 usw. bis 23,5).

Wenn eine Wiederholungs-Anforderung stattgefunden hat, hat das Signal (84) den Signalwert 0 und die decodierten Bits der Nachricht des (p— l)ten Bitrahmens werden nicht zum Empfänger R übertragen.

Zwischen /= 23 und /=26 hat das von der Schaltung 8 zum Rechner gelieferte Signal (82) stets den Signalwert 0.

Es handelt sich nämlich nun darum, die drei Präfixbits des p-ten Bitrahmens zu decodieren, von denen das erste im Zeitpunkt 2 in die erste Stufe des Registers 61 und im Zeitpunkt 23 in die letzte Stufe dieses Registers gelangt ist. Vom Zeitpunkt / = 26 an nehmen die drei decodierten Präfixbits die drei ersten Stufen des Registers 63 ein und die Fortschaltung der Register wird unterbrochen, während die 22 Nachrichtenbits des p-ten Bitrahmens dann die 22 Stufen des Registers 61 einnehmen.

Zwischen dem Zeitpunkg Z=2b und «wei Zeitpunkten /i und /i. die beide vor dem Zeilpunkt / = 26.25 liegen, führt die Schaltung 100 die Identifizierung des Präfixes und die Abschätzung der Kanalgüte ^;n Abhängigkeit von der Fmpfangsgüte des Präfixe» sou ie ggf. in Abhängigkeit von der Empfangsgüte vorhergehender Präfixe durch.

Die entsprechenden Signale sind im Verlauf von Zeitintervallen, die den Zeitpunkt 26.25 umfassen, an ihren Ausgängen 101 bzw. 102 vorhanden. Sie werden im Zeitpunkt 26.25 in die Steuerschaltung 8 eingegeben, in der sie bis zum Zeitpunkt 26.25 des folgenden Zyklus gespeichert werden.

Die Steuerschaltung 8 verwendet die auf diese Weise im Zeitpunkt 2625 des p-ten Zyklus aufgezeichneten Signale (101) und (102) dazu, die folgenden Signale zu liefern:

1. ein Signal 85. das die Art des vom Sender 136 zwischen den Zeitpunkten 26.5 und 30.5 des p-ten Zyklus ausgesendeten Rücksignals bestimmt. Im normalen Betrieb hat das Signal (85) den gleichen Wert wie das Signal (102). nämlich den eine Fortsetzungs-Anforderung bestimmenden Signalvert 1. wenn das Signal (102) eine hohe Kanalgüte ausdruckt, und im entgegengesetzten Fall den eine Wiederholungs-Anforderung bestimmenden Wert 0. Die entsprechende Sendung wird im Sender 136 durch die Hinterflanke des ihm zugeführten Impulses (74) ausgelöst:

2. das zuvor erwähnte Signal (82). das zwischen den Zeitpunkten I und 23 des (p+ l)ten Zyklus die Art der im Rechner 6 durchgeführten Decodierung bestimmt. Im normalen Betrieb oder im nicht normalen Betrieb hängt dieses Signal ausschließlich von dem aufgezeichneten Signal (101) ab:

3. de. ^uvor erwähnte Signal (84), das zwischen den Zeitpunkten 2 und 24 des (p-*- ijten Zyklus geliefert wird, um zu bestimmen, ob die decodieren Bits zum Empfänger R geliefert werden oder nicht. Im normalen Be'rieb hat dieses Signal den gleichen Signalwert w>e das aufgezeichnete Signal (102).

In Fig. 4 erscheinen außerdem die folgenden Elemente, die für die »nicht normalen« Betriebsarten der Station verwendet werden: Ein Ausgang 83 der Schaltung 8 ist mit dem zweiten Eingang der ODER-Schaltung 79 und mit dem Hilfseingang 70 des Empfängeis R verbunden. Der erste Eingang einer UND-Schaltung 39 ist mit dem Ausgang 83 der

Schaltung 8 verbunden, während ihr zweiter Eingang an den Ausgang des Registers 63 angeschlossen ist und ihr Ausgang mit dem zweiten Eingang der ODER-Schaltung 40 verbunden ist.

Es soll nun der Rechner 6 beschrieben werden, wobei . gleichzeitig die Prinzipien der Rechnung angegeben werden, welche die Werte der decodierten Bits und die entsprechenden Werte V liefert: gleichzeitig werden die Präfix-Schaltung 100 zusammen mit der Erläuterung der Kriterien der Kanalgüte und die Steuerschaltung 8 zusammen mit der Erläuterung der »nicht normalen« Betriebsarten der Station B beschrieben.

F i g. 6 zeigt das Schema dts Rechners 6 von Fig. I. Alle Speicherglieder. Register und Kippschaltungen der zu beschreibenden Schaltung sind mit einem Nullstelleingang ausgestattet, wobei die Nullstellungen durch die abfallenden Flanken der zum Eingang 71 des Rechners 6 gelieferten Impulse (71) mit der Bitfrequenz erfolgen.

mil Ansnahmp pinps Slrhiillnno^ipik fi|5. der durch die ansteigenden Flanken dieser Impulse zurückgestellt wird, nachdem diese geringfügig verzögert worden sind, w ie später noch genauer erläutert wird. Zur Vereinfachung der Zeichnung sind weder die Nullstelleingänge noch die entsprechenden Verbindungen mit dem Eingang 71 dargestellt.
Die Rechnung beruht auf dem folgenden Prinzip:

a) Fortsetzungs-Decodierung
(auch für alle Präfixe gültig)

Eine einfache Weise der Verwendung der Repliken besteht darin, jeder von ihnen die gleiche Bedeutung zuzuteilen.

Man bildet die Summe 5- der fünf Repliken des betreffenden Bits I_n. Wenn alle Repliken richtig wären. w iire diese Summe gleich 3 oder 0. ic nachdem, ob das zu decodierende Bit den Wert 1 oder den Wert 0 hätte.

Man betrachtet daher das Vor/eichen der Differenz 5 '2 -.SV oder. u;is auf das gleiche hinauskommt, das Vorzeichen der Differenz Dy = i-2 S_n. und man teilt einem Bit /. den decodierten Wert /"..= 1 oder 0 zu. je nachdem, ob D — ~> — 2 S negativ oder positiv ist.

Man bildet andererseits den zuvor erwähnten Wert V. der gleich (i 2) (D - I) ist. und der um so größer ist. je besser die Repliken übereinstimmen, der aber nicht für die Decodierung des betrachteten Informationsbits \ eruende' \\ ird.

b) W iederholungs-Decodierung

1. Berechnung von i/. = 5 — .SV. d.h. der gleichen Größe, wie sie für den Fall einer Forisetzungs-Decodierung mit I) bezck.!inci worden ist. In diesem Fall wird aber nicht diese Größe zur Bestimmung des Wertes von /"- verwendet, und deshalb wird anstelle der Bezeichnung D die Bezeichnung d benutzt, da D in allen Fällen die Differenz ist. deren Vorzeichen den dem betreffenden Bit zu erieüenden Wert bestimmt, und die gleichzeitig die im Ausdruck für Verscheinende Größe ist.

2. Berechnung ■'.on D-. diese Größe ist gleich

dr, + 2V-
und gleich

Nachrichtenbit eines Wiederholungs-Bitrahmens ist, es dem gleichen Nachrichtenbit /,„ wie das Bit ί_η-π entspricht.

Es sei zunächst angenommen, daß es sich um eine erste Wiederholung handelt.

Man hat für l_m fünf Repliken von i_n-2=> erhalten, die zu einer Differenz

D₁, v, = 5-2 S„ -25 geführt haben, und fünf Repliken von /„. die zu einer Differenz d„—5 — 2 S_n geführt haben. Wenn man diese beiden Ergebnisse auswerten will, ist es logisch, die kummulative Differenz + rf,,+ D„..nzu bilden
Nun gilt:

also|A,_j<| = 2V„._1S +
und D_n._K -2 ^,.25+
und -(2 K„__2J + 1) für C₂₅ = 1

Man erhält also
d„+D„. r, = c/,±(2 V_n .-,+ !).

Dieser Ausdruck weist den Nachteil auf, daß er geradzahlig isi (da d„ ungeradzahlig ist). Es könnte also eine Unbestimmtheit geben. Man ersetzt ihn deshalb durch dei.' Ausdruck

Dabei ist das Vorzeichen von 2 V„__r. entweder » + « oder » — «.je nachdem, ob/"„ :; = 0oderl ist.

Das Vorzeichen von D_n bestimmt den Wert von /"„(Ο für positives D_n. I für negatives D_n), und ihm wird ein kummulativer Wert V,- zugeordnet, der durch folgenden Ausdruck bestimmt ist

V_n =-j (ICI - D

der im Fall einer zweiten Wiederholung verwendet werden kann. us>a.

Da die Anzahl der Wiederholungen nicht beschränkt ist. ist es zweckmäßig, maximale Werte für D und V vorzuschreiben. Bei dem gewählten Beispiel wird D auf 15 beschränkt und demzufolge Kauf 7.

In allen Fällen muß der Rechner für die Decodierung eines Bits /„die folgende Rechnung durchführen:

wobei jedoch der Absolutwert von D_n auf 15 beschränkt

D_n hat in diesem Fall die folgende Bedeutung:

Es sei zunächst daran erinnert, daß dann, wenn i„ ein Darin ist S_n die Anzahl der Repliken des Wertes I und 5 - S_n ist die Anzahl der Repliken des Wertes 0.

Man verwendet für diese Rechnung einen Vorwärts-Rückwärts-Zähler 615(Fi g. 6) mit fünf Binärstufen, der in der zuvor angegebenen Weise auf Null zurückgestellt wird und dessen Zählerstand sich für jede Replik des Wertes 0 um eine Einheit erhöht und für jede Replik des Wertes 1 um eine Einheit verringert.

Im Fall einer Wiederholungs-Decodierung werden schnelle Impulse der Anzahl 2V„__:; anschließend am Vorwärtszähleingang oder am Rückwärtszähleingang des Zählers hinzugefügt, je nachdem, ob /"„_25 gleich 0 oder gleich 1 ist.

Ein solcher Vorwärts-Rückwärts-Zähler mit fünf Stufen kann eindeutig algebraische Summen bilden, die dem Absolutwert nach höchstens deich 15 sind, was

dem fur /Jgeuahlien Minimum entspricht.

Wenn man mit /V_; die schließlich vom Vorwärts-Rückwärts-Zähler angezeigte Zahl bezeichnet, erhält man Λ/, = D₁, oder /V·, = D_n . i>, je nachdem, ob D_n positiv oder negativ ist. -

Unter diesen Bedingungen kann man leicht /eigen, daß dann, wenn D_n kleiner als 15 ist, folgendes gilt:

I. Am Ende der Operationen hat das von der fünften Stufe df- Vorwärts-Rückwärts-Zählers angezeigte Bit den Wert I für negatives D_n und den Wert 0 für positives ₎₀ D„. Diese Stufe zeigt somit /"„ an.

Die Zahl Nm, die von den in der zweiten, dritten und vierten Stufe des Zählers stehenden Ziffern gebildet ist. ist gleich V_n, wenn D_n positiv ist, und die zu V_n komplementäre Zahl, wenn D_n negativ ist (wobei eine ₍. Zahl zu einer arderen komplementär ist. wenn jeder Ziffer I der einc.i Zahl eine Ziffer 0 der zweiten Zahl entspricht, und umgekehrt).

In allen Fällen wird also V_n an den Ausgängen von drei »Modulo 2«-Addiergliedern 644, 645, 646 gebildet. deren erste Eingänge mit den Ausgängen der zweiten, dritten bzw. vierten Stufe des Vorwärts-Riickwärts-Zählers verbunden sind, und deren zweite Eingänge an den Ausgang der letzten Stufe angeschlossen sind.

Da andererseits V_n und D_n zusammen ansteigen und ^ D., den Wert 15 für V_n = 7 erreicht, verwendet man diesen Schwellenwert von V zum Stillsetzen der Vorwärts- oder Rückwärtszählung.

Zu diesem Zweck werden die Ausgangssignale clei drei »Modulo 2«-Addierglicder 644, 645, 646 den drei _jQ Eingängen einer UND-Schalter 647 zugeführt, deren Ausgan ssignal dazu verwendet wird, die Übertragung von Impulsen zum Vorwärts-Rückwärts-Zähler nach einem später erläuterten Verfahren zu sperren.

Es sollen nun die zusätzlichen Bestandteile des _J5 Rechners beschrieben werden, welche die Durchführung der zuvor angegebenen Operationen mit der gewünschten Synchronisation ermöglichen.

Es sei daran erninnert, daß der Eingang 71 Impulse mit der Bitfrequenz in den Zeilpunkten t=k (k = ganze Zahl) liefert, und daß der Eingang 76 eine Folge von 20 schnellen Impulsen der kurzen Dauer h liefert, deren ansteigende Flanken in den Zeitpunkten /c+0.01: k + 0.02... k+0,20 erscheinen.

Es wird angenommen, daß der Wert k bestimmt ist, und daß demzufolge auch der Index η des Informationsbits bestimmt ist. das im Zeitpunkt A: des betreffenden Zyklus in die letzte Stufe des Registers 61 gelangt. Zur Vereinfachung wird dieser Zeitpunkt k als neuer Zeitursprung genommen.

Die fünf Eingänge 91 bis 95 des Rechners liefern ihm dann (bis zum Zeitpunkt 1) die fünf Repliken von /„. während sein Eingang % ihm den Wert /"„-25 und sein Eingang 69 ihm den Wert K„_j₅ liefert.

Diese Operationen sind mit Hilfe eines sechsstufigen Schieberegisters 614 programmiert, in dessen erste Stufe die Ziffer 1 bei der ansteigenden Flanke des ersten Impulses (76) eingegeben wird, wobei diese Ziffer dann bei jedem der fünf folgenden Impulse um eine Stufe weitergeht. _ω

Zu diesem Zweck ist der Eingang der ersten Stufe des Schieberegisters 614 an dem komplementären Ausgang 625 einer Kippschaltung 613 angeschlossen. Diese Kippschaltung wird in der zuvor angegebenen Weise im Zeitpunkt 0 auf Null zurjckgestellt und hat andererseits einen Eingang »1«, der mit ihrem komplementären Ausgang 625 verbunden ist und einen Takteingang H, der auf die ansteigende Flanke der ihm zugeführten Impulse anspricht: dieser Takteingang // ist mit dem Eingang 76 der Schaltung verbunden.

Der Fortsclialteeingang H des Schieberegisters 614 ist mil clem Eingang 76 der Schaltung über eine UND-Schaltung 622 verbunden, deren zweiter Eingang, der ein inverlierender Eingang ist. das Ausgangssignal der sechsten Stufe dieses Schieberegisters empfängt. Dieser Fortsehalteeingang spricht auf die ansteigende Flanke der ihm /ugeführten Impulse an.

Im Zeitpunkt 0 wird die Kippschaltung 613 in den Zustand 0 gebracht, und ihr komplementärer Ausgang 625 liefert somit ein Signal I, das an den Eingang der ersten Stufe des Registers 614 angelegt wird und im Zeitpunkt 0,01 in diese Stufe eingegeben wird; dieses Signal I wird außerdem zum Eingang »I« der Kippschaltung 61.3 übertragen, die im Zeitpunkt 0.01 + h in den Zustand I geht, wobei Λ die Dauer eines Impulses (76) ist: sie bleibt in ihrem Zustand, bis sie im Zeitpunkt 1 auf Null zurückgestellt wird, da ihr Eingang »I« bis dahin ein Signal 0 empfängt. Dadurch wird das an den Eingang des Registers 614 angelegte Signal aiii Null gebracht. Im Rhythmus der dem Eingang // des Schieberegisters /ugcfiihrten fortsdialteimpulse geht die Ziffer I im Register weiter, bis sie (im Zeilpunkt 0.0b) seine sechste Stufe erreicht, worauf die UND-Schaltung 622 die Übertragung der I orischnlteimpiilsc /um Eingang Wiles Schieberegisters sperrt. Mit I'. ('_-.. I'. werden die Zeitintervalle bezeichnet, die dem Vorhandensein der Ziffer I in jeder der aufeinanderfolgenden Stufen des Schieberegister 614 entsprechen.

In F i g. 7 sind als Funktion der Zeit der Beginn eines Impulses (71). die entsprechende Impulsfolge (76) und das vom komplementären Ausgang 625 der Kippschaltung 613 gelieferte Signal (625) dargestellt.

Die externen Ausgänge der fünf ersten Stufen des Registers 614 sind mit den ersten Eingängen von fünf UND-Schaltungen 331 bis 335 verbunden, deren zweite Eingänge die fünf Repliken des Bits /„empfangen.die an die Eingänge 91 bis 95 des Rechners angelegt werden. Der Ausgang der sechsten Stufe des Registers 614 und der Eingang 96 des Rechners (über den der Wert /'",.■ ;-, geliefert wird, wenn der Eingang 91 das Bit /'„ liefert) sind mit den beiden Eingängen einer UND-Schaltung 336 verbunden.

Die Ausgänge der UND-Schaltungen 331 bis 336 sind mit entsprechenden Eingängen einer ODER-Schaltung 630 verbunden, deren Ausgang einen invertierenden Eingang einer UND-Schaltung 637 und parallel dazu einen Eingang einer UND-Schaltung 638 speist: die zweiten Eingänge der UND-Schaltungen 637 und 638 sind an den Ausgang einer UND-Schaltung 639 angeschlossen, die zwei Eingänge hat. von denen der erste Eingang ein invertierender Eingang ist. Der zweite Eingang der UND-Schaltung 639 ist an den Eingang 76 der Schaltung über ein Verzögerungsglied 640 angeschlossen. Aus der folgenden Beschreibung wird hervorgehen, daß der invertierende Eingang der UND-Schaltung 639 ein Signal 1 nur am Ende der vom Rechner durchgeführten Operationen empfangen kann. Es wird daher unterstellt, daß dieser Eingang ein Signal 0 empfängt, bis das Gegenteil angegeben wird.

Der Ausgang der UND-Schaltung 639 überträgt die verzögerten schnellen Synchronisierimpulse (76) vom ersten an, bis diese UND-Schaltung durch ihren invertierenden Eingang gesperrt wird.

Die UND-Schaltungen 331 bis 336 werden der Reihe nach durch die an die Ausgänge der Stufen des Registers 614 angeschlossenen Eingänge freigegeben. Der Aus-

gang der ODER-Schaltung 630 nimmt daher Zustände an, die der Reihe nach den Zuständen an den Eingängen 91 bis % entsprechen.

Der Ausgang der UND-Schaltung 637 ist mit dem Eingang » + « des fünfstufigen Vorwärts-Rückwärts-Zählers 615 verbunden, dessen Eingang »-« an den Ausgang der UND-Schaltung 638 angeschlossen ist.

Der Vorwärts-Rückwärts-Zähler spricht auf die ansteigende! Flanken der ihm zugeführten Impulse an.

Die vom Verzögerungsglied 640 verursachte Verzögerung ist so bemessen, daß die Fortschaltung des Registers 614 bereits stattgefunden haben kann, wenn der entsprechende, von der UND-Schaltung 639 abgegebene Impuls (76) an die UND-Schaltungen 637 und 638 angelegt wird.

Der Vorwärts-Rückwärts-Zähler 615 zählt somit jede der fünf Repliken von /'„ mit dem Wert 0 positiv und jede dieser Repliken mit dem Wert I negativ, und dieser Vorgang wird beendet, wenn die Verzögerungsanordnung 640 fünf Impulse (76) übertragen hat.

Die Zuführung von Impulsen zum Vorwärts-Rückwärts-Zähler 615 muß dann beendet werden, wenn es sich um eine Fortsetzungs-Decodierung entsprechend dem Signalwert 0 des dem Eingang 82 der Schaltung zugeführten Signals (82) handelt. (Dies wird für den ersten nach Inbetriebnahme des Systems empfangenen Bitrahmen stets der Fall sein.) Zu diesem Zweck empfängt eine UND-Schaltung 641 einerseits das Ausgangssignal der sechsten Stufe des Registers 614 und an ihrem invertierenden zweiten Eingang das Signal (82). Über eine ODER-Schaltung 642 wird das Ausgangssignal der UND-Schaltung 641 dem invertierenden Eingang der UND-Schaltung 639 zugeführt, die von da an jede weitere Änderung des Zählerstands des Vorwärts-Rückwärts-Zählers 615 verhindert.

Im entgegengesetzten Fall wird der Ablauf der Operationen während des Zeitintervalls U, durch die folgende Schaltung bestimmt:

Eine UND-Schaltung 629 mit vier Eingängen dient zur Speisung eines vierstufigen Hilfsbinär/ühlers 616 mit den Impulsen (76).

Die UND-Schaltung 629 hat zu diesem Zweck einen invertierenden ersten Eingang, der die gleichen, das Ende der Operationen anzeigenden Signale wie der invertierende Eingang der UND-Schaltung 639 empfängt, einen zweiten Eingang, der das Ausgangssignal der sechsten Stufe des Registers 614 empfängt, einen dritten Eingang, der das Signal (82) empfängt und einen vierten Eingang, der die durch die Verzögerungsanordnung 640 verzögerten Impulse (76) empfängt.

Der Zähler 616 zählt die Impulse (76) vom sechsten Impuls an, so lange kein das Ende der Operationen anzeigendes Signal 1 erscheint, das in jedem Fall durch den Ausgang der ODER-Schaltung 642 geliefert wird.

Die Ausgänge der zweiten, dritten und vierten Stufe des Zählers 616 sind mit dem ersten Dreifacheingang eines Komparators 643 verbunden, dessen zweiter Dreifacheingang an den Dreifacheingang 69 der Rechners angeschlossen ist. der in F i g. 6 durch die drei Leiter 691, 692, 693 in der Reihenfolge der abnehmenden Stellenwerte der entsprechenden Ziffern dargestellt ist.

Der Komparator 643 vergleicht die Zahl P, die durch die in die drei letzten Stufen des Registers 616 eingeschriebenen Ziffern gebildet ist (wobei der Stellenwert dieser Ziffern mit der Ordnungszahl der Stufe wächst) mit der Zahl V (genauer mf* der Zahl V_n-25) und liefert ein Signal des Signalwertes 1, wenn

diese beiden Zahlen gleich sind.

Folgendes ist zu bemerken: Wenn man mit ζ) die im Zähler 616 stellende vierstellige Zahl bezeichnet, erhält man Q=2P oder Q—2P+ 1, je nachdem, ob die erste Stufe des Zählers die Ziffer 0 oder die Ziffer 1 anzeigt. Andererseits war aber zu ersehen, daß die Werte V ganzzahlig sind, also die Werte von 2 ^geradzahlig sind.

Demzufolge bedeutet ein Ausgangssignal des Detektors, daß gilt: Q=2 V. Solange dieses Ausgangssignal nicht erscheint, zählt der Vorwärts-Rückwärts-Zähler 615 in der Vorwärtsrichtung oder in der Rückwärtsrichtung (je nach dem Wert des Bits i"_n-is) eine Anzahl von Impulsen, die gleich der Anzahl der dem Zähler 616 zugeführten Impulse ist.

Dieser Zustand kann auf zwei verschiedene Weisen beendet werden, nämlich einmal durch das Ausgangssignal des Detektors, wenn der Vorwärts-P.ückwärts-Zähler 615 nicht voll ist. In diesem FaIII werden die UND-Schaltungen 629 und 639 durch das über die ODF.R-Srhaltiing 642 'ihertnigene Ausgangssignal des Detektors gleichzeitig gesperrt.

Der Zustand muß auch beendet werden, wenn der Vorwärts-Rückwärts-Zähler 655 voll ist: dieses Ergebnis wird dadurch erhalten, daß der Ausgang der UND-Schaltung 647 mit einem dritten Eingang der ODER-Schaltung 642 verbunden ist.

Der Ausgang 66 zeigt also den Wert von /"„ an. und der Dreifachausgang 65. der durch die Ausgänge der Addierglieder 644, 645 und 646 gebildet ist. zeigt den Wert V_n spätestens vom Zeitpunkt 0.19 ab an.

Da diese Werte im Zeitpunkt 1 (oder, wenn man zum früheren Zeitursprung zurückkehrt, im Zeitpunkt k+ I) gespeichert werden müssen, ist zu erkennen, daß der Vorwärts-Rückwärts-Zähler 615 später als die übrigen Speicherglieder des Rechners auf Null zurückgestellt werden muß. d. h. durch die ansteigenden Flanken der Impulse (71). nachdem diese durch eine Verzögerungsanordnung geringfügig verzögert worden sind, damit diese Nullstellung nach der ansteigenden Flanke des Impulses (71) und vor der ansteigenden Flanke des ersten von der Verzögerungsanordnung (640) gelieferten verzögerten Impulses (76) erfolgt.

F i g. 8 zeigt eine Ausführungsform der Schaltung 100 von F i g. 4.

Man erkennt in Fig. 8 die beiden Synchronisiereingänge, nämlich den Eingang 73. der Impulse liefert, welche die Zeitintervalle 26 bis 26,3 in jedem Zyklus einnehmen, und den Eingang 76, der die schnellen Impulsfolgen liefert.

Die Operationen sind mit Hilfe eines fünstufigen Schieberegisters 881 programmiert, das im Zeitpunkt /=26.3 jedes Zyklus an seinem Eingang Z auf Null zurückgestellt wird, der über eine Negator-Sclialtung 874 an den Eingang 73 angeschlossen ist.

Eine UND-Schaltung 884 hat drei Eingänge, von denen der erste Eingang mit dem Eingang 73. der zweite Eingang mit dem Eingang 76 und der invertierende dritte Eingang mit dem Ausgang der fünften Stufe des Registers 881 verbunden sind. Ihr Ausgang ist mit dem Takteingang H des Registers verbunden, der auf die ansteigenden Flanken der ihm zugeführten Impahc anspricht. Der Eingang der ersten Stufe ces kegisters ist mit dem Ausgang einer UND-Schaltung 888 verbunden, deren erster Eingang an eine Quelle 880 angeschlossen ist, die dauernd den Signalwert 1 liefert, und deren invertierender zweiter Eingang mit dem Ausgang einer ODER-Schaltung 886 verbunden ist Diese ODER-Schaltung 886 ist mit den Ausgängen der beiden letzten

Stufen 'Its ''.i'gistcii direkt und mit den Ausgängen der drei ersten Stufen des Registers über eine weitere ODER-Schaltung 885 verbunden. Aus vorstehender Beschreibung gnht hervor, d?ß der erste schnelle Impuls (7¹·... der auf die ansteigende Flanke des Impulses (73) folgt, die Eingabe der Ziffer I in die erste Stufe des Registers auslöst, 'ind daß diese Ziffer 1 anschließend bei jedem der folgenden schnellen Impulse um eine Stufe im Register weitergeht, bis er die letzte Stufe erreicht hat.

Mit Θι. 0>. öj. f-)j. Θϊ werden die Zeitintervalle bezeichnet, in denen die in das Register 881 eingegebene Ziffer 1 die erste, zweite, dritte, vierte bzw. fünfte Stufe einnimmt.

Ein Addierglied 873, das im Zeitpunkt 2b.3 jedes Zyklus von seinem Eingang Zdurch das Ausgangssignal der mit dem Sy ichronisiereingang 73 verbundenen Negator-Schaltung 874 auf Null zurückgestellt wird, erkennt das decodierte Präfix jedes Bitrahmens, das durch die Ziffern gebildet ist, die mit P", P"j, P"\ bezeichnet werden. indem _es die Addition P"i + T⁷⁷I + P"\ durchführt (wobei P'Sdiezu P" komplementäre Ziffer bezeichnet). Für das Fortsetzungs-Präfix 101 hat diese Summe den Nennwert 3. und für das Wiederholungs-Präfix den Nennwert 0. Es wird also angenommen, daß es sich um ein Fortsetzungs-Präfix handelt, wenn die Summe den Wert 3 oder den Wert 2 hat. und daß es sich um ein Wiederholungs-Präfix handelt, wenn sie den Wert 1 oder den Wert 0 hat. Mit anderen Worten: die Art des Präfixes wird direkt durch das Bit des größten Stellenwerts in dieser Summe angegeben. Das Addierglied 873 addiert zu seinem vorhergehenden Inhalt die Bits, die seinem Biteingang zugeführt werden, wenn an seinem Steuereingang 801 ein Steuerimpuls angelegt wird. Sein Biteingang ist an den Ausgang einer Umschaltanordnung 500 angeschlossen, die drei Eingänge hat, die mit den Eingängen 631, 632 bzw. 633 der Schaltung verbunden sind. Die Umschaltanordnung 500 hat drei Steuereingänge, die an die Ausgänge der ersten, der zweiten bzw. der dritten Stufe des Registers 881 angeschlossen sind. Sie legt an das Addierglied 873 während des Zeitintervalls Θ, das Bit P"\, während des Zeitintervalls 0j das Bit P'\ und während des Zeitintervalls 0₃ das Bit Ρ'Ί an. Sie kann durch drei UND-Schaltungen gebildet sein, deren erste Eingänge jeweils mit einem der Eingänge 631, 632, 633 verbunden sind, wobei der erste Eingang der mit dem ersten Eingang 632 verbundenen UND-Schaltung ein invertierender Eingang ist; die zweiten Eingänge dieser drei UND-Schaltungen sind mit den Ausgängen der ersten, zweiten bzw. dritten Stufe des Registers 881 verbunden, und ihre Ausgänge speisen eine ODER-Schaltung, deren Ausgang den Ausgang der U rnscLaUunordnung bildet.

Die aufeinanderfolgenden Additionen erfolgen unter der Wirkung der ansteigenden Flanken der drei geringfügig verzögerten ersten impulse (76), wobei diese Impulse in folgender Weise erhalten werden. Die UND-Schaltung 884 speist über eine Verzögerungsanordnung 894 dem ersten Eingang einer UND-Schaltung 890, deren zweiter Eingang das Ausgangssignal der ODER-Schaltung 885 empfängt und deren Ausgang an den Steue'oingang 801 des Addiergiieds 873 angeschlossen ist.

Beim dritten Steuerimpuls zeigt das Addierglied 873 an seinem Ausgang, der den Ausgang 101 der Präfixschaitung bildet d*.s Pi i-nx-iHentifizierungssignal (101) an_Tdas für ein Fortsetzungs-Präfix d^n Wert 1 hat Ein zweites Addierglied 810 bildet die Summe D* der sich auf die drei Präfixbits beziehenden Werte \D\. die ι,achstehend zur Vereinfachung |D||, |D.?|, |Dj|, genannt werden. Bekanntlich ist \D\ umso größer, je besser die Übereinstimmung der FV; 'iker. ist. Andererseits gilt |D| = 2V+i. Mit anderen Worten: Aus V kann eine Zahl \D\ dadurch gebildet werden,daß die Stellenwert? der V ausdrückenden Bits verdoppelt werden und zur Vervollständigung der so erhaltenen Zahl eine Ziffer 1 hinzugefügt wird.

Die sich auf ein Präfixbit beziehenden Werte V, die stets durch eine Fortsetzungs-Decodierung erhalten werden, können 2 nicht überschreiten. Es ist daher nutzlos, das V ausdrückende Bit des größten Stellen-. werts in diesem Fall zu verwenden·, aus diesem Grund sind in der Zeichnung nur zwei Drähte von jedem der Mehrfacheingänge 130, 230 und 330 von F i g. 4 dargestellt. Die Eingänge 131 und 231, 132 und 232. 133 und 233 von F i g. 8 liefern die Bits der Stellenwerte 1 und 2 der Zahlen V,. V₂ bzw. Vi, die von den

LZICIIdLiKJiIIgIIIIgCrI υ«, ijl/ &>:«. ijv von ! i g. 4

geliefert werden.

Das Addierglied 810 hat drei Eingänge 811 bis 813. die dazu bestimmt sind, die Bits der Zahlen, welche nacheinander |Oi|. \D:\ und |Di| »umdrucken, in der Reihenfolge abnehmender Stellenwerte zu empfangen. Abgesehen von dem Unterschied, daß es mit dreistelligen Eingangszahlen arbeitet, arbeitet es in gleicher Weise wie das Addierglied 873, wobei sein Stcuereingang 901 und sein Rückstelleingang Z. die gleichen Signale wie das Addierglied 873 empfangen: sein Biteingang 811 (Stellenwert 1) ist an den Ausgang der Quelle 889 angeschlossen, die dauernd den Signalwcrt 1 liefert. Sein Eingang 312 (Stellenwert 2) ist über eine Umschaltanordnung 501 mit den Eingängen 131, 132, 133 verbunden, welche die Bits der Stellenwerte 1 der den Bits P'\, Ρ'Ί. Ρ'Ί zugeordneten Werte V₁. V₂. V₁ liefern. Die Umschaltanordnung 501 ist der Umschaltanordnung 500 gleich, mit dem Unterschied, daß keine ihrer UND-Schaltungen einen invertierenden Eingang hat, und sie empfängt die gleichen Steuersignale wie die Umschaltanordnung 500. Schließlich ist der Eingang 813 (Stellenwert 4) in gleicher Weise mit den Eingängen 231, 232, 233 verbunden, welche die Bits des Stellenwerts 2 der Werte V·, V; bzw. V, liefern, und zwar über · ine Umschaltanordnung 502, die der Umschaltanordnung 501 gleich ist und die gleichen Steuersignale empfängt.

Die Summe | Di | +1 D₂| +1 Di| ist höchstens gleich 15 (da für diesen Wert die fünf Repliken in jedem der drei Bits übereinstimmen). Das Addierglied 810 hat daher vier Ausgänge 821,822,823,824. welche die vier Bits der Summenzahlen in der Reihenfolge ansteigender Stellenwerte liefern.

Das für diese Ausführungsform gewählte Gütekriterium ist folgendermaßen definiert: wenn es sich um ein Fortsetzungs-Präfix handelt, wird gefordert, daß diese Summe den Wert 12 übersteigt (Mittelwert von vier Repliken, die für die drei Bits übereinstimmen). Wenn es sich um ein Wiederholungs-Präfix handelt, kann man nicht so strenge Anforderungen stellen, und die Kanalgüte wird unter Berücksichtigung der durch die Wiederholungen gebotener. Sicherheit bewertet. Man verwendet daher in diesem Faii SuiVisr.en D₅, die seit der ersten Übertragung der gleichen Nachricht kummuliert sind.

Zur Durchführung dieser Operationen verwendet man ein weheres Addkri-ie'· ?·-λ dessen Nuüsteüeingang Zd?' A-Ui^a^issignal des Addiergüeds 873 über

eine UND-Schaltung 895 empfängt, die andererseits das Ausgangssignal der vierten Stufe des Registers 881 empfängt, so daß die Nullstellung des Addierglieds am Beginn des Zeitintervalls θ₄ erfolgt, wenn das decodierte Präfix ein Fortsetzungs-PräFix ist, während sie im entgegengesetzten Fall nicht erfolgt Die vier Ausgänge des Addierglieds, 810 sind in der Reihenfolge abnehmender Stellenwerte mit den vier Biteingängen 831 bis 834 des Addierglieds 830 über vier UND-Schaltungen 875 bis 878 verbunden, die an ihrem zweiten Eingang das _1(J Ausgangssignal der fünften Stufe des Registers 881 empfangen. Das Addierglied 830 führt nur eine einzige Addition durch, nämlich die Addition der an ihren Biteingängen angezeigten Zahl zu ihrem vorhergehenden Inhalt (der im Fall eines Fortsetzungs-Präfixes Null ₎₅ ist). Diese Addition erfolgt unter der Steuerung durch das Ausgangssignal der fünften Stufe des Registers 881, außer vcnn der vorhergehende Inhalt des Addierglieds 830 bereits größer als 12 ist Der Steuereingang 530 des Addierglieds 830 ist zu diesem Zweck mit dem Ausgang _M der fünften Stufe des Registers 881 über eine UND-Schaltung 889 verbunden.

Der andere Eingang der UND-Schaltung 889 ist ein invertierender Eingang, der. wie später zu erkei.nen sein wird, das Signal 1 empfängt, wenn der vorhergehende Inhalt des Addierglieds 830 bereits 12 ist.

Das Addierglied 830 hat fünf Ausgänge 841 bis 845. die in der Reihenfolge abnehmenden Stellenwerte die fünf Bits der Zahl liefern, welche die Summe der letzten durchgeführten Addition ausdrückt. Diese Zahl ist _χ größer als 12. wenn entweder das am Ausgang 845 erscheinende Bit des Stellenwerts 16 gleich 1 ist. oder wenn die beiden Bits der Stellenwerte 8 und 4 gleich 1 sind und auch * enigstens eines der Bits der Stellenwerte 2 und 1 gleich 1 ist. Daher ist die Detektorschaltung für _J5 die Feststellung der Überschreitung des Schwellenwerts folgendermaßen ausgebildet: Eine UND-Schaltung 839 hat drei Eingänge. w>n denen die beiden ersten Eingänge mn den Ausgängen 844 und 843 des Addierglieds verbunden sind, während ihr dritter Eingang an den Ausgang einer ODER-Schaltung 892 angeschlossen ist. deren beide ersten Eingänge mit den Ausgängen 841 und 842 verbunden sind. Der Ausgang der UND-Schaltung 893 und der Ausgang 845 des Addierglieds 830 sind mit den beiden Eingängen einer ODER-Schaltung 887 verbunden, deren Ausgang den \'i-.s?ang 102 0er Schallung bildet. Der Ausgang der (iDFR Schaltung 887 ist außerdem mit dem invertierenden Einging der 11N D-Schallun» 889 verbunden.

Γ ι g. ¹^ /cigi das Blockschcma der Steuerschaltung 8 ^₀ Sie enthalt drei Kippschaltungen 768. 773, 776. von denen ledc einen Eingang »I« und einen Eingang »0« sow ic einen an den Synchrnn-siereingang 74 der Schaltung angeschlossenen T.ikteingang //hat.

Die Eingange // dieser drei Kippschaltungen sprechen .ml die ansteigenden Flanken der ihnen /!!geführten Impulse an.

Diese drei Kippschaltungen haben die Aufgabe, das die Art des Präfixes anzeigende Signal (101). das . Kanalt'iitesignal (102) und das die Verfügbarkeit des J₀ Empiängers in/cigende Signal (29) /u speichern, wobei diese Signale den entsprechenden Eingängen der Schaltung zugeführt werden.

/u diesem Zweck sind die Eingänge »I« und »0« der Kippschaltung 768 mit dem Eingang 101 verbunden, und /Nv;ir !er erste Eingang direkt und der /weite Eingang über eine Negator-Schaltung 796; die Eingänge »I« und »0« der Kippschaltung 773 sind mit dem Eingang 102 der Schaltung verbunden, und zwar der erste direkt und der zweite über eine Negator-Schaltung 797; die Eingänge »1« und »0« der Kippschaltung 776 sind mit dem Eingang 29 verbunden, und zwar der erste direkt und der zweite über eine Negator-Schaltung 795. ^!

Das Einschreiben in diese Kippschaltungen erfolgt im Zeitpunkt 26,25 jedes Zyklus. Es war zu ersehen, daß in diesem Zeitpunkt die im Verlauf des Zyklus gebildeten Signale (101) und (102) bereits an den Eingängen 101 bzw. 102 der Schaltung verfügbar waren.

Das Signal (29) für die Verfügbarkeit des Empfängers, das dann, wenn es den Wert 1 hat, anzeigt, daß der Empfänger noch wenigstens 22 Bits registrieren kann, ist auch im Zeitpunkt 26,25 verfügbar, der später als der Zeitpunkt 23,5 liegt, in dem der Empfänger eine Nachricht registriert hat.

Das die Art der Decodierung bestimmende Steuersignal (82). dad für den Rechner 6 (Fig. 4) bestimmt ist, wird am Ausgang 82 einer UND-Schaltung 783 erhalten, deren erster Eingang, der ein invertierender Eingang ist. an den Ausgang der Kippschaltung 768 angeschlossen ist und deren zweiter Eingang das Synchroisations-Rechtecksignal (77) von I= 1 bis f=23 empfängt.

Eine Kippschaltung 777 ist den drei zuvor erwähnten Kippschaltungen gleich: ihr Takteingang H ist gleichfalls an den Eingang 74 der Schaltung angeschlossen. Wie noch zu sehen sein wird, zeigt sie vom Zeitpunkt § 1 = 26.5 des p-ten Zyklus an das Rücksignal an. das * während des (p- 1 )ten Zyklus gesendet worden ist und ; behält diesen Zustand bis zum Zeitpunkt 263 des (p+\)ien Zyklus (sie wird durch nicht dargestellte Einrichtungen bei der Inbetriebnahme des Systems, d. h. * beim Empfang eines ersten Bitrahmens, der ein Fortsetzungs-Bitrahmen ist. in den Zustand I gebracht), ;

Der Ausgang der Kippschaltung 768 ist mit den ersten Eingängen von zwei UND-Schaltungen 769 und 770 ^; verbunden, wobei der zweite Eingang der UND-Schaltung 769 ein invertierender Eingang ist.

Der Ausgang der Kippschaltung 777 is; mit den · zweiten Eingängen dieser beiden UND-Schaltungen verbunden. Zwischen den Zeitpunkten r = 265 des p-ten Zyklus und f = 26.5 des (p+ 1)ten Zyklus zeigt ein Signal des Sipralwerts I am Ausgang der einen oder der anderen dieser beiden UND-Schaltungen an. daß der im Verlauf des p-icn Zyklus empfangene Bitrahmen ein Fortset/ungs-Einrahmen ist. und es hat. wenn es am Ausgang der UND-Schaltung 770 erscheint, eine Fortsctzungs-Anforderung zur Folge, während es dann, wenn es am Ausgang der UND-Schaltung 769 erscheint, eine Wiederholung". Anforderung /ur Folge hat; dieser zweite Fall ist ein anormaler Bctnebsfall. der eine Hilfsprozedur für die Speisung des Datenempfängers R (Fig. 4) auslöst.

Ein l-ortset/.ungs Anforderungssignal muß im Verlauf des /Men Zyklus vei ■ ■ ndct werden, wenn vom Zeitpunkt 2*.5 an zugleich ein Signal (102) des Signalwerts 1. das eine hohe Kanalgüte be/eicrinet. ein Signal (29) des Signalwerls I. das die Verfügbarkeit dr>. Fmpfängers bezeichnet, und am Ausgang der UNfJ Schallung 769 ein Signal des Signalwcrn 0bestehen.

Daraus ergehen sich die drei Anschlüsse einer UND-Schaltung 779 mit drei Eingängen, von denen die beiden ersten Eingänge mit den Eingängen 29 und 102 und der invertierende dritte Eingang mit dem Ausgang der UND-Schaltung 769 verbunden sind. Der Ausgang der UND-Schaltung 779 bildet den Ausgang 85 der Schaltung 8. der vom Zeitpunkt 26.25 +f des p-ten Zyklus an (wöbe' ε den Kipp/eilen der Kippschaltungen

768, 773 und 776 entspricht) den Signalwert liefert, der die Art des während des p-ten Zyklus gesendeten Rücksignals bestimmt Die Eingänge »1« und »0« der Kippschaltung 777 sind an den Ausgang der UND-Schaltung 779 angeschlossen, und zwar der erste direkt und der zweite über eine Negator-Schaltung 999. Es ist also zu erkennen, daß die Kippschaltung 777 im Zeitpunkt 26,25 des p-ten Zyklus das Signal (85) gespeichert hat, das die Art des im Verlauf des (p— l)ten Zyklus gesendeten Rücksignals bestimmt hat

Das Signal (85) wird dem Sender 136 (Fig. 4) zugeführt, in dem die Sendung in Abhängigkeit vom Wert dieses SignaJs durch die im Zeitpunkt 26,5 auftretende abfallende Flanke des gleichfalls an den Sender angelegten Impulses (74) ausgelöst wird. ,₅

Das Signal (84), das im »normalen« Betrieb die Übertragung der i.n Verlauf des p-ten Zyklus empfangenen und im Verlauf des fp+l)ten Zyklus decodierten Nachrichtenbits zu dem Datenempfänger R bewirkt, muß in dem Fall geliefert werden, daß das im Verlauf _χ des p-ten Zyklus gesendete Rücksignal ein Fortsetzungs-Anforderungssignal ist da der »normale« Betrieb bedeutet daß die entsprechenden Nachrichtenbits noch nicht zum Empfänger R übertragen worden sind.

Das Signal (84) wird deshalb in der folgenden Weise erhalten:

Eine Kippschaltung 780 hat einen Eingang»!«, der an den Ausgang der UND-Schaltung 770 angeschlossen ist. und einen Eingang »0«; diese beiden Eingänge sprechen ausschließlich auf die Übergänge 0-1 der ihnen zugeführten Signale an. Eine UND-Schaltung 781 empfangt das Ausgangssignal der Kippschaltung 780 und das Ausgangssignal der UND-Schaltung 779. und ihr Ausgang ist mit dem Eingang »0« der Kippschalung 780 übe ein Verzögerungsglied 751 und mit dem Eingang »1« einer Kippschaltung 787 direkt verbunden. Das Verzögerungsglied 751 erzeugt eine sehr geringe Verzögerung. Die Kippschaltung 787 hat außerdem einen Eingang »0«. der an den Eingang 74 der Schaltung angeschlossen ist: ihre beiden Eingänge sprechen auf Übergänge 0-1 an. wobei derartige Übergänge nicht gleichzeitig an den beiden Eingängen erscheinen können.

Wenn ganz allgemein mit ε die Kippzeit einer Kippschaltung bezeichnet wird, hat die Kippschaltung 780 den Zustand 1 ab dem Zeitpunkt 26.25 + 2ε eines Zvklus. beispielsweise des y-ien Zyklus, für den der empfangene Bitrahmen als Antwort auf eine Fortsetzungs-Anforderung eine Fortsetzungs-Nachricht (d. h. eine zum ersten Mal übertragene Nachricht) enthielt.

Die Fortsetzungs Nachricht, die zum Umkippen der Kippschaltung 780 geführt hat. muß im Verlauf des £/+r+1)ten Zyklus zum Empfänger R abgeführt werden, wenn ein Fortsetzungs-Anforderungs-Rücksignal im Vetrauf des (j+x^en Zyklus ausgesendet wird: dabei ist x = 0 oder 1 oder 2 usw.. d. h. je nachdem, ob gemäß den in der Station B angewendeten Kriterien die Nachricht nicht (r-0) oder nicht mehr (x>0) wiederholt werden muß. Da* entsprechende Signal wird von der UND-Schaltung 781 ab dem Zeitpunkt 26.25+ 2« (für *-0)oder ab dem Zeitpunkt 26 + e^t>0) des (j + x^ten Zyklus angezeigt

Die Kippschaltung 787, die im Zeitpunkt 26,25 jedes Zyklus auf 0 zurückgestellt oder in diesem Zustand gehalten wird, registriert dieses Signal 1, wenn das von der UND-Schaltung 781 gelieferte Signal von 0 nach 1 geht, und das Ausgangssignal der UND-Schaltung 781 stellt anschließend die Kippschaltung 780 auf 0 zurück

35

55

65 (wobei das Verzögerungsglied 751 gewährleistet, daß das Umkippen der Kippschaltung 787 erfolgt ist bevor die Kippschaltung 780 auf Null zurückgeht).

Der Ausgang der Kippschaltung 787 ist mit dem ersten Eingang einer UND-Schaltung 788 verbunden, deren zweiter Eingang an den Eingang 75 der Schaltung angeschlossen ist, der ihr ein Rechtecksignal des Signalwerts 1 zwischen den Zeitpunkten 2 und 24 jedes Zyklus liefert Der Ausgang der UND-Schaltung 788 bildet den Ausgang 84 der Schaltung.

Die anormajen Betriebsfälle treten auf:

a) wenn der Empfänger 29 nicht verfügbar ist und/oder

b) wenn eine im Verlauf des p-ten Zyklus empfangene Nachricht nicht dem im Verlauf des (p— 1)ten Uyklus gesendeten Rücksignal entspricht

Es wird zunächst angenommen, daß nur die Bedingung b) besteht Dieser Fall läßt sich in zwei Fälle unterteilen:

b 1) Eine Wiederholungsnachricht wird als Antwort auf eine Fortsetzungs-Anforderung empfangen. Diesem Fall wird durch die An der Bildung des Signals (84) begegnet Diese Nachricht wird nicht zur Speisung des Empfängers verwendet (da die Kippschaltung 780 auf Null zurückgestellt worden ist). Wenn andererseits die Kanalgüte hoch geblieben ist wird erneut die Fortsetzung angefordert, und alles kehrt wieder in den ordnungsgemäßen Zustand zurück. Wenn die Kanalgüte schlecht geworden ist wird die Wiederholung angefordert und die entsprechende Nachricht ist dann wieder nicht verwendbar und wird nicht zum Empfänger R übertragen.

b 2) Eine Fornetzungs-Nachricht ist während des p-ten Zyklus als Antwort auf ein; während des (p- l)ten Zyklus gesendete Wiederholungs-Anforderung empfangen worden.

In diesem Fall sind die Nachrichtenbits des (p- l)ten Bitrahmens während ihrer Decodierung im Verlauf des p-ten Zyklus nicht zum Empfänger R geliefert worden, aber sie sind im Register 63 (Fig. 4) gespeichert worden. Man kann sie also mangels Besserem während des (p+ t)ten Zyklus zum Empfänger R übertragen, indem sie nacheinander von der letzten Stufe des Registers 63 entnommen werden: dies geschieht mit Hilfe der ODER-Sdhaliung 40 und der UND-Schaltung 39 (Fig. 4). vorausgesetzt, daß die Schaltung 8 zu der UND-Schaltung 39 ein Signal (83) des Signalwerts t zwischen den Zeitpunkten 2 und 24 liefert, während die entsprechenden Synchronisiersignale dann /um F.mpfänger dank der ODER-Schaltung 79 geliefert werden, welche die UND Schaltung 68 sowohl durch das Signal (83) als auch durch das Signal (84) entsprerren kann.

Das Signal (83) wird (Fig. 9) vom Ausgang 83 eine UND-Schaltung 789 geliefert die drei Eingänge hat die das Signal (7S). das Ausgangssignal der UND-Schaltung 769 bzw. das Ausgangssignal der Kippschaltung 776 empfangen.

Andererseits muß zum Hilfseingang 70 des Empfängers R ein Signal geliefert werden, das anzeigt, daß für die durch dieses Hilfsverfahren übertragenen Daten die Gefahr besteht, daß sie fehlerhaft sind; dies geschieht dadurch, daß das gleiche Signal (83) an den Hilfseingang 70 des Empfängers angelegt wird, wie in Fig.4

dargestellt ist

Schließlich sei daran erinnert, daß in diesem Fall (Abgabe eines Signals 1 durch die ODER-Schaltung 769) ein die Wiederholung anforderndes Rücksignal wahrend des p-ten Zyklus gesendet worden ist, so daß die Signale (83) und (84) niemals gleichzeitig vorhanden sein können.

Es sei nun angenommen, daß allein die Bedingung a) besteht: Der Empfänger R ist dann für einen Empfang im Verlauf des 6>-l)ten Zyklus nicht verfügbar. In diesem Fall muß dauernd die Wiederholung angefordert werden, bis der Empfanger verfügbar wird; dies geschieht durch die Art der Bildung des Signals (85), und die ganze Anordnung kehrt wieder in den ordnungsgemäßen Betrieb zurück, sobald der Empfänger verfügbar wird

Schließlich können auch die Bedingungen a) und b) gleichzeitig auftreten, falls dann, wenn der Empfänger R nicht verfügbar war, eine Fortsetzungs-Nachricht im Verlauf eines Zyklus, beispielsweise des .y-ten Zyklus empfangen worden ist, trotz der während der Sättigung des Empfangs« R ausgesendeten Wiederholungs-Anforderungen (dieser Fall ist jedoch im Hinblick auf die in der Station A für die Aussendung einer Fortsetzungs-Nachricht getroffenen drakonischen Maßnahmen au- !erst unwahrscheinlich).

Es ist dann erforderlich, die Fortschaltung der Register der Station B während des (y+ l)ten Zyklus zu sperren, um den Verlust der im Register 63 im Verlauf des jMen Zyklus gespeicherten Nachricht zu vermeiden. Dies geschieht durch die Schaltung, die am Ausgang 81 der Steuerschaltung 8 die Fortschalteimpulse für die Register liefen.

Eine UN D-Schaltun j 793 mit drei Eingängen empfängt an ihrem ersten Eingang die Impulse (71) mit der Bitfrequenz, am zweiten Eingi ig die Rechtecksignale (72) zwischen t-1,5 und f=263 jedes Zyklus und an ihrem dritten Eingang, der ein invertierender Eingang ist. ein Signal, durch das sie in dem betrachteten Fall blockiert wird. Das letzte Signal wird von einer UND-Schaltung 790 geliefert, die an ihrem ersten Eingang das Ausgangssignal der UND-Schaltung 769 and an ihrem invertierenden zweiten Eingang das Ausgangssignal der Kippschaltung 776 empfängt

Solange die Register »eingefroren« sind, liefert die Schaltung 100 stets die gleichen Signale (101) und (102). das Rücksignal fordert stets die Wiederholung, die Kippschaltung 777 bleibt im Zustand 0 und die U N D-Schaltung 769 liefen stets das Signal I.

Wenn im Zeitpunkt {»26.25 des z-ten Zyklus die Kippschaltung 776 in den Zustand t geht, der anzeigt, daß der Empfänger verfügbar wird, werden die Register im Verlauf des (?~r\)\en Zyklus wieder fortgeschaltet, und infolge des im Verlauf des z-ten Zyklus noch am Ausgang 769 erscheinenden Signals I ist das während des /ten Zyklus ausgesendete Signal eine Wiederholung-. Anforderung, während im Verlauf des (z-H)ten Zyklus die Hilfsprozedur durchgeführt wird, um die im Register 63 im Verlauf des /ten Zyklus aufgezeichnete Nachricht zum Empfänger Λ (Fig. 4) abzuführen.

Es ist zu bemerken, daß der Fall, daß bei nicht verfügbarem Empfänger R ein Wiederholung*-Bitfahmen als Antwort auf eine Fortsetzungs-Anforderung gesendet wird, in gleicher Weise wie bei verfügbarem Empfänger Rgelöst wird.

Die Fig. 10 und It zeigen die Zusätze und Abänderungen, die bei der Station A bzw. bei der Station B vorzunehmen sind, um die Verwendung dieser

Stationen mit systematischen Wiederholungen zu ermöglichen. Beispielsweise wird jede Nachricht siebenmal ausgesendet, und zwar ein erstes Mal mit dem Fortsetzungs-Präfix und sechsmal mit dem Wiederholungs-Präfix, wobei der Betrieb ohne Anwendung eines Rücksignals erfolgt

Der Empfänger 4 der Station A wird dann nicht benutzt, und die vor dem Ausgang 16 liegende Schaltung 10 wird durch eine Schaltung (Fig. 10) ersetzt, die einen dreistufigen Binärzähler 410 enthält der die Impulse (33) vom Taktgeber 3 empfängt; es sei daran erinnert (Fig. 5), daß die Impulse (33) in den Zeitpunkten 31,5 jedes Zyklus erscheinen und die Dauer 1/4 haben.

Jede Stufe hat einen normalen Ausgang, der den Zustand der Stufe anzeigt, und einen komplementären Ausgang. Die komplementären Ausgänge der drei Stufen des Zählers sind mit den drei Eingängen einer UND-Schaltung 411 verbunden, die ein Signal 1 Hefen, wenn der Zähler den Zählerstand 0 hat und die normalen Ausgänge der drei Stufen sind mit den drei Eingängen einer UND-Schaltung 412 verbunden, deren Ausgang an die Rückstelleingänge Z der drei Stufen angeschlossen ist Der Ausgang der ÜND-Schaitung4i f ist mit dem Ausgang 16 der abgetrennten Schaltung 10 verbunden.

Der Zähler ändert seinen Zustand bei der Vorderflanke der Impulse (33). Wenn er im Zustand 0 ist. liefert die UN D-Schaltung 411 ein Signal 1. Das Erscheinen eines Impulses (33) bringt den Zähler in den Zustand 1. worauf der Ausgang 16 ein Signal 0 liefert Beim siebten Impuls (33) hat der Zähler den Zählersund 111. also in dezimaler Zahlendarstellung den Zählerstand 7, und er wird dann sofort auf Null zurückgestellt usw. Das am Ausgang 16 erhaltene Signal kann dann die Rolle des zuvor mit der Schaltung 10 erhaltenen Signals für die Steuerung der UND-Schaltungen 14, 28, 29 und der Schaltung 23 (Fig. I) in den gewünschten Zeitpunkten spielen.

Die einzige Änderung, die in der Station A außer der Hinzufügung der Schaltung von Fig. 10 vorzunehmen ist besteht darin, daß ein umschalter hinzugefügt wird, mit dem entweder diese Schaltung oder die Schaltung 10 an den gleichen Ausgang angeschlossen werden kann.

Die in der Station B vorzunehmenden Änderungen ergeben sich aufgrund des folgenden einfachen Prinzips:

Es wird angenommen, daß jede empfangene Nachricht die Folge einer (fiktiven) Wiederholungs-Anforderung ist und eine (fiktive) Wiederholungs-Anforderung veranlassen muß.

Solange wie der Nachricht tatsächlich das Wiederholungs-Präfix vorangestellt ist läuft alles wie im Fall von Fig.4 ab. Wenn eine im Verlauf des p-ten Zyklus empfangene Nachriclit das Fortsetzungs-Präfix vorangeht, wird die vorhergehende Nachricht, die nach dem kummulativen Verfahren decodiert worden ist nach der Hilfsprozedur vom Register 63 zum Empfänger R abgeführt

Bezugnehmend auf F i g. 4 sind dann die folgenden Änderungen an der Schaltung vorzunehmen: An den Eingang 29 der Steuerschaltung 8 wird dauernd ein Signal 1 angelegt, denn die in Betracht gezogene Betriebsweise ist nur dann sinnvoll, wenn der Empfänger R immer verfügbar ist. Der Eingang 70 (Fehlerwarnung) des Empfängers Äwird nicht mehr verwendet.

Andererseits wird am Eingang 102 der Steuerschaltung 8 ein Signal (102) des Signalwerts 0 (schlechte Kanalgüte) aufrechterhalten.

Von der Präfixschaltung werden nur die Teile verwendet, die für die Erzeugung des Signals (tOl) für die Art des Präfixes notwendig sind, d.h., das Addierglied 873 und die Schaltungsteile, welche direkt oder indirekt die Eingangssignale für dieses Addierglied liefern.

Von der Steuerschaltung von F i g. 8 werden nur die Teile verwendet, die für db Erzeugung der Signale (81), (82), (83) unr! (85) notwendig sind, und zwar das letzte Signal, soweit es in den Betrieb der Kippschaltung 777 eingeht

FCg. 11 zeigt symbolisch die beiden Arten der Speisung der Eingänge 29 und 102 der Steuerschaltung 8 je nach der gewählten Betriebsart

Es versteh' sich von selbst daß Stationen A und B entworfen werden können, die auschließlich für den

Betrieb mit systematischen Wiederholungen bestimmt sind. Die entsprechenden Vereinfachungen liegen im Bereich Jes Fachwissens.

Unabhängig von der betrachteten Betriebsart eignet sich die Erfindung ohne weiteres für den Fall, daß jedem Informationsbit mehrere, beispielsweise m Paritätsbits zugeordnet sind. In diesem Fall speist das Register 9 der S^lation A (Fig. 1) m »Modulo 2«-Addierglieder, die gleichzeitig die dem gleichen Informationsbit zugeordneten m Paritätsbits liefern.

In der Station B müssen dann m Register zur Speicherung der empfangenen Paritätsbits vorgesehen werden, im Hinblick auf die Bildung der Repliken, die aufgrund der jedem Inofrmationsbit zugeordneten m Paritätsbits erhalten werden können.

Hierzu 9 Blatt Zeichnungen

Claims (10)

Patentansprüche:

1. Übertragungssystem zur Übertragung von Binärdaten bei hoher Sicherheit gegen Übertragungsfehler, mit einer Datensendestation und einer Datenempfangsstation, dadurch gekennzeichnet, daß zur Übertragung ein systematisch wiederkehrender selbstkorrigierender Code in Kombination mit Wiederholungen für wenigstens bestimmte Bitrahmen angewendet ist und daß die Datenempfangsstation gleichzeitig zum Decodieren der wiederholten Bitrahmen den vorausgehenden empfangenen Bitrahmen und den entsprechenden wiederholten Bitrahmen ausnutzt

2. Datensendestation für das Übertragungssystem nach Anspruch 1, bei dem die auszusendenden Binärinformationen durch einen systematisch wiederkehrenden Code mit Codegruppen der Länge L ausgedrückt sind, mit einem L-stufigen Schieberefister, das von einer Datenquelle die zu übertragenden Nachrichtenbits empfängt, m »modulo 2«-Ad- «liergliedern (m>l). deren Eingänge an gewisse Stufen des Schieberegisters angeschlossen sind und von denen jedes Addierglied für jedes nacheinander in die erste Stufe des Registers eingegebene Bit ein zugeordnetes Paritätsbit liefert, und mit Einrichtungen zur Übertragung der Bits, die beim Fortschalten des Schieberegisters das Ausgangssignal seiner ersten Stufe und die Ausgangssignale der »modulo 2«-Addierglieder empfangen, dadurch gekennzeichnet, daß die Aussendung der Bits in aufeinanderfolgenden Bit» ahmen erfolgt, von denen jeder L-Nachrichtenbits und .!ie zug ordneten Paritätsbits enthält, daß eine autornitische Umschaltanordnung vorgesehen ist. mit der die Ver'v adung zwischen der Datenquelle und dem Eingang des Schieberegisters unterbrochen und durch eine Verbindung vom Ausgang zum Eingang des Schieberegisters mit seinem Eingang zum Zweck der Aussendung eines Wiederholungs-Bitrahmens ersetzt werden kann, der die gleichen Nachrichtenbits wie der vorhergehende Bitrahmen und die zugehörigen Paritätsbits enthält, während die übrigen Einrahmen, die kein* Wiederholungs-Bitrahmensind.Fortsetzungs-Bitrah men sind.

3. Datensendestation nach Anspruch 2. dadurch gekennzeichnet, daß sie einen Rücksignalempfänger enthält, der nach der Aussendung jedes Bitrahmens ein Rücksignal liefert, das entweder eine Wiederholungsanordnung oder eine Fortsetzungsanforderung anzeigt, und daß die Umschaltanordnung durch das Ausgangssignal einer an den Ausgang des Empfängers angeschlossenen digitalen Schaltung gesteuert wird.

4. Datensendestation nach Anspruch 3. dadurch gekennzeichnet, daß ein N, stufiges Hilfsregister vorgesehen ist. das die gleichen f-'ortschalteimpulse wie das /.-stufige Schieberegister empfängt und lusammen mit diesem Schieberegister ein (N₁ + L)- »tufigcs Schieberegisier bildet, daß eine F.inschreibanordnung vorgesehen ist, die vor der Aussendung eines Bitrahmens in Abhängigkeit davon, ob dieser Bitrahmen ein Fortsetzungs-Bitrahmen oder ein Wiedcrholungs-Bitrahmen ist. ein vorbestimmtes Fortsetzungspräfix oder ein vorbestimmtes Wiederholungspräfix in das Hilfsregister einschreibt, daß die Einschreibanordnung hinsichtlich der Art des

eingeschriebenen Signals durch das Ausgangssigna] der digitalen Schaltung gesteuert wird, und daß die Verbindung des Eingangs des L-stufigen Schieberegisters entweder mit der Datenquelle oder mit seinem Ausgang derart Ober das Hilfsregister erfolgt, daß ein vollständiger Bitrahmen (N\ + L) Informationsbits, nämlich N\ Präfixbits und L Nachrichtenbits, und die den (N\+L) Informationsbits zugeordneten Paritätsbits enthält

5. Datensendestation nach Anspruch 4, dadurch gekennzeichnet daß die digitale Schaltung einen Zähler mit festgelegtem Endzählerstand für die Zählung von aufeinanderfolgenden Wiederholungsanforderungen enthält sowie Einrichtungen, weiche die Bildung eines die Aussendung eines Fortsetzungs-Bitrahmens bestimmenden Steuersignals dann, wenn der Zähler seinen Endzählerstand erreicht hat davon abhängig machen, daß zwei aufeinanderfolgende Wiederholungsanforderungs-Rücksignale festgestellt worden sind.

6. Datensendestation nach Anspruch 2, dadurch gekennzeichnet daß dann, wenn auf die Aussendung jedes Fortsetzungs-Bitrahmens systematisch die Aussendung von (N-\) Wiederholungs-Bitrahmen folgt (mit n> 1), die automatische Umschaltanordnung zu diesem Zweck einen »modulo /V"-Zähler enthält, dem Taktsignale zugeführt werden, denen jeweils die Austondung eines Bitrahmens entspricht, und welcher die Verbindung steuert, die entweder die Aussendung eines Fortsetzungs-Bitrahmens oder die Aussendung eines Wiederholungs-Bitrahmens in Abhängigkeit von dem Zählerstand des Zählers bestimmt.

7. Datensendestation nach Anspruch 6. gekennzeichnet durch Einrichtungen, die den Nachrichtenbits jedes Fortsetzungs-Bitrahmens ein Fortsetzungspräfix von Λ/ι Bits vorangehen lassen, wobei jeder vollständige Fortsetzungs-Bitrahmen (L + /Vi) Informationsbits und die zugehörigen Paritätsbits in dem verwendeten systematischen wiederkehrenden Code enthält.

8. Datenempfangsstation für den Empfang von Binärinformationen, die von einer Datensendestation nach Anspruch 2 ausgesendet worden sind, mit einer Decodieranordnung für die Decodierung der Nachrichtenbits in Abhängigkeit von dem verwendeten systematisch wiederkehrenden Code, einem Schieberegister, das die decodierten Bits von der Decodieranordnung empfängt, und mit einer Rechen- und Speicheranordnung, die für jedes decodierte Bit eine Größe V. die von der Wahrscheinlich keit der Richtigkeit der decodierten Bits abhängt, berechnet und speichert, dadurch gekennzeichnet, daß die Decodieranordnung eine Hilfsrechenanordnung enthält, die in die Decodierung jedes Nachrichtenbits eines Wiederholungs-Bitrahmens den Wert des decodierten Bits des vorhergehenden Rahmens, das dem gleichen Nachrichtenbit ent spricht, sowie die zugeordnete Größe V eingehen läßt, wobei diese Decodierung eine Wiederholungs decodierung ist. im Gegensatz zu der Fortsetzung decodierung.

9. Datenempfangsstation nach Anspruch 8 für den Empfang der Binärinformationen, die von einer Datensendestation nach Anspruch 3 ausgesendet worden sind, mit einem Bitausgang, der mit einem Datenempfänger zu verbinden ist. gekennzeichnet durch einen Rücksignalsendcr. eine Präfixschaltung.

welche das Präfix jedes Biirahmens mit Hilfe der entsprechenden decoüierten Bits identifiziert, die von der Decodieranorclnung mit Hilfe einer Fortsetzungsdecodierung geliefert werden, und ein die Art des Präfixes anzeigendes Präfix-Identifizierungssignal Hefen, das zwei den beiden Präfixen entsprechende Werte annehmen kann, und die außerdem für jedes identifizierte Präfix ein Kanalgütesignal mit zwei Werten liefert, die einer »hohen Güte« bzw. einer »geringen Güte« entsprechen und ausschließlich von den Größen V abhängen, <iie den decodierten Präfixbits entsprechen, falls das erkannte Präfix ein Fortsetzungspräfix ist, während sie außerdem von den Werten V abhängen, die für die Berechnung des Gütesignals verwendet worden sind, das von der Präfixschaltung für das vorhergehende Präfix geliefert worden ist. falls das erkannte Präfix ein Wiederholungspräfix ist, und durch eine digitale Schaltung, die das Präfix-Identifizierungssignal und das Kanalgütesignal empfängt und die Art der für die Nachrichtenbits durchzuführenden Decodierung in Abhängigkeit von der Art des Präfixes des Bitrahmens, zu dem diese Nachrichtenbits gehören, steuert, und die außerdm nach Empfang eines Präfixes, dem die Präfixschaltung ein eine geringe Kanalgüte anzeigendes Gütesignal zugeordnet hat, einerseits die Trennung zwischen dem Ausgang der Decodieranordnung und dem Bitausgang bei der Decodierung der Nachrichtenbits des Bitrahmens, zu dem dieses Präfix gehört, und andererseits die Aussendung eines Wiederholungsanforderungssignals durch den Rücksignalsender auslöst.

10. Datenempfangsstation nach Anspruch 9. dadurch gekennzeichnet, daß die digitale Schaltung eine Speicheranordnung zur Speicherung des nach Empfang jedes Bitrahmens ausgesendeten Rücksignals und eine Vergleichsanordnung enthalt, welche nach Empfang eines Fortsetzungspräfixes, das auf ein Wiederholimgsanforderungs-Rücksignal folgt, ein Signal »Fortsetzung falsch« liefert, und nach Empfang eines Fortset/ungspräfixes. das auf ein Fortsetzungsanforderungs-Rücksignal folgt, ein Signal »Fortsetzung richtig« liefert, sowie eine Speicheranordnung, welche die Signale »Fortsetzung richtig» empfängt und für jedes von ihnen ein Signal »wartende Nachricht« liefert, das erst nach der Auslösung der Aussendung eines Fortsetzungsanforderungs-Rücksignals durch die digitale Schaltung endet, daß die digitale Schaltung die Aussendung eines Fortset/ungsanforderungs-Rücksignals nach Empfang eines K/äfixes auslöst, wenn die drei folgenden Bedingungen erfüllt sind:

- die Präfixschaltung hat diesem Präfix ein Signal »hohe Kanalgute« zugeordnet:

- das Präfix ist kein Fortsetzungspräfix, für das die Vergleichsanordnung ein Signal »Fortsetzung falsclv< geliefert hat;

- der Datenempfänger ist für den Empfang der Nachrichtenbits eines neuen Bitrahmens verfügbar:

daß die digitale Schaltung für den Fall, daß die letzte Bedingung nicht systematisch aufgrund der ArI des Datenempfängers erfüllt ist, einen Eingang aufweist, an den von dem Empfänger ein Signal angelegt wird, das seine Verfügbarkeit oder NichtVerfügbarkeit

ausdrückt, daß die digitale Schaltung die Aussendung eines Wiederholungsanforderungs-Rücksignals in dem Fall auslöst, daß wenigstens eine der drei vorstehenden Bedingungen nicht erfüllt ist, und daß die digitale Schaltung die folgenden Vorgänge steuert: