FR2508253A1 - Dispositif generateur de signaux d'horloge et de synchronisation - Google Patents
Dispositif generateur de signaux d'horloge et de synchronisation Download PDFInfo
- Publication number
- FR2508253A1 FR2508253A1 FR8112190A FR8112190A FR2508253A1 FR 2508253 A1 FR2508253 A1 FR 2508253A1 FR 8112190 A FR8112190 A FR 8112190A FR 8112190 A FR8112190 A FR 8112190A FR 2508253 A1 FR2508253 A1 FR 2508253A1
- Authority
- FR
- France
- Prior art keywords
- signal
- clock
- circuit
- output
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
LE DISPOSITIF GENERATEUR COMPORTE OUTRE UN GENERATEUR 1 UN COMPTEUR 2, UN CIRCUIT DE SYNCHRONISATION 3 ET UN CIRCUIT DE SORTIE 4. LORSQUE LE COMPTEUR A COMPTE UN NOMBRE DONNE IL DELIVRE UN SIGNAL AU CIRCUIT DE SYNCHRONISATION, LEQUEL DELIVRE ALORS UN SIGNAL DE COMMANDE AU CIRCUIT DE SORTIE PENDANT UNE PERIODE DU SIGNAL D'HORLOGE H DELIVRE PAR LE GENERATEUR. CE SIGNAL DE COMMANDE EST APPLIQUE DANS LE CIRCUIT DE SORTIE A UNE PORTE LOGIQUE 13, QUI RECOIT LE SIGNAL D'HORLOGE, DONT IL INHIBE LE FONCTIONNEMENT, CE QUI SUPPRIME PERIODIQUEMENT UNE IMPULSION D'HORLOGE DANS LE SIGNAL D'HORLOGE ET DE SYNCHRONISATION H DELIVRE PAR LE CIRCUIT DE SORTIE.
Description
Dispositif générateur de signaux d'horloge et de synchronisation
L'invention concerne un dispositif générateur de signaux d'horloge et de synchronisation couramment utilisé dans les domaines traitant les informations et notamment dans les télécommunications.
L'invention concerne un dispositif générateur de signaux d'horloge et de synchronisation couramment utilisé dans les domaines traitant les informations et notamment dans les télécommunications.
On connait des horloges, simples ou tripliquées, qui de livrent chacune un signal d'horloge et un signal de synchronisation, signaux élaborés dans chaque horloge à partir d'un oscillateur asservi et pouvant éventuellement être synchronisé par un signal d'horloge extérieur. Les signaux d'horloge et de synchronisation issus de chaque horloge sont distribués chacun par une liaison différente, à différents organes distants qui utilisent ces signaux dans leur fonctionnement.
Les liaisons nécessaires entre une horloge et les organes distants auxquels elle distribue ses signaux d'horloge et de synchronisation, introduisent des déphasages entre le signal d'horloge et le signal de synchronisation. Dans le cas d'horloges tripliquées chaque organe reçoit d'une part les trois signaux d'horloge et d'autre part les trois signaux de synchronisation issus des trois horloges. Il se produit donc inévitablement des déphasages entre les signaux d'horloge, entre les signaux de synchronisation, ainsi qu'entre les signaux d'horloge et les signaux de synchronisation. Ainsi à la réception, dans chaque organe distant, ont est amené à utiliser un circuit pour la réception des signaux d'horloge et un circuit pour la réception des signaux de synchronisation ; ces circuits sont généralement des circuits à vote majoritaire de type classique.
L'invention a pour but de remédier aux inconvénients des horloges connues en supprimant le déphasage entre le signal d'horloge et le signal de synchronisation délivrés par une horloge.
La présente invention a pour objet un dispositif générateur de signaux d'horloge et de synchronisation comportant un générateur de signal d'horloge, caractérisé par le fait qu'il comprend un compteur, un circuit de synchronisation et un circuit de sortie, que le compteur est relié au générateur et compte un nombre donné d'impulsions du signal d'horloge, que le circuit de synchronisation est relié au générateur et au compteur duquel il reçoit un signal lorsque ledit compteur a compté le nombre donné d'impulsions et comporte des moyens pour délivrer d'une part au circuit de sortie un signal de commande pendant une période du signal d'horloge inversé et d'autre part au compteur un signal de remise à zéro pendant une demi période du signal d'horloge ledit signal de remise à zéro étant décalé d'une demi période du signal d'horloge par rapport au signal de commande, et que le circuit de sortie est relié au générateur et comporte une porte logique recevant d'une part le signal d'horloge et d'autre part le signal de commande qui inhibe ladite porte logique, le circuit de sortie délivrant sur une sortie un signal d'horloge et de synchronisation.
L'invention va être décrite à l'aide d'exemples de realisation illustrés par les figures annexées dans lesquelles - la figure 1 représente un dispositif générateur de l'invention la figure 2 est un diagramme de signaux de la figure 1 - la figure 3 est une variante du dispositif générateur de la figure 1 - la figure 4 représente un circuit à vote majoritaire de la la figure 3 - la figure 5 est un diagramme de signaux de la figure 3
La figure 1 représente un dispositif générateur de signaux d'horloge et de synchronisation, comprenant un générateur 1, un compteur 2, un circuit de synchronisation 3 et un circuit de sortie 4. Le générateur 1 est relié au compteur, au circuit de synchronisation et au circuit de sortie auxquels il délivre un signal d'horloge h.Le générateur est par exemple un oscillateur asservi en fréquence et en phase, de type classique, comme on en trouve notamment dans les bases de temps utilisées en télécommunications.
La figure 1 représente un dispositif générateur de signaux d'horloge et de synchronisation, comprenant un générateur 1, un compteur 2, un circuit de synchronisation 3 et un circuit de sortie 4. Le générateur 1 est relié au compteur, au circuit de synchronisation et au circuit de sortie auxquels il délivre un signal d'horloge h.Le générateur est par exemple un oscillateur asservi en fréquence et en phase, de type classique, comme on en trouve notamment dans les bases de temps utilisées en télécommunications.
Le compteur 2 comporte deux bascules 5 et 6, une porte ET-NON 7, et deux diviseurs 8 et 9 en cascade. La bascule 5 a une entrée d'horloge reliée au générateur 1, une entrée signal D reliée à une sortie inverse Q et une sortie directe Q reliée à une entrée horloge de la bascule 6. La bascule 6 a une entrée signal D reliée à une sortie inverse Q et une sortie directe Q reliée à une entrée de la porte ET-NON 7 dont une autre entrée est reliée à la sortie inverse Q de la bascule 5. Le diviseur 8 a une entrée reliée à une sortie de la porte-ET-NON 7 et une sortie reliée à une entrée du diviseur 9.
Le circuit de synchronisation 3 comporte un inverseur 10, une bascule 11 et une porte ET-NON 12. Une entrée horloge de la bascule 11 est reliée au générateur 1 à travers l'inverseur 10. Une entrée signal D de la bascule 11 est reliée à la sortie du diviseur 9 du compteur 2. La porte ET-NON 12 a une entrée reliée au générateur 1 et une autre entrée reliée à une sortie inverse Q de la bascule 11 ; sa sortie est reliée à une entrée S, mise à 1 (set) de la bascule 5, à une entrée R remise à zéro de la bascule 6, et à une entrée remise à zéro des diviseurs 8 et 9.
Le circuit de sortie 4 comporte une porte ET-NON 13 et un inverseur 14. La porte ET-NON 13 à une entrée reliée au générateur 1 et une autre entrée reliée à la sortie directe Q de la bascule 11 ; la sortie de la porte ET-NON 13 est reliée à l'inverseur 14 qui délivre un signal d'horloge et de synchronisation H.
Le fonctionnement du dispositif générateur de signaux d'horloge et de synchronisation de la figure 1 va être donné à l'aide de la figure 2 qui est un diagramme de signaux du dispositif de la figure 1 ; on trouve successivement le signal d'horloge h, un signal h/2 sur la sortie inverse de la bascule 5, un signal h/4 sur la sortie directe de la bascule 6, un signal A en sortie de la porte ET
NON 7, un signal B en sortie du diviseur 9, un signal de commande inverse S en sortie inverse Q de la bascule 11, un signal RAZ en sortie de la porte ET-NON 12 et le signal d'horloge et de synchronisation H.
NON 7, un signal B en sortie du diviseur 9, un signal de commande inverse S en sortie inverse Q de la bascule 11, un signal RAZ en sortie de la porte ET-NON 12 et le signal d'horloge et de synchronisation H.
Les nombres 1022, 1023, O, 1 sont relatifs à des périodes du signal d'horloge h, en supposant par exemple qu'il s'agit d'un signal à 8,192 MHz et que l'on compte 1024 périodes du signal d'horloge h pour une trame de 125 microsecondes.
Les diviseurs 8 et 9 sont des diviseurs par 16. Lorsque le compteur à compté 1024 impulsions du signal d'horloge h, le signal B en sortie du diviseur 9 passe à zéro et le signal de commande inverse S sur la sortie inverse Q de la bascule 11 prend la valeur 1 sous commande du signal d'horloge h ; le signal de commande S sur la sortie directe Q de la bascule 11 prend la valeur O ; les signaux B,
S et S changent de valeur pendant une période du signal d'horloge h, et reprennent ensuite leur valeur initiale. En sortie de la porte ET
NON 12 un signal de remise à zéro RAZ prend la valeur zéro pendant une demi-période du signal d'horloge h ; ce signal RAZ met la bascule 5 à 1 (Q = 1), la bascule 6 à zéro (Q = O) et les diviseurs 8 et 9 à zéro, c'est-à-dire prêt à assurer la division par 16 du signal qui est appliqué à leur entrée.Le signal de commande S en sortie de la bascule 11 ayant la valeur zéro pendant une période du signal d'horloge h, le signal d'horloge et de synchronisation H délivré par le circuit de sortie 4 qui reproduit le signal d'horloge h, présente une absence d'une impulsion correspondant à la deuxième moitié du signal de commande S. Le signal d'horloge et de synchronisation H est donc constitué par des séries d'impulsions du signal d'horloge-h, 1023 dans le cas présent, séparées entre elles par un intervalle d'une période et demi du signal d'horloge h ; on peut également dire qu'il est constitué par le signal d'horloge h dans lequel on supprime périodiquement une impulsion. Sur la figure 2 cette impulsion est l'impulsion repérée 1023, qui est bien la 1024ième impulsion du signal d'horloge h. Le compteur 2 passe à la valeur O à l'impulsion repérée 1022 ; ce décalage entre le passage à zéro du compteur et l'absence d'impulsion dans le signal d'horloge et de synchronisation H est introduit par la bascule 11 commandée par le signal d'horloge inversé h, de sorte que le signal de commande S appliqué à la porte ET-NON 13 supprime l'impulsion 1023 dans le signal d'horloge et de synchronisation H.
S et S changent de valeur pendant une période du signal d'horloge h, et reprennent ensuite leur valeur initiale. En sortie de la porte ET
NON 12 un signal de remise à zéro RAZ prend la valeur zéro pendant une demi-période du signal d'horloge h ; ce signal RAZ met la bascule 5 à 1 (Q = 1), la bascule 6 à zéro (Q = O) et les diviseurs 8 et 9 à zéro, c'est-à-dire prêt à assurer la division par 16 du signal qui est appliqué à leur entrée.Le signal de commande S en sortie de la bascule 11 ayant la valeur zéro pendant une période du signal d'horloge h, le signal d'horloge et de synchronisation H délivré par le circuit de sortie 4 qui reproduit le signal d'horloge h, présente une absence d'une impulsion correspondant à la deuxième moitié du signal de commande S. Le signal d'horloge et de synchronisation H est donc constitué par des séries d'impulsions du signal d'horloge-h, 1023 dans le cas présent, séparées entre elles par un intervalle d'une période et demi du signal d'horloge h ; on peut également dire qu'il est constitué par le signal d'horloge h dans lequel on supprime périodiquement une impulsion. Sur la figure 2 cette impulsion est l'impulsion repérée 1023, qui est bien la 1024ième impulsion du signal d'horloge h. Le compteur 2 passe à la valeur O à l'impulsion repérée 1022 ; ce décalage entre le passage à zéro du compteur et l'absence d'impulsion dans le signal d'horloge et de synchronisation H est introduit par la bascule 11 commandée par le signal d'horloge inversé h, de sorte que le signal de commande S appliqué à la porte ET-NON 13 supprime l'impulsion 1023 dans le signal d'horloge et de synchronisation H.
La figure 3 représente un dispositif générateur de signaux d'horloge et de synchronisation faisant partie d'un ensemble tripliqué, les deux autres dispositifs générateurs n'étant pas représentés. Dans cette figure 3 on retrouve, comme dans la figure 1, un générateur 1, un compteur 2, un circuit de synchronisation 3 et un circuit de sortie 4 ; en plus le dispositif générateur comprend un circuit à vote majoritaire 15 et un circuit d'interface 16 constitué de deux bascules 17, 18 de type RS par exemple. La bascule 17 a une entrée reliée à la sortie du diviseur 9 et une autre entrée reliée à la sortie directe Q de la bascule 5. La bascule 18 a une entrée reliée à la sortie de la bascule 17 qui délivre un signal C et une autre entrée reliée à la sortie de la porte ET-NON 12.La sortie de la bascule 18 est reliée à une entrée du circuit à vote majoritaire 15, ainsi qu'à une entrée de chacun des circuits à vote majoritaire des deux autres dispositifs générateurs de signaux d'horloge et de synchronisation associés à celui de la figure 3 pour constituer un ensemble tripliqué.
Le circuit à vote majoritaire 15 a également deux autres
entrées reliées à la bascule 18 de chacun des deux autres
dispositifs générateurs.
entrées reliées à la bascule 18 de chacun des deux autres
dispositifs générateurs.
La bascule 18 de la figure 3 délivre un signale1, les
bascules correspondantes des deux autres dispositifs génrateurs
délivrant des signaux D2 et D3, respectivement. La sortie du circuit
à vote majoritaire est reliée à l'entrée D de la bascule 11 du
circuit de synchronisation 3. La sortie de la porte ET-NON 12
délivre un signal de remise à zéro RAZ sur les entrées remises à zéro
R des bascules 5 et 6 et aux diviseurs 8 et 9.
bascules correspondantes des deux autres dispositifs génrateurs
délivrant des signaux D2 et D3, respectivement. La sortie du circuit
à vote majoritaire est reliée à l'entrée D de la bascule 11 du
circuit de synchronisation 3. La sortie de la porte ET-NON 12
délivre un signal de remise à zéro RAZ sur les entrées remises à zéro
R des bascules 5 et 6 et aux diviseurs 8 et 9.
Le circuit à vote majoritaire 15 est par exemple du type
représenté figure 4 ; il comporte trois portes ET-NON 19, 20, 21 à
deux entrées, une porte ET-NON 22 à trois entrées, et trois
inverseurs 23, 24, 25. Le signal D1 est appliqué à travers
l'inverseur 23 aux portes ET-NON 19 et 20, le signal D2 est appliqué à travers l'inverseur 24 aux portes ET-NON 19 et 21, et le signal D3
est appliqué à travers l'inverseur 25 aux portes ET-NON 20 et 21.
représenté figure 4 ; il comporte trois portes ET-NON 19, 20, 21 à
deux entrées, une porte ET-NON 22 à trois entrées, et trois
inverseurs 23, 24, 25. Le signal D1 est appliqué à travers
l'inverseur 23 aux portes ET-NON 19 et 20, le signal D2 est appliqué à travers l'inverseur 24 aux portes ET-NON 19 et 21, et le signal D3
est appliqué à travers l'inverseur 25 aux portes ET-NON 20 et 21.
Les sorties des portes 19, 20, 21 sont appliquées à une entrée,
respectivement, de la porte ET-NON 22 dont la sortie délivre un
signal majoritaire VM.
respectivement, de la porte ET-NON 22 dont la sortie délivre un
signal majoritaire VM.
La figure 5 est un diagramme de signaux de la figure 3 dans
laquelle h est le signal d'horloge délivré par le générateur 1; h/2
est le signal délivré par la sortie inverse Q de la bascule 5, h/4
est le signal délivré par la sortie directe Q de la bascule 5, A est
le signal en sortie de la porte ET-NON 7, B est le signal en sortie du diviseur 9, C est le signal en sortie de la bascule 17, D1 est le signal en sortie de la bascule 18, D2 est le signal en sortie de la bascule 18 d'un autre dispositif générateur de signaux d'horloge et de synchronisation, VM est le signal majoritaire délivré par le circuit à vote majoritaire 15, S et S sont les signaux de commande direct et inverse délivrés par les sorties directe Q et inverse Q de la bascule 11, RAZ est le signal délivré par la porte ET-NON 12, et H est le signal d'horloge et de synchronisation délivré par le circuit de sortie 4.
laquelle h est le signal d'horloge délivré par le générateur 1; h/2
est le signal délivré par la sortie inverse Q de la bascule 5, h/4
est le signal délivré par la sortie directe Q de la bascule 5, A est
le signal en sortie de la porte ET-NON 7, B est le signal en sortie du diviseur 9, C est le signal en sortie de la bascule 17, D1 est le signal en sortie de la bascule 18, D2 est le signal en sortie de la bascule 18 d'un autre dispositif générateur de signaux d'horloge et de synchronisation, VM est le signal majoritaire délivré par le circuit à vote majoritaire 15, S et S sont les signaux de commande direct et inverse délivrés par les sorties directe Q et inverse Q de la bascule 11, RAZ est le signal délivré par la porte ET-NON 12, et H est le signal d'horloge et de synchronisation délivré par le circuit de sortie 4.
Dans cette figure 5 on n'a représenté que les signaux D1 et D2 en supposant que c'étaient ces signaux qui étaient à l'origine du signal majoritaire VM, donc que le signal D3 (non représenté) était légèrement en retard sur les signaux D1 et D2, à l'instant considéré dans la figure 5 ; bien entendu le signal majoritaire VM est issu d'une manière générale des deux signaux le plus en avance parmi les signaux D1, D2 et D3.
Le fonctionnement du dispositif générateur de signaux d'hor lóge de la figure 3 va être donné à l'aide des diagrammes de la figure 5, toujours en supposant que l'horloge a une fréquence de 8,192 MHz et que le compteur 2 compte 1024 impulsions.
Lorsque le compteur a compté 1024 impulsions le signal B en sortie du diviseur 9 passe de la valeur 1 à la valeur O ; ce signal est pris en compte lors de l'impulsion positive du signal h/2 délivré par la sortie directe Q de la bascule 5, et donne en sortie de la bascule 17 le signal C. Le signal RAZ ayant la valeur 1, le signal C est pris en compte par la bascule 18 et le signal D1 passe alors de la valeur O à la valeur 1.
Le circuit à vote majoritaire 15 délivre le signal majoritaire
VM qui est pris en compte par la bascule 11 lors de l'impulsion négative de l'horloge h à travers l'inverseur 10 ; le signal de commande S sur la sortie directe Q et le signal de commande inverse S sur la sortie inverse Q, de la bascule 11 passent respectivement à la valeur O et à la valeur 1.
VM qui est pris en compte par la bascule 11 lors de l'impulsion négative de l'horloge h à travers l'inverseur 10 ; le signal de commande S sur la sortie directe Q et le signal de commande inverse S sur la sortie inverse Q, de la bascule 11 passent respectivement à la valeur O et à la valeur 1.
Le signal de commande inverse S et l'impulsion positive de l'horloge h font passer, par l'intermédiaire de la porte ET-NON 12, le signal RAZ de la valeur 1 à la valeur 0, pendant un temps égal à la durée de l'impulsion positive du signal d'horloge h, soit une demi période de celui-ci, et le signal D1 passe à 0.
-Lorsque le signal RAZ reprend la valeur 1l les bascules 5 et 6 sont remises à zéro, ce qui signifie que le signal h/2 a la valeur O et le signal 2 ala valeur 1, et que le signal h/4 a la valeur O et le signal A/4 a la valeur 1, et les diviseurs 8 et 9 sont remis à zéro ; de même le signal C prend la valeur 1. Dans le circuit de sortie la porte ET-NON 13 recevant les signaux h et S délivre un signal de valeur O pendant la durée de l'impulsion positive du signal d'horloge h puisque le signal de commande S a la valeur O, ce qui supprime une impulsion positive dans le signal d'horloge et de synchronisation H délivré par le circuit de sortie.On remarquera que le signal D1 a pris la valeur 0 lorsque le signal RAZ a pris la valeur O ; le signal majoritaire VM étant issu des signaux D1 et D2, par hypothèse, il en est de même dans les deux autres dispositifs générateurs de signaux d'horloge et de synchronisation dans lesquels le signal RAZ remet les signaux D2 et D3 à la valeur 0. Par conséquent le signal majoritaire VM prend la valeur 1 dès que les signaux D1, D2 prennent la valeur 0, ce qui fait passer le signal de commande S à 1 et le signal de commande inverse S à O dès que le signal d'horloge h passe à la valeur 0.Le signal de commande S ayant alors la valeur 1 la porte ET-NON 13 délivre en sortie les impulsions de l'horloge h inversées ; de cette manière seule une impulsion positive de lthorloge h a été supprimée dans le signal d'horloge et de synchronisation H.
Dans la figure 3, le signal de remise à zéro RAZ est appliqué à l'entrée remise à zéro R des bascules 5 et 6, ce qui n'a pas d'effet en fonctionnement normal puisque ce signal apparaît en sortie de la porte ET-NON 12 lors d'une impulsion positive du signal d'horl oge h ; le signal RAZ est donc en phase avec le signal d'horloge h et le signal h/2. Lors de la mise en service du dispositif générateur de la figure 3, le signal de remise à zéro RAZ, dès qu'il apparaît, c'est-à-dire dès qu'au moins deux dispositifs générateurs sont en service, assure cette mise en phase des signaux h et h/2 si tel n'était pas le cas.
Sur la figure 5 on remarquera que lorsque l'impulsion absente dans le signal d'horloge et de synchronisation H, qui correspond à l'impulsion du signal d'horloge h repérée 1023, est décalée de deux impulsions par rapport au signal B délivré par le compteur ; ceci signifie que le compteur passe à O deux impulsions avant la suppression de l'impulsion dans le signal d'horloge et de synchronisation H ; ce retard est introduit par la bascule 17 qui reçoit le signal h/2, et par la bascule 11 qui reçoit le signal d'horloge inversé h.
Le signal d'horloge et de synchronisation H délivré par un dispositif générateur de signaux d'horloge et de synchronisation utilisé seul ou avec deux autres dispositifs générateurs pour constituer un ensemble tripliqué, est donc constitué par un signal d'horloge h dans lequel, périodiquement une impulsion de ce signal d'horloge est supprimée. Cette impulsion absente constitue un signal de synchronisation ; en effet lors de la réception du signal d'horloge et de synchronisation H il suffit de détecter l'impulsion absente pour obtenir un signal de synchronisation. Le signal de synchronisation étant contenu dans le signal d'horloge délivré par le dispositif générateur, il n'y a donc qu'une liaison pour acheminer le signal d'horloge et le signal de synchronisation, ce qui supprime tout déphasage entre ces signaux, déphasage qui existe tou
Jours lors d'une transmission par deux liaisons distinctes.
Jours lors d'une transmission par deux liaisons distinctes.
Bien entendu l'invention n'est pas limitée aux moyens décrits et représentés qui peuvent être remplacés par des moyens équivalents ; ainsi par exemple le circuit de sortie 4 peut n'être constitué que par une porte ET, au lieu d'une porte ET-NON et d'un inverseur en série. De même, figure 3 le signal délivré par la bascule 18 peut être appliqué à trois inverseurs, un pour chaque direction, le circuit à vote majoritaire 15, représenté figure 4, ne comportant pas alors d'inverseur en série sur chaque entrée.
Claims (4)
1/ Dispositif générateur de signaux d'horloge et de synchronisation comportant un générateur de signal d'horloge, caractérisé par le fait qu'il comprend un compteur (2) un circuit de synchronisation (3) et un circuit de sortie (4), que le compteur est relié au générateur (1) et compte un nombre donné d'impulsions du signal d'horloge (h), que le circuit de synchronisation est relié au générateur et au compteur duquel il reçoit un signal lorsque ledit compteur a compté le nombre donné d'impulsions et comporte des moyens pour délivrer d'une part au circuit de sortie un signal de commande (S) pendant une période du signal d'horloge inversé et d'autre part au compteur un signal de remise à zéro (RAZ) pendant une demi période du signal d'horloge ledit signal de remise à zéro étant décalé d'une demi période du signal d'horloge par rapport au signal de commande (S), et que le circuit de sortie (4) est relié au générateur (1) et comporte une porte logique recevant d'une part le signal d'horloge (h) et d'autre part le signal de commande (S) qui inhibe ladite porte logique, le circuit de sortie délivrant sur une sortie un signal d'horloge et de synchronisation (H).
2/ Dispositif générateur de signaux d'horloge et de synchronisation selon la revendication 1, caractérisé par le fait qu'il est associé à deux autres dispositifs générateurs identiques pour constituer un ensemble tripliqué et qu'il comporte à cet effet un circuit d'interface (16) et un circuit à vote majoritaire (15), que le circuit de synchronisation (3) est relié au compteur par l'intermédiaire du circuit d'interface et du circuit à vote majoritaire, que le circuit d'interface (16) comprend deux bascules (17, 18) en série, une première bascule (17) ayant une entrée reliée au compteur et recevant sur une autre entrée un signal inverse (h/2) d'un signal de fréquence moitié du signal d'horloge (h), une deuxième bascule (18) recevant sur une entrée le signal de remise à zéro (RAZ) du circuit de synchronisation (3) et ayant une sortie reliée à une entrée de chacun des circuits à vote majoritaire (15) des trois dispositifs générateurs, chaque circuit à vote majoritaire ayant trois entrées reliées aux circuits d'interface des dispositifs générateurs de l'ensemble tripliqué.
3/ Dispositif générateur selon l'une des revendications 1 et 2, caractérisé par le fait que le circuit de synchronisation (3) est constitué par une bascule (11), une porte ET-NON (12) et un inverseur (10), que la bascule a une entrée (D) reliée au compteur (2), une entrée horloge reliée au générateur (1) à travers l'inverseur, une sortie directe (Q) reliée au circuit de sortie (4) et délivrant le signal de commande (S), une sortie inverse (Q) reliée à une entrée de la porte ET-NON (12), et que la porte ET-NON a une autre entrée reliée au générateur (1) et une sortie reliée au compteur (2) et délivrant un signal de remise à zéro.
4/ Dispositif générateur selon la revendication 1, caractérisé par le fait que la porte logique du circuit de sortie est constituée par une porte ET-NON (13) reliée en sortie à un inverseur (14).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8112190A FR2508253A1 (fr) | 1981-06-22 | 1981-06-22 | Dispositif generateur de signaux d'horloge et de synchronisation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8112190A FR2508253A1 (fr) | 1981-06-22 | 1981-06-22 | Dispositif generateur de signaux d'horloge et de synchronisation |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2508253A1 true FR2508253A1 (fr) | 1982-12-24 |
Family
ID=9259738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8112190A Withdrawn FR2508253A1 (fr) | 1981-06-22 | 1981-06-22 | Dispositif generateur de signaux d'horloge et de synchronisation |
Country Status (1)
Country | Link |
---|---|
FR (1) | FR2508253A1 (fr) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3950616A (en) * | 1975-04-08 | 1976-04-13 | Bell Telephone Laboratories, Incorporated | Alignment of bytes in a digital data bit stream |
FR2315736A1 (fr) * | 1975-06-25 | 1977-01-21 | Materiel Telephonique | Systeme de transmission de signaux periodiques |
JPS55161447A (en) * | 1979-05-31 | 1980-12-16 | Fujitsu Ltd | Data transmission system |
-
1981
- 1981-06-22 FR FR8112190A patent/FR2508253A1/fr not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3950616A (en) * | 1975-04-08 | 1976-04-13 | Bell Telephone Laboratories, Incorporated | Alignment of bytes in a digital data bit stream |
FR2315736A1 (fr) * | 1975-06-25 | 1977-01-21 | Materiel Telephonique | Systeme de transmission de signaux periodiques |
JPS55161447A (en) * | 1979-05-31 | 1980-12-16 | Fujitsu Ltd | Data transmission system |
Non-Patent Citations (1)
Title |
---|
ABJP/81 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2591776A1 (fr) | Circuit de resynchronisation de signaux pulses, en particulier pour peripheriques de microprocesseurs | |
FR2544932A1 (fr) | Amplificateur vertical d'oscilloscope comportant un circuit declencheur logique booleen a declenchement hierarchise | |
EP0190730B1 (fr) | Dispositif de distribution d'horloge tripliquée, chaque signal d'horloge comportant un signal de synchronisation | |
FR2589585A1 (fr) | Circuit destine a la synchronisation d'un controleur de circuit a canaux multiples | |
EP0595734B1 (fr) | Multiplexeur recevant en entrée une pluralité de signaux identiques mais déphasés | |
FR2482807A1 (fr) | Dispositif d'interface pour la reception de signaux pcm ou signaux modules par impulsion | |
FR2598570A1 (fr) | Circuit retardateur numerique | |
FR2677515A1 (fr) | Circuit diviseur de frequence. | |
WO2000013067A1 (fr) | Piece d'horlogerie electronique comportant une indication horaire fondee sur un system decimal | |
FR2508253A1 (fr) | Dispositif generateur de signaux d'horloge et de synchronisation | |
FR2577089A1 (fr) | Dispositif de transmission d'un signal d'horloge accompagne d'un signal de synchronisation | |
EP0452878B1 (fr) | Circuit de multiplexage de signaux d'horloge | |
EP0342732B1 (fr) | Unité de contrôle d'un circuit intégré de traitement de données | |
FR2624283A1 (fr) | Circuit integre de calcul numerique pour calculs glissants du type convolution | |
EP0189744A1 (fr) | Diviseur de fréquences | |
EP3893081A1 (fr) | Procédé et système de synchronisation d'unités de calcul d'un aéronef | |
FR2461300A1 (fr) | Appareil de calcul numerique comportant deux dispositifs de calcul numerique dont chacun est commande par sa propre horloge | |
EP0549399B1 (fr) | Dispositif de synchronisation entre plusieurs processeurs indépendants | |
EP0683441A1 (fr) | Montre électronique avec fonction répétition minutes | |
FR2530909A1 (fr) | Procede et circuit pour engendrer un signal de synchronisation de trame dans un recepteur d'images | |
SU1102027A1 (ru) | Устройство дл формировани разностной частоты импульсов | |
FR2476942A1 (fr) | Base de temps numerique avec commutation coherente du taux d'horloge d'echantillonnage | |
SU1170419A1 (ru) | Устройство дл синхронизации часов | |
SU741441A1 (ru) | Устройство дл синхронизации импульсов | |
FR2701127A1 (fr) | Circuit de comptage destiné à gérer le fonctionnement d'une horloge à quartz avec remise à l'heure électrique à "impulsion unique" ou "rapide". |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |