DE2118581A1 - Datenverarbeitungssystem - Google Patents
DatenverarbeitungssystemInfo
- Publication number
- DE2118581A1 DE2118581A1 DE19712118581 DE2118581A DE2118581A1 DE 2118581 A1 DE2118581 A1 DE 2118581A1 DE 19712118581 DE19712118581 DE 19712118581 DE 2118581 A DE2118581 A DE 2118581A DE 2118581 A1 DE2118581 A1 DE 2118581A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- interrupt
- signals
- priority
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Description
2113581
Dipl.-Ing. Heinz Bardehle
D-8 Mönchen 26, Postfach 4
Telefon 0811/292555
Mein Zeichen: P 1192 16· April 1971
Anmelder: Honeywell Information Systems Inc. 200 Smith Street
Waltham/Mass., V. St. A.
Waltham/Mass., V. St. A.
Die Erfindung bezieht sich generell auf elektronische Datenverarbeitungssysteme
und insbesondere auf ein Datenverarbeitungssystem, das wesentlich verbesserte Eigenschaften hinsichtlich
der Ausführung einer Unterbrechung auf eine normale Programmausführung hin aufweist. Derartige Unterbrechungen
werden dabei auf der Basis einer relativen Prioritätsent— scheidung erkannt.
Auf dem Gebiet der Datenverarbeitung ist es üblich und auch zweckmäßig, ein sogenanntes Programmunterbrechungsschema
bereitzustellen. Derartige Schemata können z.B. in Datennachrichtenverbindungssystemen
mit einer Datenverarbeitungseinrichtung, einer Vielzahl von peripheren Einrichtungen,
109846/1631
Nachrichtenverbindungseinrichtungen oder anderen Einrichtungen verwendet werden, die gelegentlich einen Zugriff
zu dem Speicher ( Arbeitsspeicher) oder zu der Datenverarbeitungseinheit
für die Datenberechnung benötigen. Diese Unterbrechungsschemata genügen vielen Formen. Allen diesen Formen
ist jedoch eines gemeinsam, Die gemeinsame Forderung besteht nämlich darin, daß das Programm, daß dann von der Verarbeitungseinheit
oder der zentralen Verarbeitungseinrichtung des Systems ausgeführt wird, unterbrochen werden muß, damit nämlich die
periphere Einheit oder Nachrichtenverbindungseinrichtung eine gewisse Funktion entweder im Hinblick auf den Speicher oder
im Hinblick auf die Verarbeitungseinheit ausführt, damit nämlich
die externe Nachrichtenverbindungseinrichtung mit ihrer vorhandenen Operation fortfahren kann. Zu diesem Zweck ist in
allen modernen elektronischen Datenverarbeitungssystemen eine Einrichtung vorgesehen, mit deren Hilfe das vorhandena Programm
unterbrochen werden kann und die damit diese Funktionen im Hinblick auf die Nachrichtenverbindungseinrichtung ermöglicht.
Bei einer bekannten Einrichtung zur Ausführung einer derartigen Unterbrechung wird an irgendeiner Stelle in dem jeweiligen
System eine Vielzahl von bistabilen Elementen bereitgestellt, die normalerweise als Flipflops bezeichnet werden.
Dabei ist jedes dieser bistabilen Elemente für eine bestimmte Programmunterbrechungsanforderung vorgesehen bzw. einer solchen
Unterbrechung zugeordnet. Wenn eine bestimmte, dem jeweiligen System zugeordnete Nachrichtenverbindungseinrichtung irgendeine
Bedienung durch die zentrale Verarbeitungseinrichtung oder durch den Speicher erfordert, gibt sie ein Signal ab,
das von dem in Frage kommenden bistabilen Element dadurch erkannt wird, daß dieses seinen Zustand ändert. Zu einem
bestimmten späteren Zeitpunkt, dessen Auftreten von dem in
dem Gesamtsystem benutzten Prioritätsschema abhängt, wird das betreffende bistabile Element erkannt und die Unterbrechung
109846/1631
damit ausgelöst. In bestimmten Systemen bewirkt die Erkennung des jeweils in Frage kommenden bestimmten bistabilen Elements
die Erzeugung einer bestimmten Speicheradresse, die dann in Verbindung mit der Erkennung des bistabilen Elements dazu
ausgenutzt wird, des dabei ausgeführte Programm im wesentlichen anzuhalten und eine Adressierung des Speicherplatzes zu bewirken,
der durch die betreffende Adresse bezeichnet ist. Im Zuge des Zugriffs zu dem Speicher wird der Inhalt des bezeichneten
Speicherplatzes dann aus dem Speicher herausgeführt und zu der Verarbeitungseinheit.hin geführt. Unter Ausnutzung normaler
Programmeigenschaften legt der Inhalt des betreffenden Speicherplatzes damit die zukünftige Operation des Datenverarbeitungssystems fest. Dies wird allgemein als Unterprogramm bezeichnet.
Ein Beispiel für ein typisches unterprogramm, das auf eine
Unterbrechimg hin, wie sie hier beschrieben wird, ausgeführt wird, besteht darin, das Befehlswort des unterbrochenen
Programms in einem bestimmten Speicherplatz abzuspeichern und den ' Speicherplatz zu bezeichnen. Der nächste Befehl innerhalb
des Unterprogramms ist dann normalerweise ein solcher Befehl, der die weitere Operation des Unterprogramms veranlaßt,
nämlich die Ausführung der geforderten Bedienung der Nachrichtenverbindungseinrichtung. Am Ende des Unterprogramms
wird dann ein Befehl ermittelt, der das Verarbeitungssystem
aus dem dann ausgeführten Unterprogramm herausführt und in das Programm zurückleitet, das zu dem gleichen Zeitpunkt
unterbrochen worden war, zw dem die Unterbrechung aufgetreten
war.
Das vorstehend beschriebene System genügt den Anforderungen weitgehend zufriedenstellend in den. Fällen, in denen eine
relativ geringe Anzahl von Nachrichtenverbindungseinrichtungen eine relativ geringe Anzahl von unterschiedlichen Unterbrechungen
verlangt. So sind z.B. in einem bekannten System sechzehn bistabiie
Elemente in Form von Flipflops für eine derartige
109846/16 3
Programmunterbrechung vorgesehen. Mit zunehmender Größe
und Kompliziertheit der Systeme und insbesondere in bestimmten Nachrichtenverbindungssystemen, in denen eine große Anzahl
von Nachrichtenverbindungseinrichtungen in Nachrichtenverbindung mit einer einigen Datenverarbeitungseinheit und einem einzigen
Speicher stehen, führt jedoch die Bereitstellung eines einzelnen Flipflops für die Ausführung der jeweils geforderten Unterbrechungsfunktionen
zu einer außerordentlich hohen Anzahl von Flipflops, was insgesamt sehr teuer ist„ So kann z,B. ein Datenverbindungssystem
einhundert oder mehr einzelne Nachrichtenverbindungseinrichtungen verwenden, die alle in gewisser Hinsicht
mit der zentralen Verarbeitungseinrichtung und dem Speicher zusammenarbeiten, wobei bei jeder dieser Nachrichtenverbindungseinrichtungen mehrere verschiedene Unterbrechungstypen auftreten
können, die zu verschiedenen Zeitpunkten erforderlich sind. Es dürfte ohne weiteres einzusehen sein, daß die Bereitstellung
einer entsprechenden Anzahl von einzelnen bistabilen Elementen in dem Datenverarbeitungssystem zu einer großen und teuren
Anlage führen würde. Außerdem würde eine solche Maßnahme ein äußerst aufwendiges Prioritätsschema erfordern, um die Erkennung
sämtlicher möglicher Unterbrechungen in einer solchen Anzahl zu erleichtern, daß nicht irgendeine bestimmte Verbindungseinrichtung
unwirksam bleibt.
Der Erfindung liegt demgemäß die Aufgabe zu Grunde, ein verbessertes
elektronisches Datenverarbeitungssystem zu schaffen.
Die vorstehend aufgezeigte Aufgabe wird erfindungsgemäß durch eine Einrichtung eines Datenverarbeitungssystems gelöst, die
eine Unterbrechung der normalen Programmausführung auf das Auftreten bestimmter Zustände in dem System hin bewirkt, wie sie
durch vorgeschriebene Signale festgelegt sind. Dieses Datenverarbeitungssystem
ist dadurch gekennzeichnet, daß ein erster Speicher mit einer Vielzahl von gesondert betreibbaren Speicher—
109846/1631
elementen vorgesehen ist, deren jedes auf zumindest ein Signal der vorgeschriebenen signale anspricht, daß jedes dieser
Elemente einen Prioritätsnennwert in Bezug auf die jeweils übrigen Elemente besitzt, daß ein zweiter Speicher mit einer
Vielzahl von Segmenten vorgesehen ist, deren Anzahl gleich der Anzahl der Elemente ist, daß jedes Segment einen Prioritätsnennwert entsprechend dem Prioritätsnennwert des jeweiligen
Elementes besitzt, daß jedes der betreffenden Segmente eine Vielzahl von einzelnen Teilen aufweist, deren jedes eine
relative Priorität in Bezug auf die jeweils übrigen Teile in
dem jeweiligen Segment besitzt, daß die betreffenden Teile jeweils auf ein bezeichnetes Signal der vorgeschriebenen Signale
hin eine Zustandsänderung von einem ersten Zustand in einen zweiten Zustand ausführen, wobei ein vorgeschriebenes
Signal der vorgeschriebenen Signale das Setzen eines Elements des ersten Speichers und eines Teiles des dem betreffenden
Element entsprechenden Segments bewirkt, daß Einrichtungen vorgesehen sind, die selektiv den ersten Speicher abfragen
und dabei dasjenige Element erkennen, das sich im Setzzustand mit der höchsten relativen Priorität befindet, und die
den Teil des Segments erkennen, der dem zuletzt bezeichneten Element entspricht, und daß Einrichtungen vorgesehen sind, die
auf die Erkennung des zuletzt bezeichneten Teiles hin eine
Speicheradresse insbesondere für den zuletzt bezeichneten Teil erzeugen, wobei diese Speicheradresse zur Bereitstellung
eines Vektors aus der normalen Programmausführung für deren Unterbrechung dient.
Durch die vorliegende Erfindung werden also die bisher vorhandenen
Probleme vermindert, und zwar durch Verwendung eines dualen stufensystems mit relativen Prioritäten bei der jeweiligen atufe1.. Es ist ferner ein Merkmal der vorliegenden
Erfindung, daß ein Teil des Arbeitsspeichers dazu ausgenutzt wird, die tatsächlichen Unterbrechungsanforderungen zu speichern.
109846/1631
E-rreicht wird dies erfindungsgemäß in ähnlicher Weise wie
bei bisher bekannten Systemen, indem eine Anzahl von bistabilen Elementen vorgesehen wird, bei denen es sich um herkömmliche
Flipflops innerhalb des Systems handeln kann, um Informationen zu speichern, die als zu einer ersten Klasse
von Unterbrechungsanforderungen gehörende Unterbrechungsanforderungen
bezeichnet werden. Jedem dieser bistabilen Elemente ist dabei ein Speicherplatz in dem Speicher zugeordnet, wobei
jede Bitposition des jeweiligen Speicherplatzes imstande ist, eine Unterbrechungsanforderung zu speichern. Bei der bevorzugten
Ausführungsform der Erfindung sind 16 derartige bistabile Elemente jedem Speicherplatz zugeordnet. Diese bistabilen
Elemente enthalten sechzehn Bits für die Speicherung von Unterbrechungsanforderungen,
wodurch insgesamt 256 einzelne Unterbrechungen möglich sind. Jedem der sechzehn Flipflops ist eine
relative Priorität zugewiesen, und jedem der sechzehn effektiven Bits innerhalb der zugehörigen Speicherplätze ist ebenfalls
eine relative Priorität innerhalb des Arbeitsspeichers von 1 bis 256 zugeteilt. Wenn die Verarbeitungseinheit im Zuge
der normalen Programmausführung das Vorhandensein von einer oder mehreren Unterbrechungsanforderungen erkennt, wird ein
Vektor in Form einer Speicheradresse abgegeben. Der Vektor wird
dabei von dem bistabilen Element mit der höchsten Priorität abgeleitet, das gesetzt ist, und von dem die höchste Priorität
besitzenden freigegebenen Bit in dem Wort aus dem Speicherplatz, das dem die höchste Priorität besitzenden bistabilen Element
zugeordnet ist. Die so gewonnene Adresse stellt einen Vektor bzw. einen Hinweis für den Speicher dar, die Programmabweichung
oder Unterbrechung in entsprechender Weise vorzunnehmen wie bei bisher bekannten Systemen. Wenn mehr als eine Bitposition gesetzt
war, wird das Wort zurückgestellt, bei dem lediglich das erkannte Bit zurückgesetzt, ist,und das diesem Bit zugehörige
bistabile Element bleibt gesetzt, um im weiteren Verlaufe von der Verarbeitungseinheit erkannt' zu werden» In dem Fall, daß
109846/1631
kein anderes Bit innerhalb des aufgenommenen Wortes das Vorhandensein einer Unterbrechungsanforderung angibt bzw«,
speichert, wird das betreffende Wort in den nicht gesetzten Zustand zurückgeführt, und das zugehörige bistabile Element
wird zurückgesetzt« Dadurch wird angezeigt, daß keine weiteren Zugriffe mehr bezüglich des betreffenden Wortes erforderlich
sind.
An Hand von Zeichnungen wird die Erfindung nachstehend
näher erläutert«
Fig. 1 zeigt in einem vereinfachten Blockdiagramm ein die Prinzipien der vorliegenden Erfindung verkörperndes Datenverarbeitungssystem.
Fig. 2 zeigt bei Zusammensetzung der einzelnen Figuren 2a,
2b, 2c und 2d in der in Fig. 3 angegebenen v/eise das in Fig.1 dargestellte Datenverarbeitungssystem in näheren Einzelheiten,
wobei insbesondere das Merkmal der Programmunterbrechung des Systems veranschaulicht ist,
Fig. 2a zeigt dabei ein Blockdiagramm einer Eingabe-Ausgabe-Multiplexeinrichtung
in Verbindung mit einer typischen Nachrichtenverbindungseinrichtung.
Fig. 2t zeigt in einem detaillierten Blockdiagramm eine Speichersteuereinrichtung.
Fig. 2c zeigt in einem Blockdiagramm einen Speicher,
Fig. 2d zeigt in einem Blockdiagramm eine zentrale Verarbeitungseinrichtung.
Fig. 4 zeigt ein typisches Befehlswort, wie es in dem System gemäß der Erfindung benutzt wird.
Figβ 5 zeigt in einem Diagramm das Format eines Unterbrechungs-Vektor-Wortes,
wie es bei der Realisierung der Erfindung benutzt wird, wobei die Herkunft der die einzelnen Wortteile
bildenden codierten Signale angegeben ist.
109846/1631
An Hand von Fig. 1 wird nachstehend eine bevorzugte Ausführungsform
der Erfindung näher erläuterte In Fig. 1 ist ein Datenverarbeitungssystem gezeigt, das eine zentrale Verarbeitungseinrichtung
10, einen Speicher 14, eine Speichersteuereinrichtung 18, eine Eingabe/Ausgabe-Multipiexeinrichtung
22 (IOM) und eine Vielzahl von Nachrichtenverbindungseinrichtungen 26 aufweist. Die zentrale Verarbeitungseinrichtung
10 spricht auf eine Vielzahl von unterschiedlichen Befehlen an, die in Aufeinanderfolge zugeführt werden, was erforderlich
ist, um eine bestimmte Datenverarbeitungsoperation auszuführen. Der Speicher 14 kann durch einen Speicher irgendeines
Typs der verschiedenen bekannten Speichertypen gebildet sein, bei dem die Möglichkeit besteht, den gespeicherten Inhalt
selektiv zu ändern. Bei der hier beschriebenen Ausführungsform der Erfindung ist der Speicher 14 durch einen Speicher mit
direktem bzw. wahlfreiem Zugriff vom Koinzidenzstromtyp gebildet. Dieser Speicher 14 weist diskrete., adressierbare
Speicherplätze auf, deren jeder eine Dateneinheit oder ein Wort zu speichern imstande ist, 'Die so gespeicherten Worte
können z.B« Datenworte sein, bei denen es sich um das Ergebnis
einer Verarbeitung handelt, Datenworte, die zu verarbeiten sind, Befehlsworte und Hilfsworte, die spezielle Steuerfunktionen
ausführen, wie dies im weiteren Verlauf der Beschreibung noch naher ersichtlich werden wird.
Die Eingabe/Ausgabe-Multiplexeinrichtung 22 bewirkt zur
ordnungsgemäßen aufeinaderfolgenden Berücksichtigung der Informationen eine übertragung zwischen den Nachrichtenverbindungseinrichtungen
26 und dem übrigen Teil des Datenverarbeitungssystems. Die Nachrichtenverbindungseinrichtungen
können z.B. periphere Einheiten sein, wie Lochkartenleser und Locher, Magnetbandgeräte, MagnetScheibeneinheiten oder
ein Systemsteuerpult, das für eine Bedienperson eine Anzeigesteuerstation darstellt. Die Nachrichtenverbindungseinrichtungen
10 9846/1631
können auch Gegenstellen sein, die Daten abgeben und aufnehmen. Derartige Gegenstationen können Fernschreibeeinheiten oder
tastaturbetätigte Bildanzeigeeinheiten enthalten, die nach dem Zeitmultiplexprinzip bzw» Zeiteinteilprinzip arbeiten. Ferner
können derartige Gegenstellen Nachrichtenverbindungs-Multiplexeinrichtungen
aufweisen, an die eine Vielzahl von Nachrichtenverbindungseinrichtungen oder periphere Einheiten angeschlossen
sein können, wie die zuvor angegebenen Einrichtungen. Eine weitere Nachrichtenverbindungseinrichtung kann durch eine
Zwischen-Rechner-Nachrichtenverbindungseinrichtung gebildet sein, die einen Datenweg zwischen dem Datenverarbeitungssystem
gemäß der Erfindung und einem weiteren Datenverarbeitungssystem
herzustellen gestattet. Die Eingabe/Ausgabe-Multiplexeinrichtung 22 steuert die Aufnahme eines Befehls von den Nachrichtenverbindungseinrichtungen
her und koordiniert die Übertragung der Informationen zu und von derartigen Einrichtungen, und
ferner wird durch diese Multiplexeinrichtung 22 eine Prioritätszuteilung bewirkt, wenn mehr als eine Nachrichtenverbindungseinrichtung
versucht, mit dem Datenverarbeitungssystem eine Nachrichtenverbindung herzustellen.
Die zentrale Verarbeitungseinrichtung 10, der Speicher 14 und die Eingabe/Ausgabe-Multiplexeinrichtung 22 sind über
die Speichersteuereinrichtung 18 miteinander verbunden, welche
die Verbindungen zwischen diesen Systemkomponenten koordiniert und bestimmte weitere Aufgaben ausführt, wie dies im folgenden
noch näher ersichtlich werden wird. Die zentrale Verarbeitungseinrichtung 10 und die Eingabe/Ausgabe-Multiplexeinrichtung
22 sind aktive Einheiten; sie verarbeiten Daten mit ihren unabhängigen Frequenzen und fordern bei Bedarf
eine Verbindung mit dem Speicher 14, einer passiven Einheit,
an. Die einzige Kenntnis, die eine aktive Einheit von der anderen Einheit besitzt, besteht darin, daß eine Speicherverbindungsanforderung verzögert werden kann, währenddessen
109846/1631
der Speicher 14 Antwortsignale an die jeweilige andere aktive Einheit über die Speichersteuereinrichtung 18 abgibt*
Die Speichersteuereinrichtung 18 steuert somit den Zugriff
zu dem Speicher 14 und bewirkt damit auch eine Nachrichtenverbindungssteuerung zwischen der zentralen Verarbeitungseinrichtung 10 und der Eingabe/Ausgabe-Multiplexeinrichtung
Die Speichersteuereinrichtung 18 wirkt als eine die Datenverarbeitung koordinierende Einrichtung, die die Zwischensystemnachrichtenverbindung
überwacht und die selbst bestimmte Funktionen ausführt.
Die die verschiedenen in den Zeichnungen dargestellten Komponenten
verbindenden Leitungen stellen Datenwege und Steuerverbindungswege dar„ Eine Doppelleitungsanordnung stellt dabei
einen parallelen übertragungsweg für eine Mehrzahl von
Signalen dar, die normalerweise aus einer einzigen Dateneinheit bestehen. So verbindet z.B. eine Datenhauptleitung 24
die Eingabe/Ausgabe-Multiplexeinrichtung 22 mit der jeweiligen
Nachrichtenverbindungseinrichtung 26. Einzelne Leitungen sind
dabei durch einzelne stark ausgezogene Linien dargestellt. Eine solche Leitung ist z.B. die Steuerleitung 44, die das
Signal SR_EQA ( Anfordern des Impulses A) überträgt.
Die Datenblöcke werden zwischen dem Speicher 14 und einer
ausgewählten Nachrichtenverbindungseinrichtung aus der Vielzahl von Nachrichtenverbindungseinrichtungen 26 übertragen,
und zwar unabhängig von der zentralen Verarbeitungseinrichtung 10, aber unter der Steuerung eines befehlsgesteuerten
Prozesses, dessen Parameter zuvor durch Befehle von der zentralen Verarbeitungseinrichtung 10 her festgelegt und in dem
Speicher 14 abgespeichert sind. Wenn ein derartiger befehlsgesteuerter
Prozess beendet ist oder nahezu beendet ist, muß die entsprechende Nachrichtenverbindungseinrichtung 26 die
zentrale Verarbeitungseinrichtung 10 darüber informieren, daß
109846/1631
neue Parameter festzulegen sind. Dies bedeutet, daß die Nachrichtenverbindungseinrichtung
eine Programmbedienung erfordert.
Zur genaueren Beschreibung des systems und zur Erzielung
ses
eines vollständigen Verständnis/der Erfindung wird im folgenden
Fig. 2 näher betrachtet. Wie aus Fig. 2 hervorgeht, wird die Forderung nach einer Programmbedienung bzw, nach einem
Programmdienst durch eine in Frage kommende Nachrichtenverbindungseinrichtung 26 dadurch ausgelöst, daß diese ein Signal
BCRS erzeugt, das über die Leitung 28 zu der Steuer- und Takteinheit 30 in der Eingabe/Ausgabe-Multiplexeinrichtung 22
hin übertragen wird. Die Steuer- und Takteinheit 30, die von herkömmlicher Art sein kann, dient dazu, Steuersignale von
anderen Einheiten innerhalb des Datenverarbeitungssystems aufzunehmen
und Steuersignale zu erzeugen, die die internen Operationen der Eingabe/ Ausgabe-Multiplexeinrichtung 22 steuern.
Ferner erzeugt die betreffende Steuer- und Takteinheit 30 auf die betreffenden internen Operationen hin weitere Steuersignale,
die zvL verschiedenen Komponenten des Systems hin übertragen
werden.
Wenn die Eingabe/Ausgabe-Multiplexeinrichtung 22 mit keiner anderen Einrichtung in Verbindung steht, spricht die Steuer-
und Takteinheit 30 auf das BCR_S-signal von der Nachrichtenverbindungseinrichtung
26 mit einem Signal BCMD an, das über die Leitung 32 zu der betreffenden Nachrichtenverbindungseinrichtung
26 hin übertragen wird. Das betreffende BCMD-Signal
dient dazu, der betreffenden Nachrichtenverbindungseinrichtung anzuzeigen, daß die Leitungen der Datenhauptleitung 24
verfügbar sind und daß die betreffende Einrichtung zu antworten hat, wozu ein Befehlswort über die Datenhauptleitung
zu einem T-Register 34 in der Eingabe/Ausgabe-Multiplexeinrichtong
hin übertragen wird. Das T-Register ist ein Halteregjster,
das bei dieser Ausführungsform achtzehn bistabile
109846/1631
Einrichtungen aufweist, die eine auf den Leitungen der Datenhauptleitung 24 auftretende Information fisthalten.
Gleichzeitig mit der Abgabe des Signals BCMD wird in der Steuer- und Takteinheit 30 ein Impuls STRS erzeugt und über
die Leitung 36 zu dem T-Register 34 hin übertragen* Der STRS-Impuls
dient dazu, die bistabilen Elemente des T-Registers zu setzen bzw„ zurückzustellen, und zwar je nachdem, ob ein
Signal auf der entsprechenden Leitung der Datenhauptleitung vorhanden ist oder nicht. Wenn eine Betriebsanforderung von
einer Nachrichtenverbindungseinrichtung her aufgenommen wird, überprüft die Eingabe/Ausgabe-Multiplexeinrichtung die von
der betreffenden Einrichtung her auf der Datenhauptleitung auftretenden signale (ein Befehl oder Befehlswort), um die
Art des geforderten Betriebs zu ermitteln. Die Eingabe/Ausgabe-Multiplexeinrichtung
führt eine Anzahl von Operationen auf Befehle hin aus, die von einer Nachrichtenverbindungseinrichtung
abgegeben werden. Derartige Befehle sind z.B. Datenbefehle, die Datendispositionsanweisungen an die Eingabe/ Ausgabe-Multiplexeinrichtung
liefern, und bedingte Unterbrechungsbefehle e Neben der Ausführung von Datenübertragungen auf das
Auftreten des jeweiligen Befehlswortes hin zeichnet die
Eingabe/Ausgabe-Multiplexeinrichtung noch die Anforderung nach einer Unterbrechung eines Programms auf, das gerade in
der zentralen Verarbeitungseinrichtung 10 verarbeitet wird, und ferner liefert die betreffende Multiplexeinrichtung eine
Anzeige dafür, daß eine Nachrichtenverbindungseinrichtung einen Programmdienst bzw. eine Programmabwicklung erfordert.
Unterbrechungen können dabei unbedingt ohne eine Datenübertragung oder bedingt als Ergebnis einer Datenmanipulation
durch die Eingabe/Ausgabe-Multiplexeinrichtung auftreten. Unterbrechungszustände werden als Teil des jeweiligen Befehls
angefordert, und zwar während der Anforderung der Bedienung der Eingabe/Ausgabe-Multiplexeinrichtung durch die jeweilige
Nachrichtenverbindungseinrichtung.
109846/1631
Das Format des Steuerwortes ist in Fig. 4 dargestellt. Das Befehlswort, das ein achtzehn Bit umfassendes Wort darstellt,
überträgt eine Information, die sowohl mit auszuführenden Datenoperationen als auch mit der Unterbrechungsmeldung in
Beziehung steht. Da nur die zuletzt genannten Funktionen mit der vorliegenden Erfindung im Zusammenhang stehen, werden diejenigen
Teile des Wortes, die sich auf Datenoperationen beziehen, nicht weiter erläutert werden. Mit der Eingabe/Ausgabe-Multiplexeinrichtung
22 können Nachrichtenverbindungseinrichtungen 26 in großer Anzahl verbunden sein. Es ist dabei notwendig,
jede Einrichtung eindeutig zu identifizieren, und zwar nicht nur als physikalische Einheit, sondern auch im Hinblick
auf ihre relative Bedeutung für die Gesamtoperation des Datenverarbeitungssystems.
Dies bedeutet, daß die relative Priorität der betreffenden Einrichtung unter der Vielzahl von Nachrichtenverbindungseinrichtungen
anzugeben ist. Gemäß Fig. 4 ist jeder Nachrichtenverbindungseinrichtung eine Kanalnummer bzw.
Kanalzahl zugeteilt. Die Bits 3 bis 8 des Befehlswortes, das ist der Kanalnummerncode, bilden eine binäre Datstellung des
Kanalnummerncodes, der einer bestimmten Nachrichtenverbindungseinrichtung zugeteilt ist« Die Kanalnummern sind entsprechend
der relativen Priorität der jeweiligen Nachrichtenverbindungseinrichtung ausgewählt und verteilt, wie dies noch näher ersichtlich
werden wird. Ein vier Bit umfassender Unterbrechungsstufencode ist durch die Bits 1, 15, 16 und 17 des Befehlswortes
dargestellt. Der Unterbrechungsstufencode bzw. -ebenencode
wird dazu benutzt, eine Unterbrechungsebene aus der Vielzahl von Unterbrechungsebenen zu bezeichnen, von denen bei
der vorliegenden Ausführungsform 16 vorgesehen sind. Die vier
niedrigster Wertigkeit des Kanalnummerncodes, nämlich die Bits 5 bis 8, werden dazu benutzt, eine Unterbrechungsunterebene
aus einer Vielzahl von Unterbrechungsunterebenen auszuwählen (von denen bei der vorliegenden Ausführungsform
sechzehn vorhanden sind). Der Kanalnummerncode ist somit vorgewählt, um zum Teil die relative Priorität der Nach-
109846/1631
riehtenverbindungseinrichtung anzuzeigen, für die der betreffende
Code gewählt worden ist.
Die Programmunterbrechung stellt das Hauptverfahren zur
Herstellung einer Nachrichtenverbindung zwischen einer Nachrichtenverbindungseinrichtung
26 und der zentralen Verarbeit-ungseinrichtung 10 dare Die unterbrechung informiert die
zentrale Verarbeitungseinrichtung von einem Realzeit-Ereignis, wie der Beendigung des Lesens von Daten von einer
Lochkarte uder der Beendigung der Übertragung eines Blockes
von Datenposten zu einer zweiten Nachrichtenverbindungseinrichtung hin. Die zentrale Verarbeitungseinrichtung wird von
derartigen Ereignissen unterrichtet, so daß die jeweils in Frage kommende Maßnahme in Form eines Unterprogramms ausgeführt
werden kann, das die Bedienung der betreffenden Unterbrechungs-Einrichtung 26 bewirkt. Die im folgenden auch als
Nachrichteneinrichtung bezeichnete Nachrichtenverbindungseinrichtung kann bei entsprechender Anforderung eine unbedingte
Unterbrechung bewirken. Eine Unterbrechung kann durch die Nachrichteneinrichtung aber auch als Teil eines Datenoperationszyklus
bewirkt werden, wenn zufolge der Datenmanipulation durch die Eingabe/Ausgabe-Multiplexeinrichtung
22 ein bestimmtes Datenergebnis auftritt. Diese Unterbrechungen, ob bedingt oder unbedingt, werden von der Nachrichteneinrichtung
dadurch angefordert, daß die Bits 12, 13 und 14 des Befehlswortes entsprechend einem geeigneten Unterbrechungsbefehl
codiert werden.
Für die Zwecke der vorliegenden Beschreibung ist es an sich nicht notwendig, den Inhalt des Datenbefehlsteiles des Befehlswortes,
das sind die Bits 9 bis 11, und die übrigen nicht bezeichneten Bits zu erläutern. Diese Teile des Wortes
leiten die Datenmanipulation in der Eingabe/Ausgabe-Multiplexeinrichtung
22; sie sind für die Erläuterung der Erfindung an sich nicht relevant. Es ist ferner nicht notwendig,
109846/1631
die funktioneilen Ausgangspunkte für die verschiedenen Unterbrechungszustandscodes zu beschreiben, wie sie von der
Nachrichteneinrichtung erzeugt und als Bits 12 bis 14 des Befehlswortes zu der Eingabe/Ausgabe-Multiplexeinrichtung hin
übertragen werden, da die betreffenden Codes ebenfalls nicht Teil der Erfindung sind.
Das Ergebnis irgendeines 'Unterbrechungsbefehls führt unabhängig davon, ob es sich um einen unbedingten oder bedingten
Unterbrechungsbefehl handelt, der auf eine gewisse Datenmanipulation in der Eingabe/Ausgabe-Multiplexeinrichtung hin auftritt,
schließlich zu demselben Ergebnis, nämlich dazu, daß eine Meldung an die zentrale Verarbeitungseinrichtung 10 abgegeben
wird, daß eine ausgewählte Nachrichteneinrichtung 26 aus der Vielzahl von Nachrichteneinrichtungen 26 eine Programmbedienung
erfordert. Bezugnehmend auf Fig. 2 sei bemerkt, daß ein Unterbrechungszyklus-Decoder 38 auf den Unterbrechungsbefehl (Bits 12 bis 14) anspricht, der in dem T-Register 34
enthalten ist, um ein Signal von sechs diskreten Signalen zu erzeugen, das für einen bestimmten Unterbrechungsbefehl
charakteristisch ist. Dieses Unterbrechungssignal wird über die Leitung 40 zu der Steuer- und Takteinheit 30 hin übertragen,
in der es in üblicher Weise (durch eine geeignete normale Codierlogik, die nicht dargestellt ist) codiert wird,
um signale CMDA 0-3 zu erzeugen. Die Signale CMDA 0-3 werden über die Befehlshauptleitung 42 zu einer Befehls- und Stauerlogikeinheit
46 in der Speichersteuereinrichtung 18 hin übertragen.
Gleichzeitig mit der Übertragung der signale CMDA 0-3
erzeugt die Steuer- und Takteinheit 30 den Impuls SREQA auf
Ansteuerung von dem Unterbrechungszyklus-Decoder 38 hin. Der Impuls SR_EKA, der das Vorliegen einer Speicherzyklusanforderung
anzeigt, wird über die Leitung 44 zu der Befehlsund Steuerlogikeinheit 46 (Fig. 2b) hin abgegeben.
109846/1631
Die Befehls- und Steuerlogikeinheit 46 führt im wesentlichen dieselben Funktionen für die Speichersteuereinrichtung 18
aus wie die Steuer- und-Takteinheit 30 für die Eingabe/Ausgabe-Multiplexeinrichtung
22. Die von der Befehls- und Steuerlogikeinheit 46 erzeugten Signale werden dazu herangezogen,
die internen Operationen in der Speichersteuereinrichtung zu steuern und Steuersignale auf die betreffenden internen
Operationen hin für die Übertragung zu anderen Einheiten innerhalb des Datenverarbeitungssystems zu erzeugen. Im übrigen
dient die betreffende Einheit 46 dazu, die Synchronisation zwischen den unabhängig voneinander arbeitenden Komponenten
des Systems aufrechtzuerhalten.
Auf das Auftreten eines Speicherzyklus-Anforderungsimpulses
SREQA von der Eingabe/Ausgabe-Multiplexeinrichtung 22 her decodiert
die Befehls- und Steuerlogikeinheit 46 in der Speicher steuereinrichtung 18 die Befehlssignale CMDA 0-3 auf den Befehlsleitungen
42 als einen Unterbrechungsbefehl SIC einer
gesetzten Zelle, wie dies symbolisch durch den Block 43 veranschaulicht ist. Dieser Befehl ist ein Befehl von verschiedenen
Befehlen, die aus den Signalen decodiert werden können, die auf der Befehlshauptleitung 42 auftreten. Zum
Zwecke der Erläuterung ist jedoch der SIC-Befehl der einzige
3efehl, der berücksichtigt werden muß, da die übrigen Befehle die Datenmanipulation betreffen und lediglich insofern die
Unterbrechungsstruktur betreffen, als derartige Datenmanipulationen
zu der Forderung nach einer Unterbrechung führen. Die Decodierung des SIC-Befehls innerhalb der Befehls- und
Steuerlogikeinheit 46 führt zur Erzeugung bestimmter Steuersignale, wie dies noch näher beschrieben werden wird. Die
Befehls- und Steuerlogikeinheit 46 spricht ebenfalls auf den Speicheranforderungsimpuls SR..EQA hin an, um einen SM AV..-Impuls
zu erzeugen, der über die Leitung 48 zu der Steuer— und Takteinheit 30 der Eingabe/Ausgabe-Multiplexeinrichtung·
hin übertragen wird. Der SMAVA-Impuls zeigt der Eingabe/Aus-
109846/1631
gabe-Multiplexeinrichtung 22 an, daß die auf der Befehlshauptleitung 42 auftretenden signale keine Wirkung ausüben
mögen und daß Daten an die Speichersteuereinrichtung 18 abgegeben
werden.
Wie bereits ausgeführt, wird in dem Fall, daß eine bestimmte Nachrichteneinrichtung 26 zufolge des Auftretens des Signals
BCMD von der Steuer- und Takteinheit 30 der Eingabe/Ausgabe-Multiplexeinrichtung
22 aktiv wird, die betreffende Nachrichteneinrichtung in der Weise ansprechen bzwo anworten, daß sie
ein Befehlswort über die Leitungen der Datenhauptleitung 24 zu dem T-Register 34 hin überträgt. Die Eingabe/Ausgabe-Multiplexeinrichtung
decodiert das Befehlswort und führt die damit bezeichnete Operation in Zusammenwirken mit anderen
Einheiten innerhalb des Datenverarbeitungssystems fort. Eine Übertragungshauptleitung 50 (Fig. 2a) führt die Ausgangssignale
der bistabilen Elemente des T-Registers zu den verschiedenen Einheiten innerhalb der Eingabe/ Ausgabe-Multiplexeinrichtung
22 hin. Das Bit 1 und die Bits 15 bis 17 werden
einem Unterbrechungsebenen-Codierer 52 zugeführt, die Bits bis 14 werden dem Unterbrechungszyklen-Decoder 38 zugeführt,
und die Bits 5 bis 8 werden einem Unterbrechungsbit-Codierer zugeführt.
Der Unterbrechungsebene^-Codierer 52 wirkt als eine Einteilungseinrichtung bzw, als eine formatbildende Einrichtung, die
die vier Unterbrechungsebenen-Bits des Befehlsworts in einen vier Bit umfassenden Unterbrechungsebenen-Code umordnet, der
abhängige Bits aufweist. Der so gebildete Unterbrechungsebenen-Code, das sind die signale DN14 bis 17, wird über
eine Hauptleitung 56 zu einem N- Schalter 58 hin übertragen. Der N-Schalter 58 ist eine herkömmliche Verknüpfungselement-Schalteinrichtung,
die unter der Steuerung der Steuer- und
—Codes Takteinheit 30 Daten, Adressen, Unterbrechungsebenen/und
andere Informationen £ür die Speichersteuereinrichtung auswählt
109846/1631
2-18581
"und freigibt β Die zu der Speichersteuereinrichtung über den
N-Schalter hin übertragene Information hängt von der Art des auszuführenden Zyklusses ab und davon, wie weit der Zyklus
fortgeschritten ist. Der Unterbrechungsbit-Codierer 54 nimmt Signale T5 bis T8 auf, also einen Teil des Kanalnummerncodes.
Aus diesem vier Bit umfassenden Code erzeugt der betreffende Codierer einen sechzehn Bit umfassenden Code. Der Ausgang des
Unterbrechungsbit-Codierers umfaßt sechzehn diskrete Signalleitungen, die mit D...E 00-15 bezeichnet sind und von denen
eine freigegeben bzw«, im "1"-Zustand ist, während die übrigen fünfzehn Leitungen außer Betrieb bzw. im "0"-Zustand sind« Die
freigegebene Leitung liefert damit eine Anzeige bezüglich eines Unterbrechungsunterpegels von sechzehn Unterbrechungsunterpegeln
, der der betreffenden Programmbedienungsanforderung entspricht.
Wie zuvor ausgeführt, fordert die Eingabe/Ausgabe-Multiplexeinrichtung
einen Speicherzyklus dadurch an, daß ein SR_EQ_A-Signal
über die Leitung 44 zu der Befehls- und Steuerlogikeinheit 46 der Speichersteuereinrichtung 18 hin übertragen wird.
Die Befehlssignale, die einen Teil des Befehlsworts bildeten, werden von der Eingabe/Ausgabe-Multiplexeinrichtung 22 hin
abgegeben, und ferner werden sie in dem unterbrechungszyklus-Decoder
38 umgesetzt und als Befehlssignale CMD-A 0-3 über die Hauptleitung 42 zu der Eingabe/Ausgabe-Multiplexeinrichtung
hin übertragen» Auf das Auftreten dieser Befehlssignale hin überträgt die Befehls- und Steuerlogikeinheit 46 der
Speichersteuereinrichtung den Impuls SMAVA über die Leitung zu der Steuer- und Takteinheit 30 der Eingabe/ Ausgabe-Multipi
exeinrichtung 22 hin, um dieser Eingabe/Ausgabe-Multiplexeinrichtung
22 zu melden, daß ihre Anforderung aufgenommen worden ist und daß die Eingabe/Ausgabe-Multiplexeinrichtung
mit dem Speicher in Verbindung treten kann. Auf das Auftreten dieses Impulses SM_JW—A. hin erzeugt die Steuer- und
Takteinheit 30 ein signal CTTN, das über die Leitung 60 zu dem
Nachrichtfmrinrichtunn ?.6 zu der
103846/16 3 1
2113581
N-Schalter 58 hin abgegeben wird. Das CTTN-Signal dient dazu,
die Signale DN 14-17 vom Ausgang des Unterbrechungsebenen-Decoders
52 über den N-Schalter 58 und die Signalhauptleitung zu einem Adressenschalter 64 in der Speichersteuereinrichtung
hin zu übertragen. Der Adressenschalter nimmt von verschiedenen Einheiten innerhalb des Datenverarbeitungssystems Signalgruppen
auf, die jeweils für eine diskrete Speicheradresse oder für einen diskreten Speicherplatz charakteristisch sind. Unter
der Steuerung der Befehls- und Steuerlogikeinheit 46 gibt der betreffende Adressenschalter Adressensignale für die Übertragung
zu dem Speicher 14 hin ab. Der Adressenschalter 64 übt ferner eine Schaltfunktion unter der Steuerung der Befehls-
-und Steuerlogikeinheit 46 aus, wobei eine Information, die von der Eingabe/Ausgabe-Multiplexeinrichtung 22 auf den Leitungen
der Signalhauptleitung 62 übertragen wird, entweder zu dem Speicher 14 oder zu einem Dateneingabeschalter 66 hin geleitet
wird. Die Signalhauptleitung 62 führt zeitlich ineinandergeschachtelt sowohl Adressen als auch Daten, Damit übt der
Adressenschalter die Funktion der Unterscheidung zwischen den Adressensignalen und den Datensignalen aus.
Auf das Auftreten des einer gesetzten Zelle entsprechenden Unterbrechungsbefehls (SIC), der aus dem auf der Befehlshauptleitung 42 während eines Unterbrechungsanforderungszyklusses
auftretenden Signalen decodiert worden ist, erzeugt die Befehls- und Steuerlogikeinheit 46 zwei Signale, CESE
und CSLA. Diese beiden Signale werden über die Leitungen und 70 zu dem Adressenschalter 64 hin geleitet. Das CSLA-Signal
dient dabei dazu, die Signale DN 14-17 von dem Unterbrechungsebenen-Decoder
52 in der Eingabe/Ausgabe-Multiplexeinrichtung
22, die nunmehr auf den Leitungen der Signalhauptleitung 62 auftreten, durch den Adressenschalter 64
zu einem Adressenregister 16 des Speichers 14 hin zu tasten,
und zvar über eine Adressenhauptleitung 74, Das Signal CESE
109846/1631
2118531
überträgt das Ausgangssignal eines Unterebenen-Basisadressengenerators
72 durch den Adressenschalter zu dem Speicher 14 hin. Der Unterebenen-Basisadressengenerator 72 erzeugt eine
Gruppe von vierzehn festliegenden Signalen, die charakteristisch sind für einen vorbestimmten Bereich 19 einer Kerneinheit 15
des Speichers 14, die tinterbrechungs-Unterebenenworte enthält.
Die von dem Adressenschalter 64 zu dem Adressenregister 16 in dem Speicher 14 übertragenen Signale enthalten zwei verschiedene
Teile einer vollständigen Adresse: Einen 14-Bit-Teil
(Signale XA 00-13), die von dem Basisadressengenerator 72 herrühren, und einen 4-Bit-Teil (Signale DN 14-17), die in
dem Unterbrechungsebenen-Decoder 52 der Eingabe/Ausgabe-Multiplexeinrichtung
22 erzeugt werden. Der zuletzt genannte Adressenteil bildet denjenigen Teil des von der Nachrichteneinrichtung
26 her abgegebenen Befehlswortes, der einen Unterbrechungsebenen-Code darstellt. Der Basisadressenteil (von dem Generator
72 her) bezeichnet den Bereich 19 in der Kerneinheit 15 des Speichers 14, der für Unterbrechungsunterebenen-Worte
vorbehalten ist. Der 4-Bit-Teil der Adresse ist dabei kennzeichnend
für eine Unterbrechungsebene von sechzehn Unterbrechungsebenen, die für eine Nachrichteneinrichtung eigentümlich
sind, bzw. für eine Nachrichteneinrichtung aus einer Gruppe von Nachrichteneinrichtungen, die eine Programmbedienung
wünschen.
Im folgenden sei Fig. 2c näher betrachtet. Bei dem Speicher 14, wie er bei der vorliegenden Ausführungsform angegeben ist,
handelt es sich um einen normalen, nach dem Koinzidenzstromprinzip arbeitenden Kernspeicher mit der Kerneinheit 15, dem
Adressenregister 16 und einer Speichersteuereinheit 17. Zwei
in der Kerneinheit 15 vorgesehene Bereiche, die mit Unterbrechungsunterebenen-Worte
15 und Unterbrechungsvektor-Worte bezeichnet sind, stellen bestimmte festliegende Bereiche von
1 09846/1631
abhängigen Speicherplätzen dar, die für die Speicherung von SpezialWorten reserviert sind, welche zur Steuerung
von Operationen innerhalb des Datenverarbeitungssystems benutzt
werden. Die Verwendung der Unterbrechungsunterebenen-Worte
und der Unterbrechungsvektor-Worte wird weiter unten noch näher erläutert werden.
Das von der Befehls- und Steuerlogikeinheit 46 (Fig. 2b) abgeleitete Signal CSLA bewirkt neben der Übertragung der
Adressensignale DA 14-17 von dem Adressenschalter 64 zu dem Adressenregister 16 in dem Speicher 14 hin noch die Übertragung
der Signale DA 14-17 über die Hauptleitung 76 zu einem Unterbrechungsebenen-Register
78 hin. Das Unterbrechungsebenen-Register 78 besteht aus sechzehn bistabilen Elementen, deren
jedes einem Unterbrechungsunterebenen-Wort der sechzehn Unterbrechungsu_nterebenen-Worte oder Speicherplätze, in dem
betreffenden Bereich 19 der Kerneinheit 15 entspricht, der für die Unterbrechungsunterebenen-Worte reserviert ist. Dabei
enthält jedes Unterbrechungsunterebenen-Wort sechzehn binäre Speicherelemente bzw. Speicherzellen oder Bits. Der
Zweck der Setz-Unterbrechungs-Zellen-Operation (SIC) in dem
Datenverarbeitungssystem besteht darin, eine binäre Speicherzelle der binären Speicherzellen in einem bestimmten Unterebenen-Wort
zu setzen oder freizugeben. Das entsprechende bistabile Element in dem Unterbrechungsebenen-Register 78 wird
ebenfalls gesetzt, wenn eine oder mehrere Zellen in einem Unterbrechungsunterebenen-Wort freigegeben bzw. angesteuert
sind, welches in der !Gemeinheit 15 gespeichert ist. Ein ausgewähltes
bistabiles Element der bistabilen Elemente in dem Unterbrechungsebenen-Register 78 wird auf einen SIC-Befehl
hin freigegeben (d.h. gesetzt). Dieser Befehl wird durch die Befehls- und Steuerlogikeinheit 46 decodiert (Block 43), was
dazu führt, daß Adressenbits DA 14-17 zu dem Unterbrechungsebenen-Register
78 hin über die Leitungen 76 übertragen werden.
109846/1631
Die somit übertragenen vier Adressensignale werden in dem Unterbrechungsebenen-Register 78 mit Hilfe eines üblichen
binären Decoders decodiert, der einen Teil des Registers 78 darstellt, um nämlich zu bestimmen, welches bistabile Element
(00 bis 15) des betreffenden Unterbrechungsebenen-Registers
zu setzen ist, Wenn das ausgewählte bistabile Element bereits durch eine vorhergehende Unterbrechungszellen-Operation gesetzt
worden war, bleibt es gesetzt.
Die Befehls- und Steuerlogikeinheit 46 erzeugt auf die Decodierung
eines SIC-Befehls hin efen Impuls SRD und ein Signal DRAA. Der
Impuls SRD und das Signal DRAA werden über die Leitungen 82,83 von der Befehls- und Steuerlogikeinheit 46 zu der Speichersteuereinheit
17 in demSpeicher 14 übertragen (Fig. 2c), Der
Impuls SRD ist ein Leseimpuls, der einen Lesezyklus in dem Speicher auslöst, während das Signal DRAA als Lese-Änderungssignal
dazu dient, der Speichersteuereinheit 17 anzuzeigen, daß das aus dem Speicher ausgelesene Wort, das in diesem Fall
ein Unterbrechungsunterebenen-Wort ist, geändert wird, bevor
es wieder zurückgegeben wird. Die Speichersteuereinheit 17 des Speicher 14 erzeugt auf das Auftreten des Impulses SRD
und weiterer Signale von der Speichersteuereinrichtung 18 her
Steuersignale in einer Weise, wie sie für einen Koinzidenzstromspeicher
üblich ist. Außerdem überträgt die betreffende Speichersteuereinheit 17 derartige Signale über die Steuerleitungen
1 2 zu dem Adressenregister 16 und der Kemeinheit
hin, um die durch das Adressenregister ausgewählten Worte abzuholen und über die Hauptleitung 13 zu der Speichersteuereinrichtung
18 hin zu übertragen. In entsprechender Weise werden Signale, die in dem Speicher abzuspeichernde Worte oder zuvor
abgespeicherte Worte darstellen, die in der Speichersteuereinrichtung 18 geändert worden sind, won der Kerneinheit über die
Hauptleitung 11 aufgenommen und in der betreffenden Kerneinhext
15 auf das Auftreten von Signalen hin abgespeichert, dl®
von der Speichersteuereinheit 17 ei"*seugt werden«
10984871131
Wenn ein Unterbrechungsunterebenen-Wort über die Hauptleitung als Signale DC 00-17 abgegeben worden ist, und zwar auf einen
Speicherzyklus hint der durch einen Leseimpuls SRD ausgelöst
worden ist, so erzeugt die Speichersteuereinheit 17 einen Impuls SDA (impuls, der die Datenverfügbarkeit anzeigt). Dieser
Impuls wird über die Leitung 84 zu der Befehls- und Steuerlogikeinheit 46 der Speichersteuereinrichtung 18 hin abgegeben.
Auf das Auftreten des Impulses SDA erzeugt die Befehls- und Steuerlogikeinheit einen Impuls SMDTA, der über die Leitung
zu der Steuer- und Takteinheit 30 der Eingabe/Ausgabe-Multiplexeinrichtung
22 hin übertragen wird« Der SMDTA- Impuls dient dabei dazu, der Eingabe/Ausgabe-Multiplexeinrichtung
zu melden, daß die zuvor von der Eingabe/Ausgabe-Multiplexeinrichtung
22 zu der Speichersteuereinrichtung 18 hin abgegebenen Adressendaten aufgenommen worden sind und daß das
Unterbrechungsunterebenen-Wort von dem Speicher 14 für die Speichersteuereinrichtung verfügbar gemacht ist.Ein von dem
Speicher erhaltenes ausgewähltes Unterebenen-Unterbrechungswort wird dann über die Leitung 13 in Form der Signale DC 00-17
zu einem Dateneingabeschalter 90 in der Speichersteuereinrichtung 18 hin übertragen» Der Dateneingabeschalter besteht aus
herkömmlichen Verknüpfungselementen, die von verschiedenen Einheiten innerhalb des Datenverarbeitungssystems Eingangssignale aufnehmen und kurzzeitig speichern und die dazu
dienen, ausgewählte Eingangssignale unter der Steuerung von Signalen von der Befehls- und Steuerlogikeinheit 46 auf die
Leitungen durchzusehalten,^ die die Signale zu dem Speicher
hin übertragen. Der Eingabedatenschalter 90 liefert Ausgangssignale
DI 00-17r die über die Hauptleitung 88 zu einem ODER-Glied
87 hin übertragen werden. Das ODER-Glied 87 ist kennzeichnend für eine Vielzahl von ODER-Verknüpfungselementen,
die ausgangsseitig die Signale DR 00-17 liefern, die Speichereingangssignale, die über die Hauptleitung 11 zu der Kerneinheit
15 des Speichers 14 hin übertragen werden.
109846/163
Wie zuvor erläutert wurde der Eingabe/Ausgabe-Multiplexeinrichtung
22 angezeigt, daß ein Unterebenen-Unterbrechungswort aus dem Speicher ausgelesen und zu dem Dateneingabeschalter
hin übertragen worden ist, und zwar durch den SMDTA-Impuls,
der auf das Auftreten des die Datenverfügbarkeit anzeigenden Impulses SDA von der Speichersteuereinheit 17 hin über die
Leitung 49 zu der Steuer- und Takteinheit 30 abgegeben worden ist. Auf das Auftreten des SMDTA-Impulses hin erzeugt die Steuer-
und Takteinheit 30 ein CETN-Signal, das über die Leitung 59 zu
dem N-Schalter 55/ubertragen wird« .Der N-Schalter spricht auf
das CETN-Signal an, indem er die DE 00-15-Signale von dem
Unterbrechungsbit-Codierer 54 über die Hauptleitung 62 zu dem Adressenschalter 64 in der Speichersteuereinrichtung hin leitet»
Die von dem Unterbrechungsbit-Codierer 54 abgegebenen Signale DE 00-15 sind kennzeichnend für die vier Bits niedrigster
Wertigkeit des Kanalnummerncodes (Teil des Befehlswortes),
der von der Nachrichteneinrichtung 26 aufgenommen worden ist. Der 4-Bit-Teil des Kanalnummerncodes, der eine Unterbrechungsunterebene
festlegt und der durch die Signale T5-8 dargestellt ist, gelangt über ein Codiernetzwerk in dem Unterbrechungsbit-Codierer
54 hindurch und bewirkt die Abgabe eines Signal^ das kennzeichnend ist für einen Unterpegel der sechzehn Unterpegel·
Wenn z.B, eine aktive Nachrichteneinrichtung 26 zu bezeichnen wäre, würde ein Kanal 07 in oktaler Darstellungsweise, das
ist,das Ausgangssignal DE 07 des Unterbrechungsbit-Codierers 54,
durch ein Verknüpfungszeichen "1" dargestellt sein, während die
übrigen fünfzehn Signale durch die Verknüpfungssignale "0"
gekennzeichnet wären. Die Steuer- und Takteinheit 30 stellt eine hinreichend lange Zeitspanne für die Signale DN 00-15
(die Signale DN 16 und 17 des 18-Bit-Vorgangs werden in diesem
Fall nicht ausgenutzt) auf der Signalhautpleitung 62 zur Verfügung,
Nach Ablauf dieser Zeitspanne wird der SMDP-Impuls
erzeugt und über die Leitung 47 zu der Befehls- und Steuerlogikeinheit 46 der Speichersteuereinrichtung 18 hin Übertragen.
109846/1631
Dieser Impuls (SMDP) signalisiert der Speichersteuereinrichtung
18, daß auf den Leitungen der Signalhauptleitung 62 Daten auftreten»
Auf das Auftreten des SMDP-Impulses hin erzeugt die Befehls-
und Steuerlogikeinheit 46 die Signale CPAN und CSSA. Das Signal CPAN wird über die Leitung 67 zu dem Adressenschalter
hin übertragen, und bewirkt zusammen mit dem zuvor freigegebenen bzw. ausgelösten Signal CSLA die Übertragung der Signale DN 00-17
über den Adressenschalter 64 zu den Leitungen 65 hin, und zwar als Signale DA 00-17. An dieser Stelle sei daran erinnert, daß
ein ausgewähltes Signal von den sechzehn Signalen DN 00-15
abgegeben bzw. freigegeben ist (im Verknüpfungszustand "1")*
um eine Unterbrechungsunterebene der sechzehn Unterbrechungsunterebenen zu bezeichnen, wie dies durch die Bits 5 bis 8 des
Kanalnummerncodes in dem von der Nachrichteneinrichtung 26 abgegebenen Befehlswort festgelegt ist. Die Signale DA 16 und
hoher Wertigkeit werden hier ebenfalls nicht benutzt, da sie für das Setzen der die Unterbrechungsoperation betreffenden
Speicherzelle keine Bedeutung haben. Die Signale DA 00-17 werden dem Dateneingabeschalter 90 zugeführt, der sie an das
ODER-Glied 89 abgibt. Das ODER-Glied 89 ist symbolisch für eine Vielzahl von ODER-Verknüpfungselementen dargestellt, die
dazu dienen, die Signale DA 00-17 und DC 00-17 odermäßig zusammenzufassen, die auf den Leitungen 13 auftreten, und Ausgangssignale
DI 00-17 zu erzeugen. Auf diese Weise werden die Signale DC 00-15r die kennzeichnend sind für die fünfzehn Bits
in dem von der Kerneinheit 15 her aufgenommenen Unterebenen-Wort, und die Signale DA 00-15, die kennzeichnend sind für die
Ausgangssignale des Unterbrechungsbit-Codierers 54 in der Eingabe/Ausgabe-Multiplexeinrichtung
22, in dem Dateneingabeschalter 90 zusammengefaßt. Die Befehls- und Steuerlogikeinheit
46 spricht ferner auf den SMDP-Impuls an, um das Signal
CSSA zu erzeugen. Dieses Signal CSSA wird über die Leitung 86 zu dem Eingabedatenschalter 90 hin übertragen. Dieses Signal
109846/1631
bewirkt die übertragung der Signale DA 00-17 von dem Adressenschalter
64 durch den Eingabedatenschalter 90«
Die Befehls- und Steuerlogikeinheit 46 spricht ferner auf den SMDP-Impuls an, um einen verzögerten Impuls SDP zu erzeugen.
Durch die Verzögerung, die innerhalb der Befehls- und Steuerlogikeinheit 46 bewirkt wird, steht für die Ausbreitung bzw.
Weitergabe der verschiedenen Signale durch den Adressenschalter 64 und den Dateneingabeschalter 90 eine hinreichend
lange Zeitspanne zur Verfügung. Der Impuls SDP wird von der Befehls- und Steuerlogikeinheit 46 zu der Speichersteuereinheit
17 hin über die Leitung 81 übertragen (Fig. 2c)* Die Speichersteuereinheit 17 spricht auf den Impuls SDP an, um
das Einschreiben des neuen Unterbrechungsunterebenenwortes, enthaltend ein neues Unterbrechungssignal (zusammen mit irgendwelchen
zuvor erzeugten, aber unberücksichtigt gebliebenen Unterbrechungssignalen),· in die Kerneinheit 15 zu bewirken. Der
SMDP-Impuls veranlaßt ferner die Befehls- und Steuerlogikeinheit 46, einen zweiten SMDTA-Impuls zu erzeugen, der ebenfalls
über die Leitung 49 zu der Steuer- und Takteinheit 30 der Eingabe/Ausgabe-Multiplexeinrichtung 22 hin übertragen wird.
Der zweite SMDTA-Impuls bestätigt, daß die Speichersteuereinrichtung
18 die in dem Unterbrechungsbit-Codierer 54 erzeugte
Unterbrechungsunterebenen-Information aufgenommen hat. Auf das Auftreten des zweiten SMDTA-Impulses hin löst die Steuer- und
Takteinheit 30 der Eingabe/Ausgabe-Multiplexeinrichtung eine Zyklenstillsetzung aus, die ihren Höhepunkt in der Auslösung
der Nachrichteneinrichtung 26 hat. Dies wird dadurch bewirkt,
daß das Signal BCMD zusammen mit allen übrigen Steuersignalen, die während der Operation des Setzens der Unterbrechungszelle
(SIC) erzeugt worden sind, abgeschaltet wird.
Bezüglich der Operation des Setzens einer Unterbrechungszelle
auf die Aufnahme eines Steuerwortes von der Nachrichteneiny? - ■*—
tung 26 hin und Decodierung eines SIC-Befehls von den darin
109848/1831
enthaltenen UnterbrechungsbefehlsSignalen sei kurz bemerkt,
daß ein ausgewähltes bistabiles Element der sechzehn bistabilen Elemente gesetzt wird, die das Unterbrechungsebenen-Register
78 der Speichersteuereinrichtung 18 bilden. Das betreffende bistabile Element wird dabei durch Decodierungssignale
ausgewählt, die charakteristisch für den Unterbrechungsebenencode sind, der in dem Befehlswort enthalten ist, das von der
■Nachrichteneinrichtung abgegeben worden ist. Das Unterbrechungsunterebenen-Wort
in der Kerneinheit 15 des Speichers 14, das dem der Unterbrechungsebene zugehörigen ausgewählten bistabilen
Element entspricht, wird aus dem Speicher ausgelesen und zu der Speichersteuereinrichtung 18 hin übertragen. In dieser
Speichersteuereinrichtung 18 wird die in dem Unterbrechungsunterebenen-Wort
enthaltene Information mit einem neuen Signal odermäßig zusammengefaßt, das kennzeichnend ist für einen Teil
des in dem Befehlswort enthaltenen Kanalnummerncodes· Die Speichersteuereinrichtung 18 hat somit von der Nachrichteneinrichtung
26 her eine Meldung darüber aufgenommen und in dem Speicher aufgezeichnet, daß eine Programmbedienung erwünscht
ist.
In der Speichersteuereinrichtung 18 (Fig. 2b) werden die Ausgangssignale
der bistabilen Elemente , die das Unterbrechungsebenen-Register 78 bilden, einem ODER-Glied 79 zugeführt. Wenn
irgendein bistabiles Element oder mehrere bistabile Elemente der vorhandenen bistabilen Elemente sich im Zustand "1" befinden,
wird von dem ODER-Glied 79 ein Ausgangssignal DIPR
erzeugt und über die Leitung 80 zu einer Ausführungs-Unterbrechungseinheit
130 der zentralen Verarbeitungseinrichtung hin übertragen (Fig. 2d). Das DIPR-Signal dient dabei dazu,
der zentralen Verarbeitungseinrichtung zu melden, daß eine Nachrichteneinrichtung eine Programmbedienung erfordert.
109846/1631
2718587
Während der normalen Ausführung von Programmbefehlen durch die zentrale Verarbeitungseinrichtung spricht die Unterbrechungsbedienungseinheit
130 der zentralen Verarbeitungseinrichtung auf das DIPR-Signal durch Abgabe eines Impulses SREQB zu dem
Zeitpunkt an, zu dem das Vorhandensein eines Unterbrechungssignals von einer Nachrichteneinrichtung in Form des Signals
DIPR erkannt werden kann. Der betreffende Impuls SREQB wird dabei über die Leitung 73 zu derJBefehls — und Steuerlogikeinheit
46 der Speichersteuereinrichtung 18 hin abgegeben. Der betreffende Impuls SREQB dient dabei dazu, der Speichersteuereinrichtung
zu signalisieren, daß von der zentralen Verarbeitungseinrichtung 10 eine Speicherbedienung erwünscht ist.
Gleichzeitig mit Abgabe des SREQB-Impulses wird ein vier Bit
umfassender binärcodierter Befehl, der kennzeichnend ist für die Art der von der zentralen Verarbeitungseinrichtung 10 erwünschten
Bedienung, über die Signalhauptleitung 75 zu der Befehls- und Steuerlogikeinheit 46 hin übertragen, und zwar
in Form der Signale CMDB 0-3. Von der zentralen Verarbeitungsten
t
einrichtung könre dabei viele verschiedene Arten von an sich bekannten
Speicherzyklusbefehlen erzeugt werden. Zu diesen Befehlen gehören die Befehle Lesen-Zurücksteilen, Lesen-Ändern-Wiedereinschreiben,
Löschen-Schreiben, etc.. Wenn ein Befehl auf das Auftreten des das Vorhandensein einer unterbrechung anzeigenden
Signals DIPR hin erzeugt, wird, werden die Signale GMDB 0-3
in der Befehls— und Steuerlogikeinheit 46 in Form eines Lese-Unterbrechungs-Adressenbefehls
(RIA) decodiert, wie dies symbolisch durch den mit RIA DECODE bezeichneten Block 45
veranschaulicht ist.
Bevor die Erläuterung des Lese-Unterbrechungs-Adressenbefehls
fortgesetzt wird, dürfte es angebracht sein, die Funktion des
Unterbrechungsunterebenen-Wortes in Bezug auf die Programmunterbrechungsvorrichtung
zusammenzufassen und zu betrachten. Innerhalb der Speichereinheit 15 (siehe Fig. 2c) ist ein
Bereich oder ein Block von benachbarten bzw. abhängigen
109846/1631
Speicherplätzen 19 für die Unterbrechungsunterebenen-Worte reserviert. Jede der sechzehn binären Speicherzellen von den
insgesamt vorgesehenen achtzehn binären Speicherzellen inner- ' halb eines Unterebenenwortes vermag eiryvon zwei Binärziffernwerten
zu speichern, der das Vorhandensein oder Fehlen eines Programmunterbrechungssignals angibt, das von einer bestimmten1
Nachrichteneinrichtung zu dem Speicher hin übertragen worden ist. Zu irgendeinem bestimmten Zeitpunkt, zu dem die zentrale
Verarbeitungseinrichtung das für eine vorhandene Unterbrechung kennzeichnende Signal DIPR bestätigt, kann entweder nur eine
binäre Speicherzelle oder eine Vielzahl von binären Speicherzellen
in dem Unterbrechungsunterebenen-Wortblock 19 freigegeben, d.h. im "1"-Zustand sein. Da die Unterbrechungssignale in einer
geordneten Reihenfolge bzw. Weise abgespeichert werden, und zwar entsprechend den zuvor den betreffenden Nachrichteneinrichtungen
in Form einer Kanalnummer zugeteilten relativen Prioritäten, ist es erforderlich, zu bestimmen, welche freigegebene Speicherzelle
in dem Unterbrechungsunterebenen-Wortblock 19 die höchste Priorität besitzt. Anstatt eines Abtastens jedes Unterbrechungswortes der in dem Speicherblock 19 enthaltenen Vielzahl von
Unterebenen-Unterbrechungsworten zum Zwecke der Ermittelung der die höchste Priorität besitzenden freigegebenen Speicherzelle
ist es lediglich erforderlich zu bestimmen, welches der freigegebenen bzw, angesteuerten bistabilen Elemente
in dem Unterbrechungsebenen-Register 78 (Fig. 2b) der Speichersteuereinrichtung 18 die höchste relative Priorität besitzt,
und sodann ist es erforderlich, aus dem Speicher das Unterebenen-Unterbrechungswort
herauszuführen, das dem betreffenden bistabilen Element entspricht, und schließlich braucht nur
das betreffende Unterbrechungsunterebenen-Wort abgetastet zu werden, um die die höchste Priorität besitzende freigegebene
bzw, angesteuerte Speicherzelle zu ermitteln. Das Unterbrechungsebenen-Register 78 liefert damit eine direkte Anzeige darüber,
in welchen Speicherzellen Unterebenen-Worte gesetzt sind.
109846/1631
Bezugnehmend auf Fig. 2b sei bemerkt, daß die Aus gangs signale DB 00-15 von dem Unterbrechungsebenen-Register 78 her jeweils
kennzeichnend sind für den Zustand eines bistabilen Elements der-bistabilen Elemente des Unterbrechungsebenen-Registers 78.
Die Signale DB 00-15 werden über die Hauptleitung 100 zu einem·
Unterbrechungsebenen-Prioritäts-Generator 99 hin übertragen. Das Unterbrechungsunterebenen-Wort, das dem die höchste
Priorität besitzenden angesteuerten bzw, freigegebenen bistabilen Element des Unterbrechungsregisters entspricht, muß zuerst
ausgewertet werden. Der Unterbrechungsebenen-Prioritäts-Generator 99 bestimmt dabei, welches der freigegebenen bistabilen
Elemente des Unterbrechungsebenen-Registers 78 die höchste Priorität besitzt. Der betreffende Unterbrechungs—
ebenen-Prioritäts-Generator 99 ist durch ein herkömmliches Prioritäts-Netzwerk gebildet, das ein ausgewähltes Signal
aus einer Vielzahl von Signalen (in diesem Ausführungsbeispiel sind es sechzehn Signale) erzeugt, das kennzeichnend
ist für das die höchste Priorität besitzende freigegebene bistabile Element in dem Unterbrechungsebenen-Register 78.
Die von dem Unterbrechungsebenen-Prioritäts-Generator 99 abgegebenen Ausgangssignale IP 00-15 werden über die Hauptleitung
98 zu einem Unterbrechungsebenen-Binärcodierer 97 hin übertragen. Der betreffende Binärcodierer 97 spricht auf die
von demPrioritätsgenerator 99 erzeugten Signale IP 00-15 an
und erzeugt eine vier Bit umfassende Teiladresse, die durch die Signale PA 0-3 dargestellt wird und die die Adressenbits
niedriger Wertigkeit des in dem Speicherbereich 19 (Fig. 2c) enthaltenen Unterebenen-Unterbrechungswortes darstellt , Diese
Adresse entspricht dem die höchste Priorität besitzenden freigegebenen
bistabilen Element des Unterbrechungsebenen-Registers. Die Signale PA 0-3 werden über die Hauptleitung 96
dem Adressenschalter 64 zugeführt.
109846/1631
Wie zuvor ausgeführt, wird in dem Fall, daß die zur Unterbrechungsausführung
dienende Bedienungseinheit 130 der zentralen Verarbeitungseinrichtung auf das das Vorhandensein einer
Unterbrechung anzeigende Signal DIPR anspricht, und zwar durch Erzeugung und Abgabe eines Impulses SREQB und der Befehlssignale
CMDB 0-3 an die Befehls- und Steuerlogikeinheit 46 der
Speichersteuereinrichtung 18, ein Lese-Unterbrechungsadressenbefehl
(RIA) decodiert, wie dies symbolisch durch den mit RIA-Decode bezeichneten Block 45 angedeutet ist. Das Decodieren
eines RIA-Befehls führt zur Erzeugung von Signalen in der Befehls-
und Steuerlogikeinheit 46, die für die Zeitsteuerung und zur Ausführung von Schreibfunktionen dienen, welche dem
RIA-Befehl in der Speichersteuereinrichtung 18 zugehörig sind.
Die Decodierung des RIA-Befehls (Block 45) ruft ferner die Erzeugung von Steuerimpulsen und Signalen hervor, die zur
Synchronisierung der Operation der verschiedenen Einheiten des Datenverarbeitungssystems vorgesehen sind, welche von der
Lese-Unterbrechungsadressenoperation betroffen sind. Die Befehls- und Steuerlogikeinheit 46.spricht zunächst auf den decodierten
Befehl RIA (Block 45) an, um die Signale CE EX und CESE zu erzeugen, die beiden über die Leitungen 68 und 71 dem
Adressenschalter 64 zugeführt werden. Das CESE-Signal dient dabei dazu, die Abgabe der Ausgangssignale XA 00-13 von einem
Unterebenen-Basisadressengenerator 72 über den Adressenschalter 64 auszulösen. Das Signal CEEX bewirkt die übertragung
der Teiladressensignale PA 0-3 über den Adressenschalter 64, Die vollständige achtzehn Bit umfassende Adresse, die aus den
Signalen XA 00-13 und PA 0-3 besteht, wird über die Hauptleitung 74 zu dem Adressenregister 16 in dem Speicher 14
(Fig. 2c) hin übertragen. Die so übertragenen Adressensignale
wählen ein Unterbrechungsunterebenen-Wort aus einer Vielzahl von in dem Speicherbereich 19 der Kerneinheit 15 enthaltenen
Unterbrechungsunterebenen-Worten aus. Auf die Decodierung
des RIA-Befehls hin erzeugt die Befehls- und Steuerlogikein-
109846/1631
heit ferner den Impuls SED und das Signal DRAA. Dieser Impuls
bzw. dieses Signal werden über die Leitungen 82 bzw, 83 zu der Speichersteuereinheit 17 (Fig. 2c) des Speichers 14 hin
übertragen,, Der Leseimpuls SRD dient dabei dazu, einen herkömlichen
Lesezyklus in dem Speicher 14 auszulösen. Das Signal DRAA, das Lese-Änderungs-Signal dient dabei dazu, der Speichersteuereinheit
17 zu melden, daß das aus der Kerneinheit ^gelesene
Wort vor seiner Zurückgabe geändert wird. Wenn das Unterbrechungsunterebenen-Wort,
das auf die in dem Adressenregister 16 enthaltenen Adressensignale hin ausgewählt worden ist, auf
die Datenhauptleitung 13 in Form der Signale DC 00-17 abgegeben
wird, und zwar durch die Steuersignale von der Speicher-Steuereinheit 17, erzeugt die Speichersteuereinheit 17 den
Impuls SDA, der die Datenverfügbarkeit anzeigt. Dieser Impuls wird über die Leitung 84 zu der Befehls- und Steuerlogikeinheit
46 der Speichersteuereinrichtung 18 hin übertragen. Der Speichersteuereinrichtung ist somit gemeldet, daß die für ein
ausgewähltes Unterbrechungsunterebenen-Wort charakteristischen Signale DC 00-17 zu einem Unterbrechungszellen-Wiedereinschreibgenerator
92 und zu einem Unterbrechungszellen-Prioritäts-Generator 94 hin übertragen worden sind. Der Prioritäts-Generator
94 enthält ein herkömmliches Prioritäts-Netzwerk; durch diesen Generator 94 wird bestimmt, welches Bit der
sechzehn aktiven Bits des jeweils ausgev/ählten Unterbrechungsunterebenen-Wortes
die höchste Priorität besitzt. Der Unterbrechungszellen-Prioritäts-Generator 94 gibt sechzehn Aus—
gangssignale, DZ 00-15, ab, von denen mit Ausnahme des für das
die höchste Priorität besitzende Bit charakteristischen Signals alle übrigen Signale mit dem "0"-Verknüpfungspegel auftreten.
Dasjenige DZ-Signal, das charakteristisch für das die höchste
Priorität besitzende Bit ist, tritt mit dem Verknüpfungspegel "1" auf. Die Signale DZ 00-15 werden über die Hauptleitung 91
zu dem Unterbrechungszellen-Wiedereinschreib-Generators 92 hin übertragen. Dieser Wiedereinschreib-Generator 92 nimmt die
109846/1631
auf den Leitungen 13 auftretenden Signale DC 00-17 auf, die das aus dem Speicher ausgelesene Unterbrechungsunterebenen-Wort
darstellen. Der betreffende Unterbrechungs zellen-Wiedereinschreibgenerator
liefert ein dem Unterbrechungsunterebenen-Wort
entsprechendes Wort, bei dem aber das die höchste Priorität besitzende Bit weggelassen oder zurückgestellt ist. Der
Unterbrechungszellen-Wiedereinschreib-Generator 92 bewirkt
einen verknüpfungsmäßigen Vergleich der das ursprüngliche Wort aus der Kerneinheit darstellenden Signale mit den Signalen
DC 00-15t die von dem Unterbrechungszellen-Prioritäts-Generator
91 her geliefert werden. Wenn ein Verknüpfungsvergleich ausgeführt ist, wird das betreffende Bit aus dem in
die Kerneinheit zurückgeschriebenen Datenwort fallengelassen.
Die Ausgangssignale DP 00-17 von dem Unterbrechungszellen-Wiedereinschreib-Generator
92 werden über die Leitungen 85 zu dem ODER-Verknüpfungselement 87 übertragen, von welchem
die DP-Signale in Form der Signale DR 00-17 abgegeben werden. Die Ausgangssignale DP 00-17 von dem Unterbrechungszellen-Wiedereinschreib-Generator
92 werden ferner über die Leitungen 93 zu einer /iFeststell-Verknüpfungseinheit 102 hin
übertragen. Die Null-Feststell-Verknüpfungseinheit erzeugt
ein Signal PLZ, wenn die Signale DP 00-17 von dem Unterbrechungszellen-¥iedereinschreib-Generator
92 alle mit dem Verknüpfungswert "0" auftreten, was anzeigt, daß die Zellen in dem ausgewählten
Unterbrechungsunterebenen-Wort durch den Prioritäts-Unterbrechungsbedienungsprozess
zurückgestellt worden sind. Die Befehls- und Steuerlogikeinheit 46 spricht auf den die
Datenverfügbarkeit anzeigenden Impuls SDA an und erzeugt einen die Datenverfügbarkeit anzeigenden verzögerten Impuls
SDA 2. Der Zweck dieser Verzögerungszeit besteht darin, für
die Abgabe der das Unterbrechungsunterebenen-Wort darstellenden Signale durch den Unterbrechungszellen-Prioritäts-Generator
94., dem Unterbrechungszellen-Wiedereinschreib-Generator und der Null-Feststell-Verknüpfungseinheit 102 eine hinreichend
lange Zeitspanne zur Verfügung zu stellen. Der die Datenver-
109846/1631
fügbarkeit anzeigende verzögerte Impuls SDA 2 wird über die
Leitung 104 zu einem UND-Glied 103 hin übertragen. Das UND-Glied
103 ist dabei kennzeichnend für eine Vielzahl von UND-Verknüpfungselementen,
deren jedes ein Rückstelleingangssignal für ein entsprechendes bistabiles Element der bistabilen
Elemente des Unterbrechungsebenen-Reglers liefert. Als weitere
Eingangssignale für das UND-Glied 103 werden das Signal PLZ
von der Null-Feststell-Verknüpfungseinheit 102 und die Ausgangssignale
des Unterbrechungsebenen-Prioritäts-Generators verwendet. Diese Signale werden dem UND-Glied 103 über die
Leitungen 106 zugeführt. Dabei wird nur eine Signalleitung der Vielzahl von Signalleitungen 106 von dem Unterbrechungsebenen-Prioritäts-Generator
99 her freigegeben bzw. im Verknüpfungszustand "1" sein. Die betreffende freigegebene bzw. angesteuerte
Leitung ist dabei kennzeichnend für das die höchste Priorität besitzende freigegebene bistabile Element in dem
Unterbrechungsebenen-Register 78. Wenn die Null-Feststellverknüpfungseinheit
102 -somit das Signal PLZ abgibt, gibt das UND-Glied 103 ein Ausgangssignal ab, mit dessen Hilfe
die Rückstellung desjenigen bistabilen Elements in dem Unterbrechungsebenen-Register 78 bewirkt wird, das dem Unterebenen-Unterbrechungswort
entspricht, bezüglich dessen die Prioritätsbedienung abgeschlossen ist.
Das Programmunterbrechungssystem bzw. -schema gemäß der Erfindung umfaßt eine Vielzahl von Unterbrechungszellen (deren
Anzahl bei der vorliegenden Ausführungsform 256 beträgt), die
in sechzehn Prioritätsebenen angeordnet sind. Die Signale, die eine Programmunterbrechungsanforderung von Nachrichteneinrichtungen
darstellen, werden in individuellen Speicherkernen abgespeichert, und zwar in einer Form, die als Untei'brechungs-Multiplex-Tabelle
bezeichnet werden kann, wobei insbesondere sechzehn Speicherworte mit jeweils sechzehn Speicherzellen
vorgesehen sind. Dabei ist ein bistabiles Häupt-UnterbrechuKgs
element für jeden Satz von sechzehn Keraunterbrechungszellen
1 09846/1631
vorgesehen, und zvar für eine Summe von sechzehn bistabilen
Elementen.
Wenn die zentrale Verarbeitungseinrichtung 10 als Antwortsignal das das Vorhandensein der Unterbrechung anzeigende Signal DIPR
abgibt, führt die Speichersteuereinrichtung 18 dasjenige Wort heraus, das dem die höchste Priorität besitzenden bistabilen
Element des Unterbrechungsebenen—Registers entspricht. Ferner
bestimmt die Speichersteuereinrichtung 18 den die höchste Priorität besitzenden Kanal, wie er durch das innerhalb des
betreffenden Wortes freigegebene Bit höchster Priorität bezeichnet ist. Die Speichersteuereinrichtung 18 (Fig. 2b) enthält
einen Unterbrechungs-Vektor-Adressen-Generator 95, der
aus einem Unterhrechungsebenen-Binärcodierer 97 und einem
Unterbrechungszellen-Binärcodierer 110 besteht. Der zuletzt genannte Codierer ist durch ein herkömmliches Binärcodierungsnetzwerk
gebildet, das die sechzehn Ausgangssignale DZ 00-15 von dem Unterbrechungszellen-Prioritäts-Generator 94 (von
dessen Signalen nur eines freigegeben ist) in vier Signale XA 0-3 umsetzt. Die von dem Binärcodierer 97 abgegebenen Ausgangssignale
PA 0—3 und die von dem Unterbrechungszellen-Binärcodierer 110 abgegebenen Ausgangssignale XA 0-3 werden
über die Leitungen 112 als Signale VA 10-17 einer Ausgabedatenhauptleitung
114 zugeführt.
Die Befehls- und Steuerlocjikeinheit 46 spricht auf den die
Datenverfügbarkeit anzeigenden Impuls SDA an und erzeugt ein Signal CXAD, das über die Leitung 116 der Ausgabedatenhauptleitung
114 zugeführt wird. Die Ausgabedatenhauptleitung enthält herkömmliche Verknüpfungsschaltelemente; sie dient
dazu, die Signale DM 00-17, die kennzeichnend sind für die Unterbrechungs-Vektoradresse, der zentralen Verarbeitungseinrichtung
10 über die Hauptleitung 119 zuzuführen. Die Eingangssignale für die Ausgabedatenhauptleitung 114 sind die
Signale VA 10—17 von dem Unterbrechungs-Vektoradressen-
109846Λ1631
Generator 95 her und die Signale VA 0-9 von einem Vektor-Bas is adr ess engenerat or 117 her, der festliegende, bestimmte
Signale erzeugt, die charakteristisch sind für einen in der Kerneinheit 15 reservierten Speicherbereich 20, in welchem
Unterbrechungsvektorworte gespeichert werden (Fig. 2c).
In Figβ 5 sind das Format und die Quelle für die verschiedenen
Signale angegeben, die die Unterbrechungsvektoradresse darstellen.
Gemäß Fig. 5 ist die Unterbrechungsvektoradresse durch die Signale VA 00-17 gebildet. Die Signale VA 00-9
stellen eine festverdrahtete Basisadresse dar, die von dem Vektor-Basisadressen-Schaltgenerator 117 (Fig. 2b) erzeugt wird.
Die Signale VA 10-13 sind zunächst durch die Signale XA 0-3 gebildet, die von dem Unterbrechungszellen-Binärcodierer
abgegeben werden. Diese Signale sind kennzeichnend für die die höchste Priorität besitzende Unterbrechungszelle in dem Unterbrechungsunterebenen-Wort
des Speichers 14 (Fig. 2c). Die Signale VA 14-17 sind ursprünglich durch die Signale PA 0-3
von demUnterbrechungsebenen-Binärcodierer 97 (Pig. 2b) gebildet.
Die Signale PA 0-3 betreffen das die höchste Priorität besitzende freigegebene bistabile Element in dem Unterbrechungsebenen-Register
78 für den Fall, daß das das Vorhandensein der Unterbrechung anzeigende Signal bestätigt worden ist. So sei
z.B. angenommen, daß die Eingabe-Ausgabe-Kanalnummer 7 als Unterbrechung der Prioritätsebene 4 angefordert worden ist
und daß die betreffende Unterbrechung die höchste Priorität besitzt. Die Unterbrechungsebene 4 führt zur Freigabe des
Signals VA 15, und die Kanalnummer führt zur Freigabe der
Signale VA 11, 12 und 13. Die damit erzielte Unterbrechungsvektoradresse
ist bei freigegebenen Signalen VA 11, 12 und gegeben durch 000164 oktal.
Die Signale DM 00-17, die eine Unterbrechungsvektoradresse darstellen, werden somit über die Hauptleitung 119 einer
Programmausführungseinheit 1 25 der zentralen Verarbeitungs-
109846/163 1
einrichtung 10 (Fig. 2d) zugeführt. Gleichzeitig mit der Abgabe des Signals CXAD gibt die Befehls- und Steuerlogikeinheit
46 -einen Impuls SMAVB ab, der dem Takt- und Steuersignalgenerator
128 der zentralen Verarbeitungseinrichtung über die Leitung 120 zugeführt wird. Der SMAVB-Impuls dient da
bei dazu, der zentralen Verarbeitungseinrichtung zu .signalisieren
bzw, zu melden, daß die Unterbrechungsvektor-Adressensignale £ür die Programmausführungseinheit 125 verfügbar sind.
Die Programmausführungseinheit 125 spricht
1) auf Taktsignale bzw. Zeitsteuersignale von dem Takt- und
Steuersignalgenerator 128 (über eine Hauptleitung 122
übertragen),
2) auf Verknüpfungssignale (nicht dargestellt), die von der
Unterbrechungsbedienungseinheit 130 auf das Auftreten des DIPR-Signals hin erzeugt und der Programmausführungseinheit
125 über die Hauptleitung 129 zugeführt worden sind, und
3) auf Unterbrechungsvektor-Adressensignale an, um eine Aussetzung des gerade ausgeführten Programms und den
Beginn eines weiteren Programms oder Unterprogramms zu bewirken.
Die Programmausführungseinheit 130 enthält herkömmliche
und an sich bekannte Hardware-Verknüpfungsschaltungen. Diese Schaltungen erzeugen einen festverdrahteten Ubertragungsbefehl
TSY, der in der Programmausführungseinheit symbolisch durch den Block 124 dargestellt ist. Der TSY-Befehl wird auf
das Auftreten von Signalen von der Unterbrechungsbedienungseinheit
13.0 erzeugt, und zwar durch von dem Takt- und Steuersignalgenerator 128 abgegebene Signale zeitlich in geeigneter
Weise gesteuert. Der Übertragungsbefehl 124 und die Unterbrechungsvektoradresse
(dargestellt durch den Block 123) dienen dazu, in den Befehl eines ausgeführten Programms
(dargestellt durch den Block 126) einzugreifen und als erster Befehl eines neuen Programms zu wirken.
109846/1631
Claims (6)
- PatentansprücheDatenverarbeitungssystem mit Einrichtungen zur Vornahme einer Unterbrechung im Zuge einer normalen Programmausführung auf das Auftreten bestimmter Zustände hin, die durch bestimmte Signale dargestellt sind, dadurch gekennzeichnet, daß eine erste Speichereinrichtung (78) mit einer Vielzahl von getrennt betreibbaren Speicherelementen vor-' gesehen ist, deren jedes auf zumindest ein Signal der bestimmten Signale anspricht und einen Prioritätsnennwert in Bezug auf die jeweils übrigen Speicherelemente besitzt, daß eine zveite Speichereinrichtung (14) mit einer Vielzahl von Segmenten vorgesehen ist, deren Anzahl.w gleich der Anzahl der Speicherelemente ist und die jeweils einen Prioritätsnennwert entsprechend dem Prioritätsnennwert jeweils eines Speicherelements aufweisen, -daß jedes dieser Segmente eine Vielzahl von einzelnen Segmentteilen aufweist, die eine relative Priorität zueinander besitzen und die jeweils auf öin bezeichnetes Signal der bestimmten Signale ansprechen und eine Zustandsänderung von einem ersten Zustand in einen zweiten Zustand erfahren, wobei ein Signal der bestimmten Signale das Setzen eines der Speicherelemente der ersten Speichereinrichtung und eines der Segmentteile des dem betreffenden Speicherelement entsprechenden Segments bewirkt, daß Einrichtungen (99) vorgesehen sind, die selektiv die erste Speichereinrichtung (78) abfragen und dasjenige Speicherelement ermitteln, das sich mit der höchsten relativen Priorität im Setzzustand befindet, und die den entsprechenden Segmentteil des Segments erkennen, das dem zuletzt bezeichneten Speicherelement entspricht, und daß Einrichtungen (72) vorgesehen sind, die auf die Erkennung des zuletzt bezeichneten Segmentteiles hin eine Speicheradresse erzeugen, und zwar insbesondere für den109846/1631. zuletzt bezeichneten Segmentteil, wobei die Speicheradresse einen Vektor liefert, der von der normalen Programmausführung wegführt und eine Unterbrechung des betreffenden Programms bewirkt»
- 2. Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die erste Speichereinrichtung (78) zum kurzzeitigen Festhalten von Anforderungskennzeichen betreffend die Ausführung einer Unterbrechung der normalen Programmausführung dient, daß die Segmentteile der Segmente jeweils durch ein bistabiles Element gebildet sind und daß durch den Vektor die Ausführung eines weiteren Programms festlegbar ist.
- 3. Datenverarbeitungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Arbeitsspeicher (15) vorgesehen ist, der zumindest zum Teil von der zweiten Speichereinrichtung (14) umfaßt ist, daß Einrichtungen vorgesehen sind, die eine Vielzahl von Unterbrechungssignalen erzeugen, deren jedes kennzeichnend ist für eine Anforderung nach der Ausführung einer Unterbrechung eines normalen Programms, daß jedes dieser Signale den Zustand der zugehörigen bistabilen Einrichtung in einen zweiten Zustand und den zugehörigen Segmentteil in einen zweiten Zustand überzuführen gestattet, daß Einrichtungen (99) vorgesehen sind, die aus den im zweiten Zustand befindlichen bistabilen Einrichtungen die die höchste Priorität besitzende bistabile Einrichtung auswählen, daß Einrichtungen vorgesehen sind,die auf die Auswahl der die höchste Priorität besitzenden bistabilen Einrichtung hin ein Prioritätssignal erzeugen, das charakteristisch ist für einen die höchste Priorität besitzenden Segmentteil des betreffenden Segmentes, das der die höchste Priorität besitzenden bistabilen Einrichtung entspricht,109846/1631daß Codiereinrichtungen (97) vorgesehen sind, die durch das Prioritätssignal und durch die ausgewählte bistabile Einrichtung gesteuert eine Adresse erzeugen, und daß Einrichtungen (114) vorgesehen sind, die die betreffende Adresse zur Leitung der Ausführung der Unterbrechung heranziehen.
- 4. Datenverarbeitungssystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß jedes Segment eine Vielzahl von Magnetkernen enthält.
- 5. Datenverarbeitungssystem nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine zentrale Verarbeitungseinrichtung (1O) für die Ausführung .einer Reihe von durch ein Programm bezeichneten Operationen vorgesehen ist, daß ein Speicher (14) zum Festhalten diskreter Informationsposten vorgesehen ist, "von denen zumindest ein Teil Befehlsworte für die Programmleitung darstellt, daß eine Vielzahl von Nachrichteneinrichtungen (26) vorgesehen ist, die mit der zentralen Verarbeitungseinrichtung (10) und dem Speicher (14) in Nachrichtenverbindung stehen, daß die Nachrichteneinrichtungen (26) jeweils die Bedienung durch die Verarbeitungseinrichtung (1O) auf die Abgabe entsprechender Anforderungssignale hin erfordern und daß Unterbrechungseinrichtungen (18,22) vorgesehen sind, die eine Programm-Unterbrechung dadurch bewirken, daß sie die Ausführung eines Unterprogramms durch die zentrale Verarbeitungseinrichtung (10) bewirkenο
- 6. Datenaustauschsystem mit einer zentralen Verarbeitungseinrichtung, einem Speicher und einer Vielzahl von unterschiedlichen Klassen zugehörigen Nachrichteneinrichtungen, wobei jede Klasse eine Betriebspriorität109846/1631in Bezug auf die jeweils übrigen Klassen besitzt, sowie mit Einrichtungen zur Auslösung einer Unterbrechung im Zuge der normalen Programmausführung auf der Basis einer Prioritätsentscheidung in Abhängigkeit vom Auftreten eines Zustands einer Vielzahl von vorgeschriebenen Zuständen, insbesondere für ein Datenverarbeitungssystem, nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine erste Speichereinrichtung zur Speicherung einer Vielzahl von ersten Kennzeichen vorgesehen ist, deren jedes kennzeichnend ist für eine Klasse der verschiedenen Klassen von Nachrichteneinrichtungen (26), daß jedes Kennzeichen der ersten Kennzeichen eine bestimmte Priorität entsprechend der Betriebspriorität der betreffenden Klasse besitzt, daß eine Kurzzeitspeichereinrichtung (78) zur Speicherung einer Vielzahl von zweiten Kennzeichen vorgesehen ist, deren jedes kennzeichend ist für eine Funktion, die von einer der Nachrichteneinrichtungen (26) innerhalb einer ausgewählten Klasse der verschiedenen Klassen von Nachrichteneinrichtungen (26) auszuführen ist, daß jede dieser Funktionen eine bestimmte Priorität in Bezug auf die jeweils übrigen Funktionen besitzt, daß eine zweite Speichereinrichtung (14) mit der Kurzzeitspeichereinrichtung (78) zur Speicherung der zweiten Kennzeichen in Verbindung steht, daß die zweite Speichereinrichtung (14) eine Anzahl von Segmenten aufweist, deren Anzahl gleich der Anzahl der verschiedenen Klassen von Nachrichteneinrichtungen (26) ist, daß Einrichtungen (72) vorgesehen sind, die auf die Kennzeichen in der ersten Speichereinrichtung (78) ansprechen, und zwar zur Auswahl eines Segments aus der zweiten Speichereinrichtung (14) auf der Grundlage einer Prioritätsentscheidung und zur Erzeugung eines ersten Teils einer zwei Teile umfassenden Speicheradresse, daß Einrichtungen zur Auswahl des die höchste Priorität besitzenden zweiten109846/1631Kennzeichens aus dem ausgewählten Segment vorgesehen sind, daß Einrichtungen vorgesehen sind, die auf das die höchste Priorität besitzende zweite Kennzeichen hin einen zweiten Teil der zwei Teile besitzenden Speicheradresse erzeugen, wobei diese Speicheradresse sowohl der betreffenden Nachrichteneinrichtung (26) als auch einer bestimmten von der betreffenden Einrichtung auszuführenden Funktion entspricht, und daß Einrichtungen in der zentralen Verarbeitungseinrichtung (10) vorgesehen sind, die diese Adresse als Datenquelle für die Unterbrechungsausführung ausnutzen.109846/1631Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3283770A | 1970-04-29 | 1970-04-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2118581A1 true DE2118581A1 (de) | 1971-11-11 |
Family
ID=21867084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712118581 Pending DE2118581A1 (de) | 1970-04-29 | 1971-04-16 | Datenverarbeitungssystem |
Country Status (6)
Country | Link |
---|---|
US (1) | US3665415A (de) |
JP (1) | JPS5543137B1 (de) |
CA (1) | CA971284A (de) |
DE (1) | DE2118581A1 (de) |
FR (1) | FR2093458A5 (de) |
GB (1) | GB1343155A (de) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3798591A (en) * | 1971-09-28 | 1974-03-19 | Gen Electric Co Ltd | Access circuit for a time-shared data processing equipment |
US3848233A (en) * | 1971-11-01 | 1974-11-12 | Bunker Ramo | Method and apparatus for interfacing with a central processing unit |
GB1425173A (en) * | 1972-05-03 | 1976-02-18 | Gen Electric Co Ltd | Data processing systems |
GB1432335A (en) * | 1972-05-04 | 1976-04-14 | Schlumberger Ltd | Well logging data processing techniques |
US3866181A (en) * | 1972-12-26 | 1975-02-11 | Honeywell Inf Systems | Interrupt sequencing control apparatus |
US3836889A (en) * | 1973-03-23 | 1974-09-17 | Digital Equipment Corp | Priority interruption circuits for digital computer systems |
FR2253428A5 (de) * | 1973-11-30 | 1975-06-27 | Honeywell Bull Soc Ind | |
US4031517A (en) * | 1974-04-24 | 1977-06-21 | Honeywell Information Systems, Inc. | Emulation of target system interrupts through the use of counters |
US3967246A (en) * | 1974-06-05 | 1976-06-29 | Bell Telephone Laboratories, Incorporated | Digital computer arrangement for communicating data via data buses |
NL7411989A (nl) * | 1974-09-10 | 1976-03-12 | Philips Nv | Computersysteem met busstruktuur. |
JPS5178643A (en) * | 1974-12-29 | 1976-07-08 | Fujitsu Ltd | Sabuchaneru memori akusesuseigyohoshiki |
US4000487A (en) * | 1975-03-26 | 1976-12-28 | Honeywell Information Systems, Inc. | Steering code generating apparatus for use in an input/output processing system |
US4006466A (en) * | 1975-03-26 | 1977-02-01 | Honeywell Information Systems, Inc. | Programmable interface apparatus and method |
US4079448A (en) * | 1975-04-07 | 1978-03-14 | Compagnie Honeywell Bull | Apparatus for synchronizing tasks on peripheral devices |
US4025906A (en) * | 1975-12-22 | 1977-05-24 | Honeywell Information Systems, Inc. | Apparatus for identifying the type of devices coupled to a data processing system controller |
US4124889A (en) * | 1975-12-24 | 1978-11-07 | Computer Automation, Inc. | Distributed input/output controller system |
US4034349A (en) * | 1976-01-29 | 1977-07-05 | Sperry Rand Corporation | Apparatus for processing interrupts in microprocessing systems |
US4047161A (en) * | 1976-04-30 | 1977-09-06 | International Business Machines Corporation | Task management apparatus |
US4090238A (en) * | 1976-10-04 | 1978-05-16 | Rca Corporation | Priority vectored interrupt using direct memory access |
US4336588A (en) * | 1977-01-19 | 1982-06-22 | Honeywell Information Systems Inc. | Communication line status scan technique for a communications processing system |
US4177513A (en) * | 1977-07-08 | 1979-12-04 | International Business Machines Corporation | Task handling apparatus for a computer system |
US4240138A (en) * | 1978-10-03 | 1980-12-16 | Texas Instruments Incorporated | System for direct access to a memory associated with a microprocessor |
US4268906A (en) * | 1978-12-22 | 1981-05-19 | International Business Machines Corporation | Data processor input/output controller |
US4814979A (en) * | 1981-04-01 | 1989-03-21 | Teradata Corporation | Network to transmit prioritized subtask pockets to dedicated processors |
IT1140233B (it) * | 1981-10-20 | 1986-09-24 | Italtel Spa | Unita' di controllo dei circuiti di interfaccia di ingresso-uscita di un elaboratore elettronico |
US4523277A (en) * | 1982-09-30 | 1985-06-11 | Ncr Corporation | Priority interrupt system for microcomputer |
US4631670A (en) * | 1984-07-11 | 1986-12-23 | Ibm Corporation | Interrupt level sharing |
US4734882A (en) * | 1985-04-01 | 1988-03-29 | Harris Corp. | Multilevel interrupt handling scheme |
US4761732A (en) * | 1985-11-29 | 1988-08-02 | American Telephone And Telegraph Company, At&T Bell Laboratories | Interrupt controller arrangement for mutually exclusive interrupt signals in data processing systems |
JPH01126751A (ja) * | 1987-11-11 | 1989-05-18 | Fujitsu Ltd | グルーピング装置 |
US5161228A (en) * | 1988-03-02 | 1992-11-03 | Ricoh Company, Ltd. | System with selectively exclusionary enablement for plural indirect address type interrupt control circuit |
US5517624A (en) * | 1992-10-02 | 1996-05-14 | Compaq Computer Corporation | Multiplexed communication protocol between central and distributed peripherals in multiprocessor computer systems |
WO1995010806A1 (fr) * | 1993-10-12 | 1995-04-20 | Sony Corporation | Dispositif et procede pour le controle d'interruptions |
US5781187A (en) * | 1994-05-31 | 1998-07-14 | Advanced Micro Devices, Inc. | Interrupt transmission via specialized bus cycle within a symmetrical multiprocessing system |
FR2737590B1 (fr) * | 1995-08-03 | 1997-10-17 | Sgs Thomson Microelectronics | Dispositif de gestion d'interruptions |
US5850555A (en) * | 1995-12-19 | 1998-12-15 | Advanced Micro Devices, Inc. | System and method for validating interrupts before presentation to a CPU |
US5850558A (en) * | 1995-12-19 | 1998-12-15 | Advanced Micro Devices | System and method for referencing interrupt request information in a programmable interrupt controller |
US5894578A (en) * | 1995-12-19 | 1999-04-13 | Advanced Micro Devices, Inc. | System and method for using random access memory in a programmable interrupt controller |
JP3676882B2 (ja) | 1996-06-12 | 2005-07-27 | 株式会社リコー | マイクロプロセッサ及びその周辺装置 |
JPH10171665A (ja) * | 1996-12-09 | 1998-06-26 | Toshiba Corp | ジャンプコード・ジェネレータ、割り込みプログラム選択装置、割り込みプログラム選択方式、及び計算機 |
US6339788B1 (en) | 1998-06-12 | 2002-01-15 | International Business Machines Corporation | Method for encapsulating hardware to allow multi-tasking of microcode |
JP2000047883A (ja) * | 1998-07-31 | 2000-02-18 | Denso Corp | タスク制御方法および記録媒体 |
US6314480B1 (en) * | 1998-11-09 | 2001-11-06 | Cirrus Logic, Inc. | Mixed-signal single-chip integrated system electronics for magnetic hard disk drives |
US6618780B1 (en) * | 1999-12-23 | 2003-09-09 | Cirrus Logic, Inc. | Method and apparatus for controlling interrupt priority resolution |
US8266389B2 (en) * | 2009-04-29 | 2012-09-11 | Advanced Micro Devices, Inc. | Hierarchical memory arbitration technique for disparate sources |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3483522A (en) * | 1966-05-26 | 1969-12-09 | Gen Electric | Priority apparatus in a computer system |
US3453600A (en) * | 1966-08-18 | 1969-07-01 | Ibm | Program suspension system |
US3421150A (en) * | 1966-08-26 | 1969-01-07 | Sperry Rand Corp | Multiprocessor interrupt directory |
US3487375A (en) * | 1967-06-19 | 1969-12-30 | Burroughs Corp | Multi-program data processor |
-
1970
- 1970-04-29 US US32837A patent/US3665415A/en not_active Expired - Lifetime
-
1971
- 1971-04-16 DE DE19712118581 patent/DE2118581A1/de active Pending
- 1971-04-19 GB GB2471971*A patent/GB1343155A/en not_active Expired
- 1971-04-28 JP JP2763171A patent/JPS5543137B1/ja active Pending
- 1971-04-28 FR FR7115270A patent/FR2093458A5/fr not_active Expired
- 1971-04-29 CA CA111,776A patent/CA971284A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2093458A5 (de) | 1972-01-28 |
GB1343155A (en) | 1974-01-10 |
CA971284A (en) | 1975-07-15 |
JPS5543137B1 (de) | 1980-11-05 |
US3665415A (en) | 1972-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2118581A1 (de) | Datenverarbeitungssystem | |
DE3009962C2 (de) | ||
DE3642324C2 (de) | Multiprozessoranlage mit Prozessor-Zugriffssteuerung | |
DE2829550C2 (de) | ||
DE1524102C3 (de) | Elektronische, aus Baueinheiten aufgebaute Datenverarbeitungsmaschine | |
DE2039040C3 (de) | Verfahren zum Steuern des Datenaustauschs zwischen einer Zentralstation und einer von mehreren Datenendstationen und adressierbare Datenendstation zur Durchführung des Verfahrens | |
CH634940A5 (en) | Channel-adapter arrangement | |
DE2523372B2 (de) | Eingabe-ZAusgabe-Anschlußsteuereinrichtung | |
DE2607819A1 (de) | Nachrichtenuebertragung in einem zeitmultiplexen schleifensystem | |
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
EP0006164A1 (de) | Multiprozessorsystem mit gemeinsam benutzbaren Speichern | |
DE2400064A1 (de) | Speicherpruefanordnung und diese verwendendes endgeraetsystem in einem datenverarbeitungssystem | |
DE2148956C3 (de) | Datenübertragungssystem | |
DE2809602A1 (de) | Kanalbus-steuereinrichtung | |
DE1954202B2 (de) | Elektronische digitale Datenverarbeitungsanordnung | |
DE2312461A1 (de) | Schaltungsanordnung zur verbindung einer datenverarbeitungseinheit mit einer vielzahl von uebertragungsleitungen | |
DE1295595B (de) | Verfahren zur UEbertragung von Datennachrichten ueber eine digitale Datenuebertragungsanlage | |
DE1774849C3 (de) | Adressierungseinrichtung für eine Speicherabschnittkette | |
EP0239827A2 (de) | Verfahren zum Ansteuern eines gemeinsamen Speichers eines aus einzelnen Mikroprozessorsystemen bestehenden Mehrprozessorsystems | |
DE2126456A1 (de) | Datenübertragungsanordnung | |
DE3036923C2 (de) | Mit Eingabeeinrichtungen wahlweise bestückbare Station für Signalübertragungseinrichtungen | |
DE2211778A1 (de) | Schaltungsanordnung fuer eine vermittlungsanlage, insbesondere fernsprechanlage, mit vermittlunpsplaetzen und wartefeldspeichern | |
DE3030887C2 (de) | Verfahren zum Herstellen von Verbindungen von an einer Datenvermittlungsanlage angeschlossenen Teilnehmerstellen bzw. Übertragungsleitungen zu Signalumsetzern | |
DE1549520C (de) | Kopplungseinrichtung zum Steuern des Informationsaustausches zwischen Leitungspufferspeichern und einem Prozessor einer digitalen Datenverarbeitungsanlage | |
DE3248393C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHA | Expiration of time for request for examination |