DE3121540A1

DE3121540A1 - "vorrichtung zur signaluebertragung zwischen zwei datenverarbeitungsstationen"

Info

Publication number: DE3121540A1
Application number: DE19813121540
Authority: DE
Inventors: Michel 78310 Maurepas Ugon
Original assignee: CII HONEYWELL BULL
Current assignee: Bull CP8 SA
Priority date: 1980-05-30
Filing date: 1981-05-29
Publication date: 1982-02-18
Anticipated expiration: 2001-05-30
Also published as: DE3121540C3; JPS5721145A; CA1178715A; US4556958A; FR2483713A1; DE3121540C2; FR2483713B1

Description

^Patentanwälte :

Dipl.-Ing. . Dipl.-Chem. Dipl.-Ing.

E. Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19

8 München 60

.ti-

29. Mai 1981

COMPAGNIE INTERNATIONALE POUR L'INFORMATIQüE CII- HONEYWELL BULL

94, Avenue Gambetta

75020 PARIS / Frankreich

Unser Zeichen: C 3304

Vorrichtung zur Signalübe'rtragung zwischen zwei Datenverarbeitungsstationen

Die Erfindung betrifft eine Vorrichtung zur Datenübertragung zwischen zwei Datenverarbeitungsstationen, insbesondere nach dem Oberbegriff des Patentanspruchs 1.

Gegenstand der Erfindung ist insbesondere eine Vorrichtung für den Informationsaustausch zwischen zwei Mikroprozessoren, von denen wenigstens einer im Inneren eines tragbaren Halters angeordnet ist, wobei die Verbindung zwischen den zwei Mikroprozessoren über elektrische Kontakte erfolgen kann, wenn der tragbare Gegenstand in Kontakt gebracht ist oder an die Informationsleitungen angekoppelt ist, welche die Verbindung mit der Vorrichtung herstellen, in welcher der andere Mikroprozessor angeordnet ist.

130067/0858

312154Q

Im allgemeinen ist eine hohe Anzahl von Leitern erforderlich, um die Verbindungen zwischen zwei Mikroprozessoren zu ermöglichen. Bei bestimmten Verbindungen sind bis zu sechzehn Adern erforderlich, die eingeteilt sind in sogenannte Datenleitungen und sogenannte Adreßleitungen, wozu Leiter hinzukommen, die für die Übertragung von Steuersignalen und Synchronisationssignalen bestimmt sind sowie Leiter für die Zufuhr elektrischer Energie. Diese Verbindungen stehen der Verwirklichung von Anordnungen entgegen, bei welchen die Verbindungen zwischen den Mikroprozessoren nicht permanent sind, denn die Vielzahl von Kontakten oder Kopplungselementen vermindert die Zuverlässigkeit von Systemen, in denen solche Anordnungen eingesetzt werden.

Aufgabe der Erfindung ist die Schaffung einer Vorrichtung zur Signalübertragung zwischen zwei Informationsverarbeitungsstationen, welche die Gefahr von Betriebsstörungen oder Fehlfunktionen verhindert, die auf schlechte Kontakte oder Fehler in den Kopplungseinrichtungen zurückzuführen sind, indem die Anzahl der Kopplungselemente auf ein Minimum vermindert wird.

Durch die Erfindung wird somit eine Vorrichtung zur übertragung von Signalen zwischen zwei Informationsverarbeitungsstationen geschaffen, bei der jede der Stationen eine erste Informationsverarbeitungseinrichtung mit Mitteln zum Aussenden der verarbeiteten Informationen zur anderen Station sowie Mitteln zum Empfangen- der von der anderen Station verarbeiteten Informationen umfaßt und wobei jede Station zeitweilig mit der anderen Station über Kopplungseinrichtungen verbunden werden kann;.und die Vorrichtung ist erfindungsgemäß dadurch gekennzeichnet, daß die Informationen in beiden Richtungen zwischen den Stationen auf ein und derselben elektrischen oder andersartigen Verbindung übertragen werden, wobei die Informationen durch die Variationen ein und desselben Signals übertragen werden, wenn die zwei Stationen über die Kopplungseinrichtungen

130067/08 58

(,■

aneinandergekoppelt sind, und daß die genannte einzige In-'formationsübertragungsverbindung mit einer dritten Einrichtung verbunden ist, die einen vorbestimmten Zustand der Verbindung feststellt, um der sendenden Station zu signalisieren, daß die Empfangsstation zur Entgegennahme von Informationen bereit ist, und daß die Vorrichtung ferner eine vierte Einrichtung umfaßt, die sich am Sender befindet und geeignet ist, ein Signal auszusenden, welches die Parität der übertragenen Nachricht angibt und von der empfangenden Station sowohl als Paritätsbit als auch als Nachrichtenende-Signal interpretiert wird.

Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung. In der Zeichnung zeigen:

Fig. 1 ein Blockschaltbild, das die gegenständlich vorhandenen Verbindungen zwischen Sender und Empfänger bei der erfindungsgemäßen Vorrichtung zeigt;

Fig. 2 ein Schaltbild einer Sende- oder Empfangseinrichtung für die Verwirklichung der erfindungsgemäßen Vorrichtung;

Fig. 3 ein Zeitdiagramm, das der übertragung eines Nachrichtenoktetts bei der erfindungsgemäßen Vorrichtung entspricht;

Fig. 4 ein Blockschaltbild der erforderlichen Schaltungsanordnungen für die bidirektionale übertragung von Nachrichten bei der erfindungsgemäßen Vorrichtung;

Fig. 5 ein Schaltbild von Steuerschaltungen bei der in Fig. 2 gezeigten Anordnung;

130067/0858

Fig. 6 eine Darstellung der Arbeitsregister des Mikroprozessors 8080 der Firma INTEL, wie er für die Verwirklichung der Sender/Empfänger bei der erfindungsgeinäßen Vorrichtung verwendet wird;

Fig. 7 ein Flußdiagramm, das dem Ablauf des Mikroprogramms zum Aussenden der Informationen auf der Übertragungsleitung entspricht;

Fig. 8 ein Flußdiagramm, das dem Mikroprogramm entspricht, durch welches der Zustand der Leitung zwischen zwei Sendevorgängen überprüft werden kann;

Fig. 9 und 10 Flußdiagramme, die den Mikroprogrammen zum Auslesen der von dem Sender übertragenen und von dem Empfänger empfangenen Informationen entsprechen.

Fig. 1 zeigt die Verbindungen, die bei der erfindungsgemäßen Vorrichtung zwischen dem Sender und dem Empfänger vorhanden sind. Die Stationen P.. und P₂ können beliebig die Aufgabe des Senders oder des Empfängers erfüllen. Eine der Stationen kann die erforderlichen Ströme und Spannungen zur Versorgung der anderen Station mit elektrischer Energie liefern. Die übertragung dieser Energie erfolgt zwischen den Leitern 1.. und 1~, wobei der Leiter 1.. die Massenpunkte M^ und M₂ der Stationen miteinander verbindet; wenigstens einer der Massenpunkte ist mit dem einen Ausgangspol einer elektrischen Stromquelle S verbunden, die sich bei dem in Fig. 1 gezeigten Beispiel in der Station P₂ befindet. Der Leiter I₂ ist mit dem anderen Ausgangspol der Energiequelle S verbunden und verbindet somit die andere Station, nämlich die Station P.. in Fig. 1 , mit dem anderen Stromversorgungspol der Stromquelle S in der Station. Über den Leiter 1_ werden die Daten oder Informationen zwischen den Stationen übertragen. Diese Daten werden binär übertragen, also in Form einer Aufeinanderfolge der Zustände 0 oder' 1, und werden durch Stromänderungen des in dem Leiter I^

130067/08 5 8

312154Q

fließenden Stromes oder durch Änderungen des elektrischen Potentials des Leiters 1, in bezug auf die Leiter I₁ oder 1„ dargestellt. Die Erfindung ist natürlich nicht auf Übertragungen auf elektrischem Wege beschränkt; es sind auch andere Übertragungsweisen vorgesehen, und im Falle einer optischen Übertragung kann eine Lichtleiterverbindung vorgesehen sein, während bei drahtloser übertragung ein Wellenleiter, Antennen oder KondensatorKopplungen Anwendung finden können.

Fig. 2 zeigt die in beiden Stationen verwendete Sende- und Empfangsanordnung. Bei der in Fig. 2 gezeigten Ausführungsform wird angenommen, daß die dargestellte Station die Station P₁ ist. Diese Station umfaßt wenigstens einen Mikroprozessor 1, dem eine Steueranordnung zum Steuern der Ein- und Ausgänge für die ankommenden und auslaufenden Informationen der Station zugeordnet ist; diese Steueranordnung ist gebildet aus einer Speichereinrichtung 2, einer Verriegelungseinrichtung 3, einem Zeitzähler 4, einem Zustandsregister C/S 5, einem Steuerelement 6, einem PROM-Speicher 7bis und einer Schaltungsanordnung 7 zur übertragung und zum Empfangen von Daten, die an die Datenleitung I₃ angeschlossen ist. Der Mikroprozessor 1 kann vom Typ 8080 oder 8085 sein, wie er von der.Firma INTEL in den Handel gebracht wird. Dieser Mikroprozessor kann mit anderen Elementen in Verbindung sein als die in Fig. 2 gezeigten, und zwar über Adreßleitungen Ag_-1 c und Datenleitungen AD_O__. Die acht Datenleitungen AD_Q__ sind mit dem Eingang eines Fangregisters 3 verbunden, um den Arbeitsspeicher RAM2 zu adressieren. Dieser Arbeitsspeicher RAM2 kann eine Kapazität von 2K Bits aufweisen, die zu 256 χ 8 Bits organisiert sind. Er enthält ein Register R7 zum Speichern des über die Ein/Ausgabe-Schaltung PA7 überführten Oktetts sowie ein Register R8 zum Speichern des Paritätsbits, das dem übertragenen Oktett entspricht. Das Register 3 wählt ferner über den Zustand seiner Ausgänge die Steuereinrichtung 6 an.

130067/0858

31 21 5 4 Q

■A-

Die Steueranordnung 6 wählt die DateneinZ-äusgabeschaltung an, wenn die in dem Register 3 gespeicherte Binärkonfiguration XXXXXOO1 ist, wählt das Zustandsregister 5 an, wenn die Binärkonfiguration im Register 3 XXXXXOOO ist und wählt den Zeitzähler 4, wenn die Binärkonfiguration im Register 3 XXXXX100 ist. Der Zeitzähler 4 ist mit seinen Eingängen parallel an die Datenleitungen AD₀- angeschlossen, so daß er jederzeit durch den Mikroprozessor mit einer Anfangszeit geladen werden kann. Das Zustandsregister C/S5 ist seinerseits ebenfalls mit den Leitungen AD_Q _ verbunden, damit es einen von dem Mikroprozessor ausgesandten Befehl speichern kann. Es handelt sich um ein Register mit acht Kippschaltungen, deren Zustände die Selektion entweder der Ein/Ausgangsschaltung PA7 oder des Zeitzählers CT4 ermöglichen. Die Leitung ALR verbindet den Mikroprozessor mit dem Register 3 und überträgt das Sperrsignal des Registers 3, um die Adressierung des Speichers RAM2 und der Steueranordnung 3 freizugeben bzw. zu sperren.

Die Leitung IO/M wählt entweder den Speicher RAM2 oder die Ein/Ausgabe-Schaltung 7 an. Die Leitungen RD und WR steuern die Lese/Schreib-Operationen und sind mit den geeigneten Steuerschaltungen des Speichers RAM2 und der Schaltung 7 verbunden.

Der Mikroprozessor wird durch einen Taktgeber Q synchronisiert, der einen Quarz enthalten kann; er liefert Taktsignale auf Leitung CLK zum Eingang IN des Zeitzählers CT4. Die Leitung RESETout ist mit dem Eingang der Schaltung 7 verbunden und ermöglicht die Initiierung des Systems auf Ein- oder Ausgabebetrieb. .

Der Ausgang des Zeitzählers CT4 ist mit dem Eingang INT des Mikroprozessors 1 verbunden, um ein Interrupt-Signal zum Unterbrechen der gerade ablaufenden Verarbeitung abzugeben, wenn der Wert der anfangs in den Zeitzähler CT4 eingegebenen Zählrate erschöpft ist. Der Mikroprozessor 1 ist ferner über

13 0067/0858

seine Daten- und Adreßleitungen mit dem Festwertspeicher 7bis verbunden, in dem die Mikroprogramme gespeichert sind, die zur übertragung und zum Empfang von Daten durch die Station P- erforderlich sind.

Fig. 3 zeigt die zeitliche Entwicklung einer auf der Leitung 1- übertragenen Nachricht. Die Übertragung einer Nachricht mit acht Oktetts erfolgt in zehn Zeitabschnitten. Der erste Zeitabschnitt wird zur Übertragung des Nachrichtenanfangssignals bzw. des Signals START verwendet, die Zeitabschnitte 2 bis 9 werden zur übertragung der eigentlichen Nachricht verwendet, und der zehnte Zeitabschnitt dient zur Überführung des Paritätsbits der Nachricht.

Der Empfänger empfängt die in diesen zehn Zeitabschnitten übertragenen Signale und führt während des elften Zeitabschnitts eine Paritätsprüfung durch. Der Empfänger signalisiert dem Sender, daß er zur Entgegennahme einer Nachricht bereit ist, indem er den Leiter I₃ auf das Potential VO (Signal PR) legt. Dieses Signal geht der Aussendung des Startsignals START um wenigstens einen Zeitabschnitt voraus. Nach Empfang und Überprüfung legt der Empfänger den Leiter I₃ auf ein Potential V-, und zwar während der Dauer eines Zeitabschnittes, wenn die Paritätsüberprüfung der Nachricht ergibt, daß ein Fehler vorliegt, bzw. kehrt wieder zu dem Anfangspotential· VO zurück,-wenn 'die Übertragung fehlerfrei erfolgte.

Die drei ein Oktett bildenden Informationsbits werden seriell auf dem Leiter I₃ übertragen und werden nacheinander in das Register R7 des Speichers RAM2 eingeordnet.

Diese überführung erfolgt durch aufeinanderfolgendes Auslesen der Ein/Ausgangsschaltung PA7, aufeinanderfolgendes Überführen in das Akkumulatorregister des empfangenden Mikroprozessors und Überführung in das Register R7 des Speichers RAM2 nach erfolgter Ausrichtung in dem Akkumulatorregister. Bei jedem

130067/0858

312154.Q

- -θ—

■Μ-

neuen überführten Bit wird unter Berücksichtigung der Parität der bereits empfangenen Bits ein Paritätsbit berechnet, und das Ergebnis der Berechnung wird in das Registers R8 des Speichers RAM2 eingegeben. Das Nachrichtenende-Bit, das auch als Paritätsbit für die übertragene Nachricht dient, wird mit dem berechneten Paritätsbit verglichen und in dem Register R8 gespeichert; wenn Gleichheit zwischen den beiden Bits besteht, so wird die Übertragung als fehlerfrei erkannt, anderenfalls wird die Anomalie dem Sender durch Aussenden des Signals ER vom Empfänger zum Sender signalisiert.

Fig. 4 ist eine Übersicht der. Ein/Ausgangsschaltung PA7 in Fig. 2. Diese Schaltung ist zusammengesetzt aus Tristate(drei Ausgangszustände)-Verstärkern 8 und 9, die mit Steuerschaltungen 10 bzw. 11 versehen sind. Der Ausgang des Verstärkers 8 ist mit dem Eingang des Verstärkers'9 verbunden; diese beiden Verstärker sind mit dem Leiter I₃ verbunden, dergestalt, daß der Verstärker 8 zur überführung der Daten (I/O) auf dem Leiter I₃ und der Verstärker 9 zum Empfangen der Daten (I/O) über den Leiter I₃ verwendet werden kann.

Wenn die Schaltung 11 durch die über die Steueranordnung 6 über die Leitung IO/M empfangene Kombination XXXXX001 ausgewählt ist, so steuert sie den Verstärker 8 an, wenn es sich um einen Schreibbefehl WB handelt, der vom Mikroprozessor 1 übertragen wurde. Ferner steuert die Schaltung 10 den Verstärker 9 an, wenn sie über die Leitung IO/M durch die Kombination XXXXX001 ausgewählt ist und es sich in diesem Falle um einen Lesebefehl RD handelt·, der vom Mikroprozessor 1 übertragen wurde. Die Verstärker 8 und 9 können durch das Signal RESET initiiert werden.

Die Steueranordnung 6 ist in Fig. 5 gezeigt. Es handelt sich um eine einfache Schaltung zum Dekodieren der in dem Register 5 enthaltenen Informationen. Die Schaltungen 12, 15 und 16 dekodieren das Adreßsignal XXXXX001 zum Anwählen der Schaltung

13006 7/0858

PA7. Die Schaltungen 13, 17, 18 und 19 dekodieren das Adreßsignal XXXXXOOO zum Anwählen des Zustandsregisters C/S5. Die Schaltungen 14, 20 und 21 dekodieren das Adreßsignal XXXXX100 zum Anwählen des Zeitzählers CT4.

Fig. 6 zeigt die in den Mikroprozessor vom Typ 8080 oder 8085 enthaltenen Arbeitsregister. Das Register A entspricht dem Akkumulator.

Die Register B, C, D, E sind Arbeitsregister, die speziell für die Entgegennahme von Daten eingerichtet sind. Die Register H und L sind Adreßregister. Das Register SP enthält die Adresse eines Stapelregisters und wird während der Verarbeitungsunterbrechungen benötigt, um auf die Adresse eines Stapels in dem Speicher zu zeigen, und den Inhalt bestimmter Register des Mikroprozessors zu bewahren oder die unterbrochenen Verarbeitungen wieder aufzunehmen. Das Register PC ist der Programmzähler, der bei der Ausführung eines Programms den Übergang zu dem nächsten Befehl ermöglicht. Das Register I ist ein Indexregister, das die Adressierung von Daten durch Indexierung ermöglicht.

Einzelheiten über die Funktion der Register finden sich in dem Werk "Les microprocesseurs" von Pierre Ie Beux und Rodnay Zaak, Hrsg. Soc. d¹ Edition Sybex, 313, rue Leco.urbe, 75015 Paris, C 1977,

Das in Fig. 7 gezeigte Flußdiagramm stellt die verschiedenen Schritte dar, die für den Ablauf des von dem Mikroprozessor der sendenden Station ausgeführten Mikroprogramms erforderlich sind. Im Schritt 101 legt der sendende Mikroprozessor die Verbindungleitung I₃ auf den Digitalzustand 0 und verändert den Zustand des Zeitzählers auf den Zeitwert, der für die Aussendung des Startsignals START und des wie in Fig. 3 gezeigt darauffolgenden Oktetts erforderlich ist. Die Beendigung der

13 0 0 67/0858

Aussendung des Startsignals verursacht eine Unterbrechung des Mikroprozessors 1. Das in dem Register R7 des Speichers RAM2 enthaltene zu überführende Oktett wird dann in das Akkumulatorregister A des Mikroprozessors 1 eingeladen, um den Wert des ersten Bits zu prüfen (Schritt 102). Die Schaltung PA7 überführt den entsprechenden Wert des ersten im Register R7 ausgelesenen Bits während der Schritte 103 und 104 auf den Leiter I₃. Im Schritt 105 wird das der zu übertragenden Nachricht entsprechende Paritätsbit berechnet und in eine Bitposition des Registers R8 des Speichers RAM2 überführt. Im Schritt 108 wird der Inhalt des Registers R7 um eine Binärposition nach links verschoben.

Dieser Vorgang wiederholt sich bei jedem von dem Zeitzähler abgegebenen ünterbrechungssignal und endet, wenn alle Bits des Oktetts nacheinander überführt sind. Der Schritt 107 besteht darin, daß überprüft wird, ob alle Bits überführt wurden. Im Schritt 109 wird das in dem Register R8 gespeicherte Paritätsbit überführt. Der Empfänger kann dann die Parität der Bits des empfangenen Oktetts berechnen und mit dem ebenfalls empfangenen Paritätsbit vergleichen. Wenn diese übereinstimmen, so wird der Übertragungszyklus beendet (Schritt 112). Wenn keine Übereinstimmung vorhanden ist, signalisiert der Empfänger dem Sender, daß ein Fehler vorliegt (Signal ER in Fig. 3), und ein neuer Überführungszyklus beginnt ausgehend mit dem Schritt 101.

Das in Fig. 8 gezeigte Flußdiagramm zeigt die von dem Empfänger durchgeführten Operationen, wenn er auf eine Nachricht aus dem Sender wartet. Diese Operationen bzw. Tests erfolgen durch wiederholtes Ablesen des Zustands der übertragungsleitung Im Schritt 114 wird die Ein/Ausgabeschaltung PA7 wiederholt so lange ausgelesen, bis der Zustand der Leitung I₃ 0 ist. Wenn der Zustand der Leitung 1 wird (Schritt 115), wird der Zähler GT4 mit einem vorbestimmten Zeitwert geladen (Schritt 116),

130067/08 5 8

um eine Unterbrechung der von dem Mikroprozessor ausgeführten Verarbeitung zu verursachen und das Auslesen der Schaltung PA7 zu veranlassen, wenn dieser Zeitwert erschöpft ist. Diese Überprüfung erfolgt im Schritt 122. Wenn in diesem Schritt der Zustand der Ein /Ausgabeschaltung 1 ist, versetzt sich der Empfänger in den Bereitschaftszustand zum Abwarten des Signals START; solange jedoch der Zustand der Ein/Ausgabeschaltung O ist, muß daraus geschlossen werden, daß die im Schritt 11.5 erfolgte Überprüfung an einem Störsignal erfolgte, woraufhin der Empfänger dann zum Schritt 114 zurückkehrt.

Fig. 9 zeigt die Sequenz beim Empfangen des Signals START. Im Schritt 125 liest der Empfänger den Zustand der Ein/Ausgabeschaltung PA7 aus. Der Zeitzähler CT4 wird mit einem vorbestimmten Zeitwert N₂ geladen, sobald der Zustand des Leiters 1- den Wert Null annimmt. Dieser Zeitwert wird im Schritt 129 im Rhythmus des internen Taktes des Mikroprozessors herunijergezählt, bis der Wert Null erreicht ist (Schritt 130). Wenn der Zähler CT auf Null geht, verursacht er eine Unterbrechung des Mikroprozessors, der dann die Ein/Ausgabeschaltung PA7 ausliest; wenn zu diesem Zeitpunkt der Sequenz der Leiter I₃ weiterhin den Wert Null aufweist, so bestätigt dies, daß ein Signal START tatsächlich vorhanden ist, und nicht etwa ein •Störsignal, so daß das Auslesen des Oktetts (im S'chritt 134) dann ablaufen kann.

Fig. 10 zeigt die Sequenz zum Auslesen eines Oktetts. Der Zeitzähler CT4 wird auf einen Zeitwert geladen, welcher der Zeitspanne entspricht, die zum Auslesen der acht übertragenen Bits benötigt wird. Wenn die Dauer eines Bits 1 ms beträgt, beträgt der in den Zähler CT4 eingegebene Zeitwert 8 ms. Jede Überführung eines Bits verursacht eine Unterbrechung des empfangenden Mikroprozessors (Schritt 136) zur Freigabe der Speicherung des an der Ein/Ausgabeschaltung PA7 ausgelesenen Bits im Register R7, zur Berechnung der Parität der bereits empfangenen Bits und Vergleich mit derjenigen des zuletzt empfangenen Bits und zum

,130067/0858

Einladen des berechneten Paritätsergebnisses in das Register R8 (Schritt 137). Wenn ein Oktett in das Register R7 überführt ist, nimmt der Zähler CT4.den Zustand Null an, zur gleichen Zeit wie das vom Sender übertragene Paritätsbit empfangen wird. Es erfolgt dann ein Vergleich zwischen dem vom Sender überführten Bit und dem zuvor berechneten und im Register R8 des Empfängers gespeicherten Bit (Schritt 140). Wenn die zwei Paritätsbits übereinstimmen/ erfolgte die übertragung fehlerfrei und wird als beendet angesehen; wenn jedoch ein Unterschied zwischen den Zuständen der beiden Paritätsbits festgestellt wird, liegt ein Übertragungsfehler vor, und dieser Fehler wird dem Sender signalisiert, indem die Leitung 1-, im Schritt 142 auf den Zustand Null gelegt wird; die Sequenz zur überprüfung des Zustande der Schaltung PA7 wird dann wieder aufgenommen (Schritt 113).

Das System zur Erforschung des Zustands des Leiters I₃ und zur Abgabe der Unterbrechungssignale ermöglicht die Synchronisation der senderseitigen Nachrichtenabgabe mit der Funktion der empfangenden Station. Auf diese Weise wird in zweierlei Hinsicht ein asynchroner Betrieb ermöglicht, nämlich: unabhängig von den in jeder Station ausgeführten Funktionen, da außerhalb der Unterbrechungsperioden die Stationen andere Aufgaben erfüllen können, die vollständig voneinander unabhängig sind, und unabhängig von den Programmen des Empfängers, da die Unterbrechungen jederzeit erfolgen können.

Die vorstehend beschriebenen Sequenzen können mittels der folgenden Befehlslisten verwirklicht werden, die im Speicher PROM7bis (Fig. 2) gespeichert sind, wobei die Befehle des Mikroprozessors INTEL 8080 verwendet werden.

130067/0858

SENDEN

Befehle

Erläuterung

100	OuT PA	IN Porte A
101	LHLD	CMP M
102	MOVA, M
103	MOV CT,A
104	LHLD
105	MOV B,M
	INT
106	LDA
107	SBB B
108	JZ NEXT (113)
109	LDA
10A	OUT Porte A
10B	MOV C,A ■ "
10C	ANA
10D	XRA, M
10E	LHLD
10F	MOV M,A
110	MOV A,C
111	RLC
112	MOV M,A
113	LDA
114	OUT Porte A
115	NOP
116	IN PORTE A
117	CPI
118	JNC NEXT (100)
119	RET
Ein/Ausgang-Prüfung
11A
11B

Ein/Ausg. Α<έ—

(Initiierung des Zählers CT4) CT<£ A

(Unterbrechung Zeitzähler)

C< A

Maske 1 000 Paritätsberechnung A

-R₈ © A₀

Parität in R8 M-:—R7

Verschiebung R7 . R7< A

wenn 1 = Fehler

Ende

⁴O"

-Zustand von PA7

Aq mit 1 vergleichen S=1 in PSW setzen, wenn

130067/0858

31215.4Q

11C RM NEXT=(IIA) 11D LHLD

11.E MOV CT, A 11F RET wenn S=1, zurück zu 11A H,L mit Inhalt des Speichers an den Adressen qq und PP laden AN

START

121	IN Porte	A
122	CMP M
123	RM NEXT	(121)
124	LHLD
125	' MOV A,M
126	MOV CT,A
127	RET
INT.	START .

128 PUSH PSW

129 IN PORTE A 12A CMP M

12B	RM NEXT (128)	LHLD .
12C	CMZ Lecture Octet	MOV A, M
OKTETT LESEN	MOV CT,A
12D	LX1 B
12E	RET
12F	INT
130	LHLD
131	MOV A,M
	RLC
132	MOV D,A
133
134
135

S« 1 in PSW ausführen,

wenn ^

zurück zu 121_f wenn S =

A und PSW aufbewahren

Z des PSW auf O setzen, wenn Ein/Ausg.-Schalt.=0 wenn Z=1, zurück zu 128

-O

13 0067/0858

_mn ·\ e; __M|

•/If

136 IN Porte A

137 MOV E,A

138 LHLD

139 XRA 13A MOV M,A 13B MOV AB 13C ORA D

13D LHLD

13E MOV M,A

13F INX B

140 LDA

141 SBB B

142 JP

143 RET

144 MOV A,E

145 LHLD

146 CMP M

147 JZ NEXT (149)

148 Fin

149 OUT porte A

150 CALL test porte

Adressierung von R8 Parität in A Parität in R8

Adressierung von R7 R7< A .

A<= 8

des PSW auf =

Adressierung von R8

In PSW Z auf 1 setzen, wenn Gleichheit vorhanden

130067/0858

Claims

"Psftentan w_Bglte.:.

Dipl.-lng. Dipl.-Chem. Dlpl.-lng.

E. Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerst rasse 19

8 München 60

29, Mai 1981

COMPAGNIE INTERNATIONALE POUR L'INFORMATIQUE CII - HONEYWELL BULL

94, Avenue Gambetta

75020 PARIS / Frankreich

Unser Zeichen: C 3304

Vorrichtung zur Signalübertragung zwischen zwei Datenverarbeitungsstationen

PATENTANSPRÜCHE

Vorrichtung zur Übertragung von Signalen zwischen zwei Informationsverarbeitungsstationen, von denen wenigstens eine im Inneren eines tragbaren Gegenstands angeordnet sein kann, wobei jede Station eine erste Einrichtung (1) zur Informationsverarbeitung mit einer Einrichtung (7) zum Aussenden von Informationen zu der anderen Station sowie einer Einrichtung (7, 2) zum Empfangen der von der anderen Station verarbeiteten Informationen umfaßt und wobei jede Station vorübergehend mit der anderen Station über eine Kopplungseinrichtung .gekoppelt werden kann, dadurch gekennzeichnet, daß die Informationen zwischen den Stationen in beiden Richtungen auf einer einzigen Verbindung übertragen werden, wobei die Informationen mittels der Variationen ein und desselben Signals übertragen werden, wenn die Stationen durch

130067/0 8B8

die Kopplungseinrichtung aneinandergekoppelt sind, und daß diese einzige Informationsübertragungsverbindung mit■ einer dritten Einrichtung (A, 7bis) zur Detektion eines vorbestimmten Zustarides der einzigen Verbindung verbunden ist, um der aussendenden Station zu signalisieren, daß die empfangende Station zur Entgegennahme der Informationen bereit ist, und daß ferner eine vierte Einrichtung in jeder Station vorgesehen ist, die Anwendung findet, wenn die Station aussendet, um ein Signal auszusenden, das die Parität der übertragenen Nachricht angibt, welche von der empfangenden Station gleichzeitig als Paritätsbit und als Nachrichtenende-Signal interpretiert wird.

2. Vorrichtung zur übertragung von elektrischen Signalen zwischen zwei Informationsverarbeitungsstationen nach Anspruch 1, dadurch gekennzeichnet, daß die erste und die zweite Verarbeitungseinrichtung jeweils durch wenigstens einen Mikroprozessor gebildet sind.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Empfänger dem Sender signalisiert (ER), daß er einen Übertragungsfehler festgestellt hat, indem er den Zustand der einzigen übertragungsleitung in einen vorbestimmten vorübergehenden Zustand versetzt, der verschieden von dem Zustand ist, welcher der sendenden Station signalisiert, daß die empfangende Station zur Entgegennahme der Informationen bereit ist.

4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Sendeeinrichtung jeder Station Mittel umfaßt, welche eine Neusynchronisation des Betriebs der aussendenden Station mit dem Betrieb der Empfangseinrichtung der anderen Station ermöglichen, wenn letztere eine Aufgabe beendet hat, so daß die auszuführenden Funktionen vollständig unabhängig von den Funktionen des Empfängers sind.

130067/0858

312154Q

5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die einzige Verbindung durch ein und
denselben Leiter gebildet ist und die für die Übertragung der InformationssignalG erforderliche Stromrückleitung
über einen zweiten Leiter erfolgt, der ebenfalls die zwei Stationen über die Kopplungseinrichtung miteinander verbindet.

1 3 0 0 6 7 / 0 8 B 8