DE2659621A1 - Anordnung zum uebertragen von datenbloecken - Google Patents

Anordnung zum uebertragen von datenbloecken

Info

Publication number
DE2659621A1
DE2659621A1 DE19762659621 DE2659621A DE2659621A1 DE 2659621 A1 DE2659621 A1 DE 2659621A1 DE 19762659621 DE19762659621 DE 19762659621 DE 2659621 A DE2659621 A DE 2659621A DE 2659621 A1 DE2659621 A1 DE 2659621A1
Authority
DE
Germany
Prior art keywords
data
words
arrangement
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762659621
Other languages
English (en)
Other versions
DE2659621C2 (de
Inventor
Daniel Rene Vinot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SA
Original Assignee
Bull SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SA filed Critical Bull SA
Publication of DE2659621A1 publication Critical patent/DE2659621A1/de
Application granted granted Critical
Publication of DE2659621C2 publication Critical patent/DE2659621C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Description

Patentanwälte
Dipl.-Ing. Dipl.-Chem. Dipl.-Ing.
E. Prinz - Dr. G. Hauser - G. Leiser
Ernsbergerstrasse 19 £. O v2 3 U £. \
8 München 60
*· 30. Dezember 1976
Zeichen: C 5111
Compagnie Internationale Pour l»Informatique CII- Honeywell Bull
94 Avenue Gambetta
. P A RIS (20) / Frankreich.
Anordnung zum Übertragen von Datenblöcken
Die Erfindung bezieht sich auf eine Anordnung zum Übertragen von Datenblöcken mit variablen Größen zwischen zwei Datenverarbeitungseinheiten, wobei die Schnittstellen zwischen diesen zwei Datenverarbeitungseinheiten unterschiedlich groß sind.
Insbesondere bezieht sich die Erfindung auf die Technik der Pufferung zwischen einer schnellen Peripherie und einem schnellen Speicher.
Es ist bekannt, zur Datenpufferung dynamische serielle Speicher zu verwenden. Solche Speicher werden derzeit von den Herstellern integrierter Schaltungen gebaut; als Beispiel eines seriellen dynamischen Speichers kann der Speicher mit der Bezeichnung MMI 5741 der Firma Monolithic Memories Inc. genannt werden.
709828/0721
Diese Produkte sind zwar vorteilhaft, doch sind sie in ihrer Anwendung nicht genügend anpassungsfähig und erfordern mehr oder weniger komplizierte externe Anpassungen an das spezielle Pufferprohlem.
Daraus ergeben sich Materialkosten, Komplikationen der technischen Realisierung, räumliche Verluste sowie eine Minderung der Leistungsfähigkeit "und der Zuverlässigkeit solcher Ausführungsformen.
Der Fortschritt auf dem Gebiet der Miniaturisierung elektronischer Schaltungen und insbesondere der Verwirklichung von Bauelementen in der LSI-Technologie ermöglichen eine Integration der Schaltungen in größerem Umfang. Dies ergibt beträchtliche Kosteneinsparungen, eine Vereinfachung des Aufbaus elektronischer Maschinen und eine Verbesserung der Zuverlässigkeit der Materialien,
Mit Hilfe der Erfindung soll eine Anordnung geschaffen werden, die in einfacher Weise unter Anwendung der LSI-Technologie realisiert werden kann und die mit großer Anpassungsfähigkeit den strukturellen Anforderungen Rechnung trägt, die in der Praxis an Schnittstellen zwischen Geräten mit unterschiedlichen Geschwindigkeiten gestellt sind, die Datengruppen mit unterschiedlicher Breite und unterschiedlicher Länge empfangen und aussenden können.
Nach der Erfindung ist die Anordnung mit einem seriellen dynamischen Speicher, der nach dem Prinzip arbeitet, daß zuerst eingegebene Daten zuerst wieder ausgegeben werden (first-in-first-out) gekennzeichnet durch
- Schnittstellenvorrichtungen zum Eingeben oder Übertragen von ankommenden oder abgehenden Daten mit ersten Speichereinrichtungen zum Speichern von Eingangsdatenwörtern und
709828/0721
* t' 2659691
zweiten Speichervorrichtungen zum Speichern von Ausgangsdatenwörtern, wobei die Datenspeicherkapazität dieser Speichereinrichtungen unterschiedlich ist,
Lesefreigabe-Steuervorrichtungen, die das Lesen der Speichereinrichtungen am Eingang der Anordnung abhängig von der Anzahl der übertragenen Wörter und die Fortschaltung der Datenwörter in dem seriellen Speicher freigeben, wobei diese Lesefreigabe-Steuervorrichtung^einerseits an die ersten Speichervorrichtungen und andrerseits an Einheiten außerhalb der Anordnung zur Synchronisierung der Eingangsinformationen der Anordnung angeschlossen sind,
Schreibfreigabe-Steuervorrichtungen, die das Schreiben der den seriellen Speicher verlassenden und in die Datenspeichereinrichtungen am Ausgang der Anordnung eintretenden Datenwörter abhängig von den im Innern der Datenspeichereinrichtungen am Ausgang der Anordnung verfügbaren Speicherplätze! freigeben, wobei diese Schreibfreigabe-Steuereinrichtungen einerseits an die zweiten Speichereinrichtungen und andrerseits an Einheiten außerhalb der Anordnung zur Synchronisierung der Ausgangsinformationen der Anordnung angeschlossen sind, und
Steuervorrichtungen zum Steuern der Anzahl der aus der Anordnung übertragenen Wörter, wobei diese Steuervorrichtungen mit den Schreibfreigabe-Steuervorrichtungen verbunden sind und das Schreiben von im seriellen Speicher gelesenen Informationswörtern in die zweiten Speichervorrichtungen abhängig von der bereits aus der Anordnung übertragenen Anzahl von Informationswörtern freigeben.
Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:
709828/0721
Fig «I die erfindungsgemäße Anordnung In vereinfachter Forms
Fig,2 Verbindungspunkte der Anordnung mit externen Baueinheiten sowie die die Anordnung bildenden Hauptbaueinheiten,
Figo3 eine genaue Darstellung eines Ausführungsbeispiels der internen Schaltungen der Anordnung, die das Übertragen von Daten zwischen unterschiedlichen Schnittstellen er-• möglichen,,
Fig.4 ein Zeitdiagramm zur Veranschaulichung der bei der Übertragung eines Worts erforderlichen Operationen,
Fig.5 ein Zeitdiagramm zur Veranschaulichung der bei der Übertragung von zwei Wörtern erforderlichen Operationen und
Fige6 eine spezielle Ausführungsform bei der Pufferung von in Serie geschalteten Anordnungen«
Für das Lesen der nachfolgenden Beschreibung wird vereinbart, daß unter dem Ausdruck M das Flipflop oder die Leitung geht auf "1m über" zu verstehen ists daß es sich dabei beim Übergang des Flipflops oder der Leitung vom Binärwert 11O'8 auf den Binärwert iD1m handelt, und daß der Übergang dieser Elemente auf den Zustand "1" am Ausgang Q des Flipflops oder an der Leitung einem Signal entspricht 9 das einen positiven oder einen negativen Spannungswert bezüglich eines Bezugspotentials hatρ das vereinbarungsgemäß der Spannungswert "0" ist und dem Binärwert 89O89 entspricht 0
Die in Fige1 dargestellte Anordnung besteht aus drei Teilens -der erste Teil 1 besteht.aus Registern zum Speichern von
709828/0721
Daten vor ihrer Übertragung zum Ausgang oder nach ihrer Übertragung zum Eingang des Kabels 5. Die Verbindung zwischen dem Eingang und dem Ausgang des Teils 1 mit dem Kabel 5 ist in zwei Richtungen wirksam.
Der zweite Teil 2 besteht aus einem seriellen dynamischen Speicher, der die Steuerungs- und Überwachungselemente enthält, die die Übertragung der Datenwörter zwischen dem ersten Teil und dem dritten Teil der Anordnung ermöglichen.
Der dritte Teil 3 besteht aus Registern zum Speichern von Daten vor ihrer Übertragung zum Ausgang oder nach ihrer Übertragung zum Eingang des Kabels 4.Die Verbindung zwischen dem Eingang und dem Ausgang des Teils 3 mit dem Kabel 4 ist in zwei Richtungen wirksam.
Das hier beschriebene Ausführungsbeispiel gilt für Daten aus zwei Wörtern, wenn es sich um eine Übertragung auf dem Kabel 5 handelt, und für Daten aus acht ¥örtern, wenn es sich um eine Übertragung auf dem Kabel 4 handelt. Bei der Berücksichtigung in der nachfolgenden Beschreibung stellt dies jedoch keine Einschränkung dar.
In Fig.2 sind die Yerbindungspunkte der Anordnung mit externen Baueinheit8ng sowie die die Anordnung bildenden Baueinheiten selbst dargestellt. Der serielle dynamische Speicher 1 is t als Rechteck zwischen dem ebenfalls als Rechteck dargestellten Speicherbereich 2 mit kleiner Kapazität«, der den ersten Teil von Figoi bildetj und dem ebenfalls als Rechteck dargestellten Speicherbereich 3 mit großer Kapazität dargestellt, der den dritten Teil von Fig.1 bildet. Das Rechteck 6 stellt den Steuer- und Kontrollbereich dar, der den zwei Speicherbereichen 2 und 3 und dem seriellen dynamischen Speicher 1 gemeinsam angehört.
709828/0721
Die Datenkabel 4 und 5 sind mit dem eine große Kapazität aufweisenden Speicherbereich 3 bzv/. mit dem eine kleine Kapazität aufweisenden Speicherbereich 2 verbunden.
An der rechten Seite von Figo2 sind verschiedene Leitungen dargestellt, mit deren Hilfe digitale Schaltungen im Innern der Anordnung kontrolliert und gesteuert werden können.
Ihre Symbole haben folgende Bedeutung:
Die Leitung DIR gibt an, in welcher Richtung die Übertragung zwischen den zwei Schnittstellen stattfindet.
Wenn angenommen wird, daß die Anordnung über das Kabel 4 einerseits mit einem seriellen Speicher und über das Kabel 5 andrerseits mit einer Periphieeinheit verbunden ist, dann nimmt das Signal DIR den Wert "i" an, damit die Eingabe von Daten, die von der Peripherieeinheit kommen, in den Speicher gekennzeichnet wird, während es den Wert "0" annimmt, wenn die Übertragung in der anderen Richtung erfolgen soll, d.h.bei der Datenausgabe aus dem Speicher.
Die Leitung MR dient der Initialisierung des Steuer- und Kontrollbereichs 6 der Anordnung vor jedem neuen Beginn einer Eingabe/Ausgabe-Operation.
Die Leitung SC wird zur Synchronisierung der Anordnung verwendet.
Die Leitung OTV ist im Ausführungsbeispiel vieradrig; sie hat zwei verschiedene Bedeutungen. Bei der Dateneingabe gibt sie die im natürlichen Binärcode codierte Anzahl von Datenwörtern an, die im Speicherbereich 3 mit großer Kapazität vorhanden sind. Im beschriebenen Ausführungsbeispiel liegt
709828/0721
- "ff' ~
die Anzahl zwischen O und 8. Diese Information wird synchron mit den an der Leitung SC erscheinenden Taktsignalen abgegeben. Bei der Datenausgabe haben nur zwei Adern eine Bedeutung; sie geben die Anzahl der veränderlichen Daten an, die im Speicherbereich mit kleiner Kapazität vorhanden sind. Im beschriebenen Ausführungsbeispiel liegt diese Anzahl zwischen 0 und 2. Diese Information wird synchron mit den an der Leitung SC erscheinenden Taktsignalen abgegeben.
Die Leitung IAE ermöglicht bei der Eingabe die Anzeige, daß die zwei Register im Speicherbereich 2 mit kleiner Kapazität leer sind und daß eine neue Operation ausgeführt werden kann, während sie bei der Ausgabe die Anzeige ermöglicht, daß die acht Register im Speicherbereich 3 mit großer Kapazität leer sind und daß eine neue Operation ausgeführt werden kann.
Die Leitung IAFE gestattet die Meldung von zwei Tatsachen: Bei der Eingabe zeigt sie an, daß der serielle dynamische Speicher 1 und der Speicherbereich 2 mit kleiner Kapazität leer sind; bei der Ausgabe zeigt sie an, daß der serielle dynamische Speicher und der Speicherbereich mit großer Kapazität leer sind. Diese Leitung kann zusammen mit anderen externen Signalen dazu verwendet werden, das Ende einer gerade stattfindenden Übertragung zu bestimmen und die Benutzung der verbleibenden Daten freizugeben.
Die Leitung LEE zeigt der Anordnung an, daß eine Operation ausgeführt worden ist, entweder t zur Erfassung von Daten oder zum Schreiben von Daten bei einer Eingabeoperation. Diese Leitung gibt die an der Leitung LCE angezeigten Werte
Die Leitung LCE ist vieradrig, und sie zeigt an, wie viele Daten im Verlauf einer Operaticn verarbeitet werden, wenn das Signal an der Leitung LEE vorhanden ist.
709828/0721
Vs.
Die Leitung SEE zeigt der Anordnung an, daß eine Operation ausgeführt worden ist, entweder zum Einschreiben eines Datenwerts bei einer Eingabeoperation oder zur Erfassung eines Datenwerts bei einer Ausgabeoperation. Diese Leitung gibt den von den Adern der Leitung SCE angezeigten Viert frei.
Die Leitung SCE ist zweiadrig; sie zeigt an,vieviele Daten im Verlauf einer Operation erfaßt werden, wenn das Signal an der Leitung SEE vorhanden ist.
Die Leitungen 4 für die ankommenden und abgehenden Daten sind für die Übertragung von acht Wörtern aus zwei Bits ausgelegt, und sie sind dem Speicherbereich mit großer Kapazität zugeordnet; die Übertragungen finden in zwei Richtungen statt. Auf den Datenleitungen 5, die dem Speicherbereich mit kleiner Kapazität zugeordnet sind, erfolgt die Übertragung von zwei Wörtern aus zwei Bits in zwei Richtungen.
In Fig.3 ist ein Ausführungsbeispiel der internen Schaltungen der Anordnung im einzelnen genau dargestellt. Zur Vereinfachung der Beschreibung ist eine Ausführungsform dargestellt worden, die Informationseingabeoperationen in den schnellen Speicher gestattet. Die Informationsausgabeoperationen erfordern Schaltungen, die den für Eingabeoperationen zu beschreibenden Schaltungengleichen, so daß es zum Verständnis der Erfindung nicht notwendig ist, diese Schaltungen zweimal darzustellen.
Die in Fig.3 dargestellte Schaltung besteht aus einer Gruppe von sieben Baueinheiten. Die erste Baueinheit ist ein serieller dynamischer Speicher 301, der nach dem Prinzip arbeitet, das zuerst eingegebene Daten zuerst wieder ausgegeben werden
709828/0721
(first-in-first-out). Die in diesen Speicher zu übertragenden Daten gelangen über die Klemmen 1 und 2.in diesen Speicher. Es kann Jeweils nur ein Datenwort auf einmal eingegeben werden. Das Wort enthält zwei Bits, wobei das niedrigstwertige Bit am Eingang 1 und das andere Bit am Eingang 2 eingegeben wird.
Der. Eingang 3 ist an die Leitung angeschlossen, an der das Signal SI zur Steuerung der Übertragung des an den Eingängen 1 und 2 anliegenden Worts in den seriellen Speicher 301 übertragen wird.
Der Ausgang 4 ist an die Leitung angeschlossen, die das Signal überträgt, das anzeigt, daß der Eingang des seriellen Speichers 301 für den Empfang eines Worts verfügbar ist.
Der Eingang 5 ist an die Leitung angeschlossen, die das Signal SO überträgt, das die Abgabe eines Worts an den Ausgängen 7 und 8 des seriellen Speichers 301 steuert.
Der Ausgang 6 ist an die Leitung angeschlossen, die das Signal OR überträgt, das anzeigt, daß ein Wort zur Abgabe aus dem seriellen Speicher 301 bereit ist.
Der Eingang 9 ist mit der Leitung verbunden, die das Synchronisierungstaktsignal SC überträgt.
Der Ausgang 10 ist mit dem Eingang 1 der UND-Schaltung verbunden. Er erzeugt das Signal FE, wenn der serielle dynamische Speicher leer ist.
Der serielle Speicher 301 besteht aus Registern, die zu einem stapel zusammengeschaltet sind; sobald ein Wort in das
1 709828/0 7 21
erste Register des Stapels (am unteren Stapelende) eingegeben worden ist, wird es nacheinander im Takt des Taktsignals SC in den Registern übertragen, damit es in das letzte freigebliebene Register gelangt, das dem vom zuletzt eingegebenen Wort besetzten Register vorangeht.
Die die Schnittstelle mit den Baueinheiten außerhalb der Anordnung bildenden Einrichtungen enthalten eine erste Einrichtung, deren Aufgabe die Speicherung der in die Anordnung eintretenden Daten ist, sowie eine zweite Einrichtung, deren Aufgabe die Speicherung der abgehenden Daten ist; die erste Einrichtung ist dabei durch das Register 302 dargestellt, das zwei Wörter mit einer Länge von jeweils zwei Bits speichern kann. Die zwei ( ale erstes und als zweites Wort) bezeichneten Wörter kommen über die vier Adern des Kabels DI an, das die Anordnung mit einer externen Peripherieeinheit verbindet. Zur. Vereinfachung des Schaltbildes ist nur ein einziger Eingang dargestellt worden, der mit 1 bezeichnet ist. Das Register 302 empfängt an seinem Eingang 2 das Synchronisierungstaktsignal SC. Ein oder .zwei Wörter werden im Register 302 dadurch geschrieben, daß an dessen Eingang 6 ein Schreibsteuersignal angelegt wird. Es ist möglich, nur ein Wort zu schreiben, wenn dieses Wort stets einem festen Bereich des Registers entspricht (beispielsweise das erste Wort).
Die Ausgabe der Daten aus dem Register 302 erfolgt wortweise an den Ausgängen 4 und 5» die mit den Eingängen 1 und 2 des Speichers 301 verbunden sind. Die Auswahl der zwei im Register 302 enthaltenen Wörter beim Lesen erfolgt durch Anlegen eines Signals an den Eingang 3 dieses
709828/0721
Registers. Wenn beispielsweise am Eingang 3 der Signalwert 11O" anliegt, dann wird das erste Wort gelesen, während beim Signalwert "1" am Eingang 3 das zweite Wort gelesen wird.
Das Steuersignal zum Schreiben in das Register 302 wird an der Leitung geliefert, die die Klemme 6 dieses Registers mit der Klemme der Übertragungsanordnung verbindet, an die das Signal SEE angelegt wird.
Das Steuersignal zum Lesen des Registers 302 wird an der Leitung geliefert, die die Klemme 3 des Registers mit dem JK-Flipflop 313 verbindet, und an der jedesmal dann der Signalwert "1" auftritt, wenn das zweite Wort im Register gelesen werden soll.
Die zweite Einrichtung wird von der Gruppe der zwei Register 303 und 304 gebildet. Dies sind Serienschieberegister. Die Eingänge 1 dieser Register sind jeweils mit den Ausgängen und 8 des seriellen Speichers 301 verbunden. Sie empfangen an ihrem Eingang 2 das Taktsignal, das in jeder Taktperiode die serielle Verschiebung eines Bits um eine Bitstelle zur nächsten Bitstelle in jedem der Register steuert. Der Eingang 2 jedes dieser Register ist mit dem Ausgang 5 der UND-Schaltung 305 verbunden, die vier Eingänge aufweist; die Aufgabe dieser UND-Schaltung besteht darin, die Übertragung der.Taktsignal SC zum Eingang 2 jedes der Register 303 und 304 freizugeben.
Die Ausgänge 3 bis 10 der Schieberegister 303 und 304 sind an Leitungen A1 bis AQ bzw. B1 bis BQ angeschlossen, die das Kabel DO bilden, das die Anordnung mit dem externen schnellen Speicher verbindet.
709828/0721
Wenn ein Wort den dynamischen seriellen Speicher 301 über die Klemmen 7 und 8 verläßt, dann gelangt es über den Eingang in die Register 303 und 304, wobei das Bit mit dem niedrigsten Signalwert in den Eingang 1 des Registers 304 eingegeben wird. Wenn die zwei Register 303 und 304 gefüllt sind, dann entspricht jede Bitposition in einem Register im anderen Register der Bitposition des entsprechenden Datenworts. Das erste eingegebene Wort wird daher durch das Wertpaar BqAq repräsentiert", während das letzte eingegebene Wort durch das Wertpaar B1A1 repräsentiert wird. Eine aus acht Wörtern zu je zwei Bits bestehende Dateninformation wird über das Kabel DO in der folgenden Leitungsreihenfolge übertragen:
1 A1 B2 A2 B7 A7 B8 Ag
8.Wort 7.Wort 2.Wort I.Wort
Die vierte Einrichtung der Übertragungsanordnung bildet die Steuervorrichtungen, die das Lesen der Datenspeichervorrichtungen am Eingang der Übertragungsanordnung abhängig von der Anzahl der verarbeiteten Wörter und somit die Folge der Datenwörter in das Innere des seriellen Speichers 301 freigeben. Diese Steuervorrichtungen werden von der Gruppe aus zwei RS-Flipflops 310 und 311 und zwei JK-Flipflops 313 und 314 gebildet.
Die RS-Flipflops 310 und 311 sind mit ihrem S-Eingang jeweils an eine von zwei Adern der Leitung SCE angeschlossen, die die Übertragungsanordnung mit den externen Baueinheiten verbindet, und sie zeigen bei einer Eingabe-
709828/0721
übertragung an, oö die übertragung der Daten in das Register 302 in der Länge eines Worts oder in der Läng© von zwei Wörtern stattfindet.
Falls die Übertragung der Länge eines Worts stattfindet, nimmt das Flipflop 310 den Zustand "1" an, während bei einer Länge von zwei Wörtern das Flipflop 311 den Zustand 111" annimmt.
Die Nullstellung dieser zwei Flipflops findet statt, wenn an ihren Eingang R ein Signal mit dem Wert "1" angelegt wird.
Der Eingang R der zwei Flipflops 310 und 311 ist jeweils mit dem Ausgang 3 der ODER-Schaltung 312 verbunden, die zwei Eingänge aufweist.
Der Eingang 1 der ODER-Schaltung 312 ist mit dem Ausgang Qx des Flipflops 314 verbunden, und ihr Eingang 2 ist mit dem Ausgang Q des Flipflops 313 verbunden.
Die Flipflops 310 und 311 werden somit jedesmal dann auf den Wert "0" zurückgestellt, wenn sich das Flipflop 314 im Zustand "0" oder das Flipflop 313 im Zustand "1" befindet. Das Nullstellen und das Einstellen auf den Wert "1" erfolgt bei den Flipflops 310 und 311 synchron mit dem Taktsignal, das an die Leitung angelegt ist, die den Eingang CK jedes Flipflops mit der Außenklemme der Übertragungsanordnung verbindet, die das Signal SC empfängt.
Das JK-Flipflop 314 erzeugt das Signal IAE. Das Signal IAE ist vorhanden, wenn sich das Flipflop 314 im Zustand "1"
70982 8/0721
2C59G21
befindet. Der übergang dieses Flipflops in den Zustand "1" erfolgt dadurch, daß an seinen Eingang J ein Signal mit dem Wert "1W angelegt /wird. Der Eingang J dieses Flipflops 314 ist mit dem Ausgang 3 der ODER-Schaltung 315 verbunden, die zwei Eingänge aufweist. Der Eingang 1 dieser ODER-Schaltung 315 ist mit dem Ausgang 5 der UND-Schaltung 317 verbunden. Der Eingang 2 der ODER-Schaltung 315 ist mit dem Ausgang 4 der UND-Schaltung 318 verbunden. .
Der Eingang 1 der UNDASchaltung 317 ist mit dem Ausgang 2 des Negatorverstärkers 319 verbunden, dessen Eingang 1 mit der ^externen Klemme der Übertragungsanordnung verbunden ist, die das Signal SEE empfängt.
Der Eingang 2 der UND-Schaltung.317 ist; am Ausgang Q des Flipflops 311 angeschlossen, sodaß auf diese Weise die UND-Schaltung 317 freigegeben wird, wenn eine: Zweiwortübertragung .·■ vorliegt.
Der Eingang 3 der UND-Schaltung 317 ist mit dem Ausgang 4 des seriellen Speichers 301 verbunden, so daß sie freigegeben wird, wenn das Eingangsregister des Speichers 301 leer und zur Aufnahme eines Worts bereit ist. . -
Der Eingang- 4 der UND-Schaltung 317 ist mit dem Ausgang Q des L2-Flipflops 313 verbunden, das die UND-Schaltung 317 während des Lesezyklus des zweiten Worts im Register 302 freigibt.
Die UND-Schaltung 318 wird für LesezyM en eines Worts freigegeben. Der Eingang 1 der UND-Schaltung 318 ist mit dem Ausgang 2 des Negatorverstärkers 319 verbunden.
709828/0721
2G59621
Der Eingang 2 der UND-Schaltung 318 ist mit dem Ausgang des seriellen Speichers 301 verbunden.
Der Eingang 3 der UND-Schaltung 318 ist mit dem Ausgang Q des RS-Fli-pflops 310 verbunden, das diese UND-Schaltung für die Dauer eines Lesezyklus eines Worts im Register freigibt. Die Nullstellung des Flipflops 314 erfolgt dadurch, daß· an seinen Eingang K ein Signal mit dem Wert "1" angelegt wird; dieser Eingang K ist an die externe Klemme der Übertragungsanordnung angeschlossen, die das Signal SEE empfängt.
Das JK-Flipflop 313 erzeugt das Signal L2. Das Signal L2 ist dann vorhanden, wenn sich das JK-Flipflop 313 im Zustand "1" befindet. Der Eingang J des Flipflops ist mit dem Ausgang 4 der UND-Schaltung 316 verbunden, deren Eingang 1 mit dem Ausgang Q des IAE-Flipflops 314 verbunden ist; der Eingang 2 dieser UND-Schaltung ist mit dem IR-Ausgang 4 des seriellen Speichers 301 verbunden, während ihr Eingang 3 mit dem Ausgang Q des Flipflops 311 verbunden ist.
Der Eingang K des FlLpflops 313 ist durch feste Verdrahtung auf den Signalwert "1" gelegt. Die Nullstellung des Flipflops 313 erfolgt somit bei dem Taktzyklus, der auf den Taktzyklus folgt, der es auf den Zustand "1" eingestellt hat.
Die fünfte Einrichtung der Übertragungsanordnung wird von den Steuervorrichtungen gebildet, die das Schreiben der .aus dem seriellen Speicher 301 kommenden Datenwörter freigeben und in die Speichereinrichtungen 303 und 304 die Daten am Ausgang der Übertragungsanordnung abhängig von verfügbaren Speicherplätzen eingeben. Diese Steuer-
' 709828/0721
2G59621
-Xi.
vorrichtungen werden von der Gruppe gebildet, die aus der UND-Schaltung 305 und den Negatorverstärkern 306 und 307 besteht.
Der Ausgang 5 der UND-Schaltung 305 ist an die zwei Eingänge 2 der Register 303 und 304 angeschlossen. Der Eingang 1 der UND-Schaltung 305 ist mit dem Ausgang 2 des Verstärkers 306 verbunden.
Der Eingang 2 der UND-Schaltung 305 ist an den Ausgang 2 des Verstärkers 307 angeschlossen.
Der Eingang 3 ist mit der externen Klemme der Übertragungsanordnung verbunden, die das Taktsignal SC empfängt.
Der Eingang 4 ist am Ausgang 6 des seriellen Speichers 301 angeschlossen; das an ihm auftretende Signal hat den Wert "1" , wenn das Signal OR vorhanden ist.
Der Eingang 1 des Negatorverstärkers 306 ist mit dem Ausgang GU des Zählers 308 verbunden; das an ihm anliegende Signal hat den Wert "1" , wenn acht Wörter in den Äusgangsregistern 303 und 304 vorhanden sind.
Der Eingang 1 des Negatorverstärkers 307 ist mit der externen Klemme der Übertragungsanordnung verbunden, die das Signal LEE empfängt.
Die sechste Einrichtung der Übertragungsanordnung wird von einem Zähler 308 aus vier Kippschaltungen und aus einem Subtrahierer 309 gebildet. Der Zähler weist einen Zähleingang CK auf, der mit dem Ausgang 5 der UND-Schaltung 305 verbunden ist; sein Fortschalten erfolgt synchron mit der Füllung der Register 303 und 304, wobei ein Eingang 1 den Beginn
709828/0721
der Zählung bei einem Wert ermöglicht, der vom Zustand der an den Paralleleingängen EQ und E^ anliegenden Bits bestimmt wird. Der Zählvorgang erfolgt im natürlichen Binärcode. Die Eingänge 1, 2, 3 und 4 des Substrahierers 309 sind an externe Anschlußklemmen der Übertragungsanordnung angeschlossen, die die vier Adern der Leitung LCE aufnehmen; die Eingänge 5, 6, 7 und 8 sind an die Ausgänge Qq, GL, Qp bzw. GW des Zählers 308 angeschlossen, die ihrerseits an externe Klemmen der Übertragungsanordnung-angeschlossen sind, die die vier Adern der Leitung OTV aufnehmen.
Der Subtrahierer 309 hat die Funktion, die an den Leitungen OTV und LCE auftretenden Binärwerte zu subtrahieren, wobei das Subtraktionsergebnis an den Ausgängen 9, 10 und 11 des Subtrahierers 309 erscheint.Die Ausgänge 9, 10 und'11, die anzeigen, wieviele Zeichen in den Registern 303 und 304 verbleiben, sind an die Eingänge eQ, e,. bzw. e2 des Zählers 308 angeschlossen.
Die siebte Einrichtung besteht aus der UND-Schaltung 320, die an ihrem Eingang 1 das vom dynamischen seriellen Speicher 301 kommende Signal FE und an ihrem Eingang 2 das Signal IAE empfängt, das über die Leitung übertragen wird, die den Eingang 2 mit dem Ausgang Q des IAE-Flipflops 314 verbindet. Der Ausgang 3 der UND-Schaltung 320 erzeugt das Signal IAFE, das von der Ubertragungsanordnung abgegeben wird und das anzeigt, daß der serielle dynamische Speicher und der Speicherbereich mit kleiner Kapazität leer sind.
Wenn also eine Übertragung am Kabel DI beendet ist, dann erlangt die externe Baueinheit durch Lesen des Zustandes des Signals IAFE Kenntnis über das, was noch im Register 302 und im seriellen dynamischen Speicher der Ubertragungsanordnung vorhanden ist.
709828/0721
26S9621
Unter der Annahme, daß das Kabel DI an eine Peripherieeinheit angeschlossen ist, erfolgt ein Schreibvorgang in den schnellen Speicher,bei dem in der Peripherieeinheit mittels der hier zu beschreibenden Übertragungsanordnung gelesenen Informationen geschrieben werden, in der folgenden Weise:
Bei jeder Beendigung eines Lesevorgangs des Registers 302 wird das IAE-Flipflop 314 von.der ODER-Schaltung 315 in den Zustand "1" zurückgestellt, wenn das Signal IR aus dem Speicher 301 vorhanden ist, d.h.,-wenn das Eingangsregister dieses Speichers leer ist. Es kann also ein neuer Datenwert zu der Anordnung über das Kabel DI übertragen werden. Die Leitung SEE zeigt in ihrem Zustand »1» an, daß die am Kabel DI vorhandenen. Daten verfügbar sind. Gleichzeitig mit dem Übergang des Signalzustandes an der Leitung SEE auf den Wert "1" zeigt die Leitung SCE die Anzahl der für die Übertragung zugelassenen Wörter an. Wenn nur ein einziges Wort zugelassen ist, nimmt das Flipflop 310 den Zustand "1" an. "
Wenn zwei Wörter zugelassen sind, nimmt das Flipflop 311 den Zustand "1" an.
Der Übergang des Signals an der Leitung SEE auf den Wert "1" gibt das Schreiben der am Kabel DI vorhandenen Daten in das Register 302 frei, indem der Eingang 6 dieses Registers auf den Zustand "1" gebracht wird.
Das Schreiben in das Register 302 findet während eines Taktzyklus statt, und· am Ende dieses Taktzyklus wird das IAE- Flipflop 31:4 auf Grund der Bedingung SEE = 1 an seinem Eingang K und dem Abfall des Taktsignals SC in den Zustand "0" zurückgestellt.
709828/0721
Das Signal am Ausgang Qx des IAE-Flipflops hat somit den Wert "1" und gibt den SI-Eingang 3 des seriellen Speichers 301 frei, so daß das Schreiben eines Worts in diesen Speicher freigegeben wird; das Schreiben findet während eines Taktzyklus nach dem Abfall des Signals IAE statt.
Bei der Übertragung eines einzigen Worts befindet sich das Flipflop 310 im Zustand "1" , und es gibt den Eingang der UND-Schaltung 318 frei. Die Rückstellung des Flipflops 314 in den Zustand"1" erfolgt , wenn die drei Bedingungen SEE = 0, IR = 0 und Ausgangssignal des Flipflops 310 am Ausgang Q = 1 beim Abfall des Taktsignals SC erfüllt sind. Dies findet im Augenblick des Schreibens eines Worts in den Speicher 301 statt. Da sich das lAE-Flipflop wieder im Zustand "1 " befindet, kann eine neue Übertragungsoperation beginnen.
Bei der Übertragung von zwei Wörtern nimmt das Flipflop 311 den Zustand "1" an und gibt den Eingang 2 der UND-Schaltung frei. Das Rückstellen des IAE-Flipflops 314 in den Zustand "1" erfolgt dann, wenn die vier folgenden Bedingungen erfüllt sind: SEE=O, Ausgangssignal des Flipflops 311 am Ausgang Q=1, IR=1 und Ausgangssignal des L2-Flipflops 313 am Ausgang Q=1. Beim Übergang des L2-Flipflops 313 ih den Zustand "1" wird das Schreiben des zweiten Worts in den Speicher 301 freigegeben. Dieses Flipflop geht in den Zustand "1" über, wenn die drei folgenden Bedingungen am Eingang der UND-Schaltung 316 erfüllt sind: IAE=O, IR=1 und Ausgangssignal des Flipflops 311 am Ausgang Q=1; dies erfolgt dann, wenn das erste Wort in den Speicher 301 übertragen worden ist.Das lAE-Fipflop zeigt bei der Rückkehr in den Zustand "1" an, daß das Register 302 leer ist und daß eine neue Operation ausgeführt werden kann.
Die im Register 302 gelesenen Daten werden im Takt des Taktsignals SC in den seriellen Speicher 301 geschoben.
709828/0721
Wenn am Ende des seriellen Speichers 301 ein Wort erscheint, dann wird dessen Ankunft durch den Übergang des Signals OR auf den Wert 11I" gemeldet, der dann den Eingang 4 der UND-Schaltung 305 freigibt. Wenn keine Datenentnahme an der Leitung DO vorliegt (LEE =0) und wenn sich der Zähler 308 nicht in seinem achten Zählerstand befindet, wird das Wort zur Abgabe aus dem Speicher 301 durch das an seinem Eingang 5 vorliegende Signal SO freigegeben, und es erfolgt die Übertragung in die erste Position der Register 303 und 304.' Für die zur Abgabe aus dem Speicher 301 bereitstehenden Wörter erfolgt die Operation bei jedem folgenden Taktimpuls. Wenn auf diese Weise acht Wörter in die Register 303 und 304 geschoben worden sind, nimmt das Signal am Ausgang Q^ des Zählers 308 den Wert "1" an, der anzeigt, daß eine Entnahmeoperation ausgeführt werden kann.
Die Entnahmeoperation besteht darin, daß die in den Registern 303 und 304 gespeicherten Daten über das Kabel DO in den schnellen externen Speicher übertragen werden können.
Die Einstellung des Signals an der Leitung LEE auf den Wert "1" zeigt der Übertragungsanordnung an, daß die am Kabel DO anliegenden Daten erfaßt worden sind, und gleichzeitig zeigt die Leitung LCE in einem natürlichen Binärcode die Anzahl der Wörter an, die entnommen worden sind. Diese Informationen werden von der Kontrollogik der Übertragungsanordnung zur Aktualisierung des Werts verwendet, der an der Leitung OTV ebenfalls in einem natürlichen Binärcode angezeigt wird.
D3r Subtrahierer 309 bildet die Differenz zwischen den Werten an den Leitungen OTV und LCE, und er stellt den Zähler 308 wieder auf den Binärwert zurück, der an seinen Eingängen E4., EQ und E, erscheint. Diese erneute Initialisierung hat zur Folge, daß das Signal
709828/0721
am Ausgang Q, des Zählers 308 abfällt, so daß das Auffüllen der Register 303 und 304 mit neuen Wörtern, die aus dem seriellen Speicher 301 kommen, erneut freigegeben wird.
Der mit dem Subtrahierer 309 verbundene Zähler 308 hat folgende Aufgabe:
1, Er gewährleistet die Regelung der Durchsatzmenge der abgehenden Datenwörter beim Auffüllen der Speicherregister durch diese Wörter hinsichtlich ihrer Anzahl auf die Anzahl der Wörter, die aus der Übertragungsanordnung nach außen übertragen worden sind.
2. Er wirkt auf die Breite der abgehenden Daten an der Schnittstelle ein. Diese Breite wird von einer außerhalb der tJbertragungsanordnung gegebenen Angabe durch die über die Leitung LCE übertragenen Informationen gesteuert.
Wenn die Übertragungsanordnung also mit einem Ausgangsdaten-Speicherbereich ausgestattet ist, der η Wörter enthalten kann, und wenn sie an einen externen Empfänger mit Hilfe einer 2n-»adrigen Verbindung (für den Fall, daß ein Wort zwei Bits enthält) verbunden ist, dann kann das Lesen der Daten über eine beliebige Breite zwischen den möglichen Werten von 1 bis η Wörtern erfolgen, wobei die Einstellung der Breite mit Hilfe der Leitungen LCE gewährleistet wird, deren Anzahl χ + 1 beträgt, so daß sich ergibt: η = 2X.
Die gleichen Ausführungen gelten auch für die Regelung der Wortdurchsatzmenge im Speicherbereich der ankommenden Daten.
Die Regelung der Durchsatzmenge der ankommenden Daten wird durch das IAE-Flipflop gewährleistet, das den Übertragungsdatenwert abhängig von der Anzahl der übertragenen
709828/0721
Wörter kontrolliert, die von der Leitung SCE angegeben wird.
Die Steuerung der Breite der ankommenden Daten der Schnittstelle wird ebenfalls über die Leitung SCE gesteuert.
Wenn die Übertragungsanordnung somit mit einem Eingangsdaten-Speicherbereich mit m Wörtern versehen ist, dann kann sich das Schreiben der Daten in der Übertragungsanordnung über eine beliebige Breite zwischen 1 und m erstrecken, indem 2, 4," ....2m Adern im Falle einer Wortbreite von 2 Bits benutzt werden, und es werden x+1 Steueradern SCE benötigt, wobei gilt: m = 2X.
In den Figuren 4 und 5 ist der zeitliche Ablauf der Signale IAE und SEE mit den aufeinanderfolgenden Übertragungszeiträumen dargestellt, die beschrieben worden sind.
Es ist zu erkennen, daß die Datenübertragung durch die eben beschriebene Übertragungsanordnung auch in der anderen Richtung vor sich gehen können muß.
In diesem Fall hat das Register 302 eine Kapazität von 16 Bits anstelle von vier Bits. Die Rollen der Verbindungskabel DO und DI sind vertauscht. Das Kabel DO führt dabei an den Paralleleingang eines Registers 302 mit 16 Bits. Das Kabel DI ist mit dem Ausgang von zwei Schieberegistern mit jeweils zwei Bits verbunden. Der Zähler 308 hat die Kapazität 2. Die Umschaltung zwischen der einen Übertragungsart und der anderen muß vom Signal DIR gesteuert werden, das an eine externe Anschlußklemme der Übertragungsanordnung angelegt wird.
Fig.6 zeigt eine spezielle Schaltung, bei der von einer Verbindung von zwei in Serie geschalteten Übertragungsanordnungen Gebrauch gemacht wird. Durch Zusammenfügen
709828/07 21
2653621
mehrerer Übertragungsanordnungen ist es möglich, mehrfache Anpassungen zwischen Schnittstellen mit unterschiedlichen · Breiten vorzunehmen. Fig.6 veranschaulicht eine Anpassung zwischen einer 4-Wort-Schnittstelle und einer 8-Wort-Schnittstelle.
Die vier Wörter werden an den Eingang des Speicherbereichs mit der Kapazität der Anordnung 2 angelegt, die sie behalten kann, da ihre Kapazität den Viert 8 hat.
Am Ausgang ist der Speicherbereich mit kleiner Kapazität, der nur maximal zwei Wörter abgibt, mit dem Speicherbereich mit kleiner Kapazität der Anordnung 1 verbunden, damit eine Abgabe zum Speicherbereich mit großer Kapazität in Form von 8 Wörtern erfolgt.
Die Übertragung kann natürlich auch in der umgekehrten Richtung erfolgen.
Es sind auch andere Kombinationen solcher Anordnungen möglich; insbesondere könnten sie parallel oder parallel/ seriell .entsprechend der Art der gewünschten Anpassung geschaltet werden.
Das beschriebene Beispiel ist nur eine mögliche Ausführungsform der Erfindung, und es ist erkennbar, daß der Fachmann im Rahmen der Erfindung auch weitere Abwandlungen vornehmen kann.
709828/0721
Le e rs e i te

Claims (14)

  1. Patentansprüche
    Anordnung zum Übertragen von Datenblöcken mit variabler Länge zwischen zwei verschieden breiten Schnittstellen mit einem seriellen Speicher, bei dem zuerst eingegebene Daten zuerst wieder ausgegeben werden (first-in-first-out), gekennzeichnet durch Schnittstellenvorrichtungen zum Eingeben oder Übertragen von ankommenden oder abgehenden Daten mit ersten Speichereinrichtungen zum Speichern von Eingangsdatenwörtern und zweiten Speichereinrichtungen zum Speichern von Ausgangsdatenwörtern, wobei die Datenspeicherkapazität dieser Speichereinrichtungen unterschiedlich ist, Lesefreigabe-Steuervorrichtungen, die das Lesen der Speichereinrichtungen am Eingang der Anordnung abhängig von der Anzahl der übertragenen Wörter und die Fortschaltung der Datenwörter in dem seriellen Speicher freigeben, wobei diese Lesefreigabe-Steuervorrichtungen einerseits an die ersten Speichereinrichtungen und andrerseits an Einheiten außerhalb der Anordnung zur Synchronisierung der Eingangsinformationen der Anordnung angeschlossen sind, Schreibfreigabe-Steuervorrichtungen, die das Schreiben der den seriellen Speicher verlassenden und in die Datenspeichereinrichtungen am Ausgang der Anordnung eintretenden Datenwörter abhängig von den im Innern der Datenspeichereinrichtungen am Ausgang der Anordnung verfügbaren Speicherplätzen freigeben, wobei diese Schreibfreigabe-Steuervorrichtungen einerseits an die zweiten Speichereinrichtungen und andrerseits an Einheiten außerhalb der Anordnung zur Synchronisierung der Ausgangsinformationen der Anordnung angeschlossen sind und Steuervorrichtungen zum Steuern der Anzahl der aus der Anordnung übertragenen Wörter, wobei diese Steuervorrichtungen mit den Schreibfreigabe-Steuervorrichtungen verbunden sind und das Schreiben von im seriellen Speicher gelesenen Informationswörtern in die zweiten Speichereinrichtungen abhängig von der bereits
    709828/0721
    ORIGINAL INSPECTED
    -SU
    aus der Anordnung übertragenen Anzahl von Informationswörtern freigeben.
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Lesefreigabe-Steuervorrichtungen Einrichtungen zur Erfassung der Anzahl der Datenwörter vor dem Lesen im
    Eingangsdaten-Speicherbereich zur Eingabe in den seriellen Speicher gestatten, wobei diese Einrichtungen an Meldeeinrichtungen angeschlossen sind, die melden, daß eine weitere Übertragung von Wörtern am Eingang ausgeführt
    werden kann, wenn die Eingangsinformations-Speichereinrichtungen leer sind.
  3. 3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuervorrichtung^, zur Freigabe des Schreibens von Datenwörtern aus dem seriellen Speicher und in die Ausgangsdaten-Speichereinrichtungen der Anordnung eine Bedingungsschaltung enthalten, die die Eingabe der Wörter in den Ausgangsdatenwörter-Speicherbereich freigibt, wenn ein Wort für die Abgabe aus dem seriellen dynamischen
    Speicher bereit ist, falls der Ausgangsdatenwort-Speicherbereich nicht voll ist und falls nicht gerade
    der Datenentnahmevorgang im Ausgangsdaten-Speicherbereich stattfindet.
  4. 4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuervorrichtungen zur Steuerung der Anzahl der aus der Anordnung nach außen übertragenen Wörter einen Zähler für die Anzahl der in den Ausgangsdatenwort-Speichereinrichtungen gespeicherten Wörter enthält, dessen Ausgänge einerseits an externe Anschlußklemmen der Anordnung und andrerseits an erste Eingänge eines Subtrahierers angeschlossen sind, dessen zweite Eingänge die Anzahl der bei dem Entnahmevorgang gelesenen Wörter empfängt, wobei die
    Differenz der Wortzahlen vom Ausgang des Subtrahierers
    709828/0721
    - gß"-
    wieder in den Zähler eingegeben wird.
  5. 5. Anordnung nach Anspruch 1 und 4, dadurch gekennzeichnet, daß der Zähler bei Erreichen der Speicherkapazität der Ausgangsdaten-Speichereinrichtungen ein Signal abgibt, das jede weitere Übertragung von Datenwörtern in diese Speichereinrichtungen vom Ausgang des seriellen Speichers verhindert.
  6. 6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangsdaten-Speichereinrichtungen von einem Register mit Paralleleingang gebildet sind, in das mehrere Daten? Wörter parallel geschrieben und aus dem Datenwörter Wort für Wort durch Multiplexierung der Ausgänge gelesen werden können.
  7. 7. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangsdaten-Speichereinrichtungen von seriellen Schieberegistern gebildet sind, deren Eingänge an die Ausgänge des seriellen Speichers angeschlossen sind.
  8. 8. Anordnung nach Anspruch 1, gekennzeichnet durch eine Bedingungsschaltung, die anzeigt, daß der dynamische serielle Speicher und der Eingangsdaten-Speicherbereich voll sind.
  9. 9. Anordnung zum Übertragen von Datenblöcken mit variabler Länge zwischen zwei verschieden breiten Schnittstellen, mit einem seriellen Speicher, bei dem zuerst eingegebene Daten zuerst wieder ausgegeben werden (first-in-first-out) und der an Schnittstelleneinrichtungen zur Eingabe oder Ausgabe von Daten angeschlossen ist, dadurch gekennzeichnet, daß die Schnittstelleneinrichtungen einerseits an Regelvorrichtungen zum Regeln des Datendurchsatzes durch die Schnittstelleneinrichtungen und andrerseits an Steuervorrichtungen zum Steuern der Breite der Eingangs- und Ausgangsdaten in den Schnittstelleneinrichtungen angeschlossen sind.
  10. 10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß
    709828/0721
    die Steuervorrichtungen zur Steuerung der Breite der Ausgangsdaten ihrerseits von einem externen Bestimmungssignal gesteuert werden, das am Eingang in Form eines Worts mit x+1Bits ankommt und die Au; schiedlichen Datenbreiten gestattet.
    Worts mit x+1Bits ankommt und die Auswahl von 2X unter-
  11. 11. Anordnung nach Anspruch 9 * dadurch gekennzeichnet, daß die Steuervorrichtungen zur Steuerung der Breite der Ausgangsdaten von einem Subtrahierer gebildet sind, dessen Ausgang mit einem summierenden Zähler für die Anzahl der in der Schnittstellenvorrichtung für die Ausgangsdaten vorhandenen Wörter angeschlossen ist, und der an seinen ersten Eingängen als ersten Operanden die vom Zustand des Zählers angezeigte Binärzahl und an seinen zweiten Eingängen als zweiten Operanden das die Anzahl der Ausgangswörter der Ausgangsdaten-Schnittstellenvorrichtung repräsentierende, binär codierte Bestimmungssignal empfangen.
  12. 12. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Datenübertragung an den Schnittstellenvorrichtungen in zwei Richtungen erfolgt.
  13. 13. Anordnung zum Übertragen von Datenblöcken zwischen zwei unterschiedlich breiten Schnittstellen, dadurch gekennzeichnet, daß mehrere Anordnungen nach einem der vorhergehenden Ansprüche parallelgeschaltet sind.
  14. 14. Anordnung zum Übertragen von Datenblöcken zwischen zwei unterschiedlich breiten Schnittstellen, dadurch gekennzeichnet, daß mehrere Anordnungen nach einem der Ansprüche "bis 12 in Serie geschaltet sind.
    709828/0721
    - 28"-
    •A *
    15· Anordnung zum Übertragen von Datenblöcken zwischen zwei unterschiedlich breiten Schnittstellen, dadurch gekennzeichnet, daß mehrere Anordnungen nach einem der Ansprüche bis 12 in Serie und parallelgeschaltet sind.
    709828/0721
DE2659621A 1975-12-31 1976-12-30 Anordnung zum Übertragen von Datenblöcken zwischen zwei Geräten einer Datenverarbeitungsanlage Expired DE2659621C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7540362A FR2337376A1 (fr) 1975-12-31 1975-12-31 Appareil permettant le transfert de blocs de donnees de longueur variable entre deux interfaces de largeur differente

Publications (2)

Publication Number Publication Date
DE2659621A1 true DE2659621A1 (de) 1977-07-14
DE2659621C2 DE2659621C2 (de) 1985-08-29

Family

ID=9164419

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2659621A Expired DE2659621C2 (de) 1975-12-31 1976-12-30 Anordnung zum Übertragen von Datenblöcken zwischen zwei Geräten einer Datenverarbeitungsanlage

Country Status (5)

Country Link
US (1) US4271480A (de)
JP (1) JPS5944655B2 (de)
DE (1) DE2659621C2 (de)
FR (1) FR2337376A1 (de)
NL (1) NL7614636A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2905184A1 (de) * 1978-03-06 1979-09-13 Ibm Verfahren und schnittstellengeraet in textverarbeitungsanlagen fuer die echtzeit-umsetzung von zeichen-codewoertern

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5652454A (en) * 1979-10-05 1981-05-11 Hitachi Ltd Input/output control method of variable word length memory
US4509113A (en) * 1982-02-02 1985-04-02 International Business Machines Corporation Peripheral interface adapter circuit for use in I/O controller card having multiple modes of operation
US4667305A (en) * 1982-06-30 1987-05-19 International Business Machines Corporation Circuits for accessing a variable width data bus with a variable width data field
US4716527A (en) * 1984-12-10 1987-12-29 Ing. C. Olivetti Bus converter
US4814978A (en) * 1986-07-15 1989-03-21 Dataflow Computer Corporation Dataflow processing element, multiprocessor, and processes
US4847812A (en) * 1986-09-18 1989-07-11 Advanced Micro Devices FIFO memory device including circuit for generating flag signals
US4995005A (en) * 1986-09-18 1991-02-19 Advanced Micro Devices, Inc. Memory device which can function as two separate memories or a single memory
US4814976C1 (en) * 1986-12-23 2002-06-04 Mips Tech Inc Risc computer with unaligned reference handling and method for the same
US5127104A (en) * 1986-12-29 1992-06-30 Dataflow Computer Corporation Method and product involving translation and execution of programs by automatic partitioning and data structure allocation
JP2690921B2 (ja) * 1987-12-25 1997-12-17 株式会社日立製作所 情報処理装置
US5115496A (en) * 1988-01-26 1992-05-19 Nec Corporation Queue device capable of quickly transferring a digital signal unit of a word length different from a single word length
JPH02168496A (ja) * 1988-09-14 1990-06-28 Kawasaki Steel Corp 半導体メモリ回路
US5442769A (en) * 1990-03-13 1995-08-15 At&T Corp. Processor having general registers with subdivisions addressable in instructions by register number and subdivision type
WO1993019424A1 (en) * 1992-03-18 1993-09-30 Seiko Epson Corporation System and method for supporting a multiple width memory subsystem
EP0780017A1 (de) * 1995-07-10 1997-06-25 Xilinx, Inc. System mit feldprogrammierbarem gatterfeld und intelligentem speicher
GB9609833D0 (en) * 1996-05-10 1996-07-17 Memory Corp Plc Memory device
US6513105B1 (en) * 1999-05-07 2003-01-28 Koninklijke Philips Electronics N.V. FIFO system with variable-width interface to host processor
US20030002474A1 (en) * 2001-03-21 2003-01-02 Thomas Alexander Multi-stream merge network for data width conversion and multiplexing
FR2889328B1 (fr) * 2005-07-26 2007-09-28 Atmel Nantes Sa Sa Dispositif d'interfacage unidirectionnel de type fifo entre un bloc maitre et un bloc esclave, bloc maitre et bloc esclave correspondants
US9271229B2 (en) * 2012-07-20 2016-02-23 The Trustees Of Columbia University In The City Of New York Methods, systems, and media for partial downloading in wireless distributed networks

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE706066A (de) * 1967-11-03 1968-05-03
DD112533A1 (de) * 1973-06-12 1975-04-12
DE2317687B2 (de) * 1972-04-10 1979-07-12 Litton Industries, Inc., Beverly Hills, Calif. (V.St.A.)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE527354A (de) * 1953-03-20
US3643221A (en) * 1970-04-16 1972-02-15 Ibm Channel buffer for data processing system
GB1289249A (de) * 1971-05-05 1972-09-13
US3739352A (en) * 1971-06-28 1973-06-12 Burroughs Corp Variable word width processor control
US3878513A (en) * 1972-02-08 1975-04-15 Burroughs Corp Data processing method and apparatus using occupancy indications to reserve storage space for a stack
US3810117A (en) * 1972-10-20 1974-05-07 Ibm Stack mechanism for a data processor
US3889241A (en) * 1973-02-02 1975-06-10 Ibm Shift register buffer apparatus
GB1441817A (en) * 1973-07-19 1976-07-07 Int Computers Ltd Data processing apparatus
US4021782A (en) * 1974-01-07 1977-05-03 Hoerning John S Data compaction system and apparatus
US3978452A (en) * 1974-02-28 1976-08-31 Burroughs Corporation System and method for concurrent and pipeline processing employing a data driven network
CA1071332A (en) * 1974-05-01 1980-02-05 Toshio Kashio Data processing system
US4047243A (en) * 1975-05-27 1977-09-06 Burroughs Corporation Segment replacement mechanism for varying program window sizes in a data processing system having virtual memory
US4071887A (en) * 1975-10-30 1978-01-31 Motorola, Inc. Synchronous serial data adaptor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE706066A (de) * 1967-11-03 1968-05-03
DE2317687B2 (de) * 1972-04-10 1979-07-12 Litton Industries, Inc., Beverly Hills, Calif. (V.St.A.)
DD112533A1 (de) * 1973-06-12 1975-04-12

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2905184A1 (de) * 1978-03-06 1979-09-13 Ibm Verfahren und schnittstellengeraet in textverarbeitungsanlagen fuer die echtzeit-umsetzung von zeichen-codewoertern

Also Published As

Publication number Publication date
DE2659621C2 (de) 1985-08-29
JPS5285426A (en) 1977-07-15
US4271480A (en) 1981-06-02
FR2337376A1 (fr) 1977-07-29
NL7614636A (nl) 1977-07-04
FR2337376B1 (de) 1979-07-06
JPS5944655B2 (ja) 1984-10-31

Similar Documents

Publication Publication Date Title
DE2659621A1 (de) Anordnung zum uebertragen von datenbloecken
DE2503111C3 (de) Verfahren und Schaltungsanordnung zur zeitmultiplexen Übertragung von Nutzinformationen aus voneinander unabhängigen Quellen
DE2620220A1 (de) Datenpaket-schalteinheit
DE1449765B2 (de) Einrichtung zur Abfrage eines assoziativen Speichers
DE2145119A1 (de) Dateneingabevorrichtung
DE1424762A1 (de) Datenverarbeitende Anlage
DE4307449A1 (de)
DE2341549A1 (de) Einrichtung zur ueberwachung und registrierung von betriebsvorgaengen in einer datenverarbeitungsanlage
DE1574499B2 (de) Speicheranordnung für binare Daten unter Verwendung einer ge schlossenen Datenumlaufschleife
DE1119567B (de) Geraet zur Speicherung von Informationen
DE2051696B2 (de) Programmgesteuerte datenverarbeitungsanlage
DE2160567B2 (de) Datenübertragungs-Anschlussgerät
DE2942235A1 (de) Zeitmultiplex-schaltkreis
DE1487637B2 (de) Verfahren und anordnung zur wegesuche in mit schalt matrizen aufgebauten koppelfeldern
DE2732068B2 (de) Schaltungsanordnung zur Steuerung des Informationsaustauschs zwischen den peripheren Einrichtungen und der zentralen Steuereinrichtung einer Fernmelde-, insbesondere Fernsprechvermittlungsanlage
DE2233893C3 (de) Multiplexer
DE2809699C3 (de) Schaltungsanordnung zur Anzeige und/oder Registrierung des Speicherinhalts von Verbindungsspeichern in zeitmultiplexen Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
DE1152837B (de) Elektronische Maschine zur Informationsverarbeitung
DE1512855C3 (de) Dezimaler Rufnummern-Positionsnummernumwerter
DE1574784C3 (de) Elektrische Signalverzögerungsschaltung
DE2527236B2 (de) Anordnung zum Einsetzen von Daten in ein Register
DE3432837A1 (de) Datenkompressions- und datenexpandiereinrichtung zum uebertragen bzw. speichern von daten
DE1462730A1 (de) Speicher-Vermittlungssystem fuer binaercodierte Daten,das mit Waehlvermittlungszentralen zusammenarbeitet
DE2505518A1 (de) Vorrichtung zur uebertragung von daten zwischen den speicher- und rechenabschnitten eines elektronischen rechners
AT241546B (de) Elektronische Speicheranlage

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee