DE1524182A1

DE1524182A1 - Akkumulator zur Ausfuehrung von Additionen und Subtraktionen

Info

Publication number: DE1524182A1
Application number: DE19661524182
Authority: DE
Inventors: Hornung Louis Michael; Cox Cecil Wayne
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1965-12-30
Filing date: 1966-12-29
Publication date: 1970-07-02
Also published as: FR1506084A; US3426185A; GB1117517A

Description

PATENTANWALT DIPL.-ING. H. E. BÖHMER

703 BtJBLINGEN SINDELFINGER STRASSE 49 FERNSPRECHER (07031)6613040

Böblingen, 21. Dezember 1966 km-oc

Anmelderin:

Amtliches Aktenzeichen:

Aktenzeichen der Anmelderin:

International Business Machines Corporation, ArmonkN.Y. 10 504 Neuanmeldung Docket 11 179

Akkumulator zur Ausführung von Additionen und Subtraktionen

Die Erfindung bezieht sich auf einen Akkumulator zur Ausführung von Additionen und Subtraktionen in binär-dezimalen Bitgruppen verschlüsselter Ziffern mit untereinander zur Weiterleitung gruppeninterner Überträge verbundenen Akkumulator-Flipflops, die den einzelnen Bitstellen der Bitgruppen sowie einem Übertrag zur nächsthöheren Bitgruppe zugeordnet sind.

Es sind bereits Akkumulatoranordnungen bekannt, die sich zur Ausführung von Additionen in binär-dezimalen Bitgruppen verschlüsselter Ziffern eignen (R. K. Richards, "Arithmetic Operations in Digital Computers", D. van Nostrand Comp., New York, Seite 238, 239). Diese Anordnungen bestehen aus einer Anzahl Binärzählern, von denen jeder durch einen Akkumulator-Flipflop dargestellt wird. Für jede Bitstelle (z. B. 1, 2, 4, 8)

QÖ9827/U49

einer binär dezimalen Gruppe ist ein derartiger Binärzähler vorgesehen. Über T or schaltungen werden die Binärzähler im Verlaufe einer Additionsoperation nacheinander an eine Eingangsleitung angeschlossen, auf der die Bits der zu addierenden Operanden-Bitgruppen serial und ineinander geschachtelt auftreten. Z.B. wird der Binärzähler der Bitstelle 1 jeweils dann mit der Eingangsleitung verbunden, wenn für beide Operanden die Bits der Bitstelle 1 einer bestimmten binär dezimalen Gruppe auf der Eingangsleitung auftreten. Der Übertrags aus gang eines jeden der Binärzähler ist mit dem Eingang des Binärzählers der nächsthöheren Bitstelle verbunden, und der Übertragsausgang des Binärzählers der höchsten Bitstelle ist an einen weiteren Binärzähler angeschlossen, der zur Aufnahme der Gruppenüberträge dient und dessen Ausgang mit dem Eingang des Binärzählers der niedrigsten Bit gruppe über eine nach Verarbeitung einer Bitgruppe zu öffnende Torschaltung gekoppelt ist. Außerdem besitzt diese Anordnung eine Pseudodezimalen-Korrekturschaltung, über die die Bits der Korrekturziffer "6" stellenrichtig in die entsprechenden Binärzähler eingegeben werden, wenn der im Akkumulator enthaltene Wert größer als zehn ist. Auf diese Weise wird sichergestellt, daß der Akkumulatorwert nur im Bereich zwischen Null und Zehn liegen kann, während der Pseudodezimalen-Bereich von 11 bis 16 (bei Tetradenverschlüsselung) unterdrückt wird..

Ein Nachteil dieser bekannten Anordnung besteht darin, daß neben den

¹¹ "» 009827/1Ufl

Tor Schaltungen zur serialen Dateneingabe für die Entnahme einer in den Binärzählern gebildeten Summe eine zusätzliche Abtasteinrichtung benötigt wird, die den Inhalt der Binärzähler parallel oder serial abtastet und an nachgeschaltete Einrichtungen weiterleitet. Weiterhin ist es nachteilig, daß die Korrekturschaltung im ungünstigsten Falle erst nach Verarbeitung der höchsten Bitstelle der Gruppe wirksam gemacht wird, so daß für die Addition der Korrektur ziffer "6" zusätzliche Zeit benötigt wird, die im wesentlichen von der Durchlaufgeschwindigkeit der gruppeninternen Überträge abhängt, bevor eine Entnahmeoperation beginnen kann. Außerdem ist es bei dieser Anordnung nachteilig, daß sie keine Möglichkeit zur Ausführung von Subtraktionen aufweist.

Die Aufgabe vorliegender Erfindung besteht darin, einen Akkumulator der genannten Art anzugeben, bei dem diese Nachteile vermieden werden und der sowohl für Additionen als auch für Subtraktionen geeignet ist. Dies wird gemäß der Erfindung dadurch erreicht, daß die Akkumulator-Flipflops zu einer Schieberegisterschleife geschaltet sind, die eine Stellenverschiebung entgegen der Richtung der Ubertragsausbreitung gestattet und der unter der Steuerung einer Taktgeber schaltung Schiebeimpulse derart synchron zu den zuzuführenden oder zu entnehmenden Datenbits zugeleitet werden, daß sich jeweils diejenige Bitstelle des Registerinhaltes in einem als gemeinsamer Dateneingang - und -ausgang dienenden Akkumulator-Flipflop befindet, für die Daten-

009827/1U8

Docket 11 179

Ί 524 1

-A-

bits zugeführt oder entnommen werden.

Die erfindungsgemäße Anordnung hat den besonderen Vorteil, daß die Datenzuführung und -entnahme in serialer Form über einen einzigen Flipflop erfolgen kann, so daß sich eine Bitverteilung bzw. -abtastung auf bzw. von verschiedenen Akkumulator stufe η erübrigt. Ein weiterer Vorteil besteht darin, daß die für Addition und Subtraktion benötigten Korrekturwerte während der Akkumulation der Operandenbits oder während der Entnahme der Resultatbits verarbeitet werden können, so daß keine zusätzliche Zeit hierfür benötigt wird.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind aus den Ansprüchen zu ersehen. Nachfolgend ist ein Ausführungsbeispiel der Erfindung an Hand von Zeichnungen erläutert. Es zeigen:

Fig. 1: ein vereinfachtes Blockschaltbild eines Datenverarbeitungs-

systems, in dem der erfindungs gemäße Akkumulator verwendet wird,

Fig. 2a: ein Schaltbild einer vorteilhaften Ausführungsform eines

Akkumulator-Flipflops zur Verwendung in der erfindungsgemäßen Anordnung,

Fig. 2b: eine Blockdarstellung der Schaltungsanordnung nach Fig. 2a,

009827/UZ.9

Docket 11 179

1524132

Fig. 3: ein Blockschaltbild einer Taktgeber schaltung, wie sie zum

Betrieb des erfindungsgemäßen Akkumulators geeignet ist,

Fig. 4: ein Blockschaltbild einer vorteilhaften Ausführungsform des

erfindungsgemäßen Akkumulators,

Fig. 5a u. Impulsdiagramme zur Erläuterung der Wirkungsweise der 5b:

Anordnung nach Fig. 4 und

Fig. 6: die Zusammengehörigkeit der Fig. 5a und 5b.

Allgemeine Beschreibung (Fig. 1)

Die Fig. 1 zeigt eine Datenverarbeitungsanlage, in welcher die Akkumulator schaltung gemäß vorliegender Erfindung verwendet wird. Die Anlage arbeitet mit binär-dezimal-verschlüsselten Daten, die im Speicher 1 in Form von Worten gespeichert werden, von denen jedes aus einer Anzahl Ziffern besteht, die durch Bits mit der Wertzuordnung 1-2-4-8 dargestellt werden. Eine arithmetische Operation umfaßt die Summierung oder' die Subtraktion von je zwei Worten, die als Α-Wort und als B-Wort bezeichnet sind. Während den arithmetischen Operationen werden die Bits des Α-Wortes und des B-Wortes abwechselnd in ansteigender Wertordnung aus dem Speicher 1 entnommen. Als erstes wird das 1-Bit des A-Wortes entnommen, worauf das 1-Bit des B-Wortes, das 2-Bit des A-Wortes,

009827/1U9

Docket 11 179

das 2-Bit des B-Wortes usw. folgt. Diese Bits werden dem Speicher 1 über eine Speicherabfühlschaltung entnommen, die einen Abfühlverstärker SA und einen Speicherflipflop S umfaßt (Fig. 4). Die arithmetischen Operationen laufen ab unter Steuerung einer Taktgeberschaltung 3, die im einzelnen in Fig. 3 dargestellt ist. Die Taktgeber schaltung 3 steuert sowohl die Speichersteuerschaltung 4 als auch die Rechenwerksteuers chaltung 5. Mit Hilfe der Re chenwerks teue rs chaltung 5 werden arithmetische Faktoren und Korrekturfaktoren gebildet und über eine Leitung 7 zum Akkumulator 6 geleitet. Die Aus gangs signale dieses Akkumulators 6 gelangen über eine Leitung 8 zur Speichersteuerschaltung 4 und von dort zurück zum Speicher 1. Die Rechenwerksteuerschaltung 5, der Akkumulator 6 und die Speichersteuerschaltung 4 sind im Detail in Fig. 4 dargestellt und in Verbindung mit dieser Figur beschrieben.

Akkumulator-Flipflop (Fig. 2a und 2b)

Eine Flipflop schaltung, wie sie in dem Akkumulator 6 von Fig. 1 verwendbar ist, zeigt die Fig. 2a im Detail und die Fig. 2b in Blockdarstellung. Die Flipflopschaltung weist eine Anzahl Eingangs- und Ausgangsanschlüsse auf, die in beiden Figuren mit A bis R bezeichnet sind. Die in Fig. 2A dargestellte Flipflops chaltung besteht aus zwei AOI-T eilschaltungen, die sich in strichliert gezeichneten Blöcken 11 und 12 befinden und von denen jede einen Transistor 13 und 14 umfaßt. Im Ruh-*e- oder

009Ö27/1U9

Docket 11 179

Nullzustand der Flipflopschaltung ist der Transistor 13 nicht leitend, wodurch ein +12VoIt-Ausgangssignal am Anschlußpunkt A anliegt. Zur gleichen Zeit ist der Transistor 14 leitend und liefert ein Eins-Ausgangssignal zum Anschlußpunkt B, das als Erdpotential dargestellt und als Logisches-Null-Potential bezeichnet wird. Der Schaltzustand des Flipflops wird durch Anlegen eines geeigneten Gleich- oder Wechselstromsignals an die verschiedenen Eingänge geändert. Um den Flip-Flop in den Eins-Zustand zu bringen, wird einer der Gleiche tr om-Eingänge G₁ I oder K auf Null-Potential eingestellt. Hierdurch wird der Transistor 14 gesperrt, so daß das Potential am Anschlußpunkt B auf +12VoIt ansteigt, was eine Eins-Anzeige darstellt. Die Flipflop-Schaltung kann in ihrem Null-Zustand durch Gleichstromsignale an den Anechlußpunkten H, J und L zurückgestellt werden. Die Uberkreuzkopplung der beiden Transistoren 13 und 14 des Flipflops wird durch Signale gesteuert, die zu den Eingängen G und H der beiden AOI-Blocks 11 und 12 gelangen.

Der Schaltzustand des Flipflope kann außerdem durch Anlegen eines Wechselstromsi'gnals zu den Anschlußpunkten M, N, P oder R erreicht werden, wenn zugeordnete Tor-Schaltungen E, D, F oder C für eine Signalübertragung vorbereitet sind. Letzteres ist jeweils dann der Fall, wenn ihre Eingänge Erdpotential führen. Wenn beispielsweise der An*- Schlußpunkt E ein derartiges Steuersignal erhält, kann der Flipflop durch einen negativen Impuls am Anschlußpunkt M in den Eins-Zustand gebracht

009Ö27/1U9

Docket 11 179

werden. Wenn der Anschlußpunkt C Steuersignal führt, schaltet ein negativer Impuls am Anschlußpunkt R den Flipflop in den Eins-Zustand, Die Steuereingänge C bis E werden hauptsächlich in Verbindung mit dem Übertragsflipflop CY, dem Flipflop Pl und dem Flipflop P2 im Akkumulator 6 in Fig. 4 verwendet. Der eine Satz dieser Eingänge wird für die Schiebeoperationen des Akkumulators und der andere Satz für Zählzwecke verwendet. Die Flipflops P4 und P8 in Fig. 4 haben lediglich eine Vers chiebefunktionj sie erfordern daher jeweils nur einen der Steuereingänge D, F bzw. C, E.

Taktgeber Schaltung (Fig. 3)

Die Taktgeber schaltung 3 liefert die verschiedenen Taktimpulse, die in dem Impulsdiagramm der Fig. 5a und 5b dargestellt sind. Die Taktgeberschaltung umfaßt eine Oszillator schaltung 15, die eine Anzahl Flipflops TD, TE, TF, TG, TH und TI sowie weitere logische Schaltungen LI und WS steuert. Wie aus den Fig. 5a und 5b ersichtlich ist, dienen die verschiedenen Taktimpulse, die von der Taktgeber schaltung erzeugt werden, zur Entnahme der A- und B-Worte aus dem Speicher 1 (Fig. 1) und zur Steuerung der logischen Schaltungen in Fig. 4 für die Operation des Akkumulators 6. So wird beispielsweise ein A-Wort-Bit während der TG-Taktzeit und ein B-Wort-Bit während einer TG-Taktzeit dem Speicher 1 entnommen. Eine monostabile Kippschaltung WS lie-

009827/1U9

Docket 11 179

fert einen Abtastimpuls zum Anschlußpunkt 16, von wo er zum Anschlußpunkt 17 in Fig. 4 gelangt, um die im Speicher 1 adressierten Daten zum Leseverstärker SA zu übertragen. Die Arbeitsweise der Taktgeber schaltung von Fig. 3 definiert eine Anzahl Stellenwert-Bitzeiten, die mit Tl, T2, T4, T8, Al, A2, A4 und A8 bezeichnet sind, wie aus den Fig. 5a und 5b zu ersehen ist.

Die verschiedenen Kombinationen der Taktimpuls-Aus gangs signale werden in logischen Schaltungen, die aus Und-S chaltungen, Oder-Schaltungen und Inverter-Schaltungen bestehen und in Fig. 4 dargestellt sind, kombiniert. Es handelt sich dabei um Taktgebersignale, die jeweils im unteren Teil der Fig. 5a und 5b dargestellt sind. Ein Schiebeimpuls SP wird am Verknüpfung spunkt 20 über Und-Schaltungen 21 und 22 erzeugt (Fig. 4) und zu allen Akkumulator stellen über eine Leitung 23 übertragen. Die Akkumulator-Flipflops sind in Form eines zu einer geschlossenen Schleife angeordneten Schieberegisters angeordnet, in dem Daten vom Flipflop CY zum Flipflop P8 vom Flipflop Pl zum Flipflop CY, vom Flipflop P2 zum Flipflop Pl, vom Flipflop P4 zum Flipflop P2 und vom Flipflop P8 zum Flipflop P4 übertragen werden. Wenn ein Schiebeimpuls SP auftritt, werden die Einstell- und Rückstelltore der Flipflops Pl und P2 gesperrt durch ein Signal auf Leitung 52, Dies ist notwendig, damit der Schiebeimpuls nur an den gewünschten Flipflops des Akkumulators wirksam werden kann . Elinstellimpulse UP, die Datenbits und Korrekturfaktorbits darstellen, werden auf Leitung 24 erzeugt, und

009027/ 1UÖ

Docket 11 179

das Komplement UP dieser Impulse erscheint auf Leitung 31 (Fig. 4). Während einer Datenentnahme vom Speicher 1 erscheinen auf der Leitung 25 die Aus gangs signale des Leseverstärkers SA. Diese Leitung führt zum Speicherflipflop S, der seinerseits Eins-Aus gangs signale auf Leitung 26 erzeugt. Datendarstellungen während den Additions- und Subtraktionsoperationen werden mit U bezeichnet und zur Leitung 27 geliefert. Die übrigen in den Fig. 5a und 5b dargestellten Impulse CY, Pl, P2, P4 und P8 sind jeweils eine Darstellung der Schaltzustände der Akkumulatorflipflops in Fig. 4.

Rechenwerksteuerschaltung und Akkumulator (Fig. 4)

Der in Fig. 4 im Detail dargestellte Akkumulator enthält fünf Flipflops mit der Bezeichnung CY, Pl, P2, P4 und P8. Die verschiedenen Flipfloppositionen des Akkumulators werden selektiv durch Impulse auf Leitung 30 eingestellt. Während einer Operation des Akkumulators werden alle Daten- und Korrekturbits zum Übertra.gsflipflop CY in Form von Impulsen auf Leitung 31 geliefert. Der Takt für diese Datenimpulse wird von der Und-Schaltung 32 abgeleitet, während die Zuführung der Datenimpulse über weitere Und-Schaltungen 33, 34, 35, 36 und 37 sowie die diesen Und-Schaltungen gemeinsame Oder-S chaltung 38 erfolgt. Die Und-Schaltung 33 liefert Dateneingangs signale unter Steuerung der U-Signale auf Leitung 27. Die Und-Schaltung 34 liefert Signale, die das 2-Bit und das 4-Bit einer Korrektur-Sechs darstellen. Die Und-Schaltung 34 liefert das 2-Bit eines Korrekturfaktors zehn. Die Und-Schaltung 36

009827/1449

Docket 11 179

liefert da· 8-Bit der Korrektur-Zehn und die Und-Schaltung 37 ist wirksam während einer Subtraktion·operation, um dem Akkumulator ein 1-Eingangs signal eueuführen.

Alle Daten vom Speicher 1 gelangen über Aie Leitungen 40 und 41 zum SA-Leseverstärker 42 unter Steuerung der Abtast-Und-Schaltung 43. Die Datenbits werden daraufhin über Leitung 25 dem S-Speicherflipflop 44 zugeleitet. In einer Komplementierungs β chaltung 45 werden die A-Wort-Datenbits über eine Und-Schaltung 46 und die B-Wort-Datenbits über eine Und-Schaltung 47, während einer Additions operation geführt. Die Subtraktion wird im Akkumulator als eine komplementäre Addition ausgeführt. Während einer Subtraktion stellen die A-Wort-Bits den Minuend und die B-Wort-Bits den Subtrahend dar. Nur die Subtrahendenbits erfordern eine Komplementierung, die während einer Subtraktionsoperation unter Steuerung der Und-Schaltung 48 ausgeführt wird. Diese Und-Schaltung erhält ein Steuersignal vom Komplementaue gang des Taktgeberflipflops DG.

Der Akkumulator bildet aus den auf Leitung 31 zugeführten Daten- und Korrektupbits xu geeigneten Zeiten Resultatbits auf einer Leitung 50, die über eine Und-Schaltung 51 und Leitung 8 zur Spei ehe rs teuer schaltung 4 (Fig· I) gelangen.

009827/1U9

Docket 11 179

Rechenbeispiel: Addition eines Α-Wortes, eines B-Wortes und eines Ubertra- geβ (Fig. 5a und 5b)

Zur Veranschaulichung der Arbeitsweise des Akkumulators gemäß der Erfindung wird nun ein typisches Rechenbeispiel an Hand der Impulsdiagramme in den Fig. 5a und 5b, die in der in Fig. 6 gezeigten Weise zusammengehören, beschrieben. Eine vollständige Additions- oder Subtraktioneoperation umfaßt acht unterschiedliche Zeitintervalle, die mit Tl, T2, T4, T8, Al, A2, A4 und A8 bezeichnet sind. Zum Zwecke der Illustration wird angenommen, daß die auszuführende Operation eine Addition von zwei Worten, nämlich einem Α-Wort und einem B-Wort ist und daß insbesondere die Addition der Zehnerstelle dieser Worte in den Fig. 5a und 5b dargestellt wird. Es wird somit in diesen Figuren vorausgesetzt, daß die Addition der Einerstelle beider Worte bereits beendet ist. Der letzte Teil der A8-Zeit der Verarbeitung der Einerstelle ist am Beginn der Schaltfolge in Fig. 5a gezeigt.

Zur Erleichterung der Darstellung wurde eine Anzahl Symbole für die verschiedenen, die Operation steuernden Impulse eingeführt. Diese Symbole sind im unteren Teil von Fig. 5a erläutert. Außerdem wird ihre Bedeutung nachfolgend angegeben:
Kreis 6: Sechs-Korrektursignal
Kreis 10: Zehn-Korrektur signal
Kreis C: Ziffernübertrag
Kreis A: A-Zifferneingangssignal

009827/1U9

Docket 11 179

Kreis B: B-Zifferneingangssignal

Kreis W: Resultat-Ausgangs signal vom Übertragsflipflop CY

Die Signifikanten-Bits des Α-Wortes und des B-Wortes sowie die Sechs-Korrektursignale und die Zehn-Korrektur signale erscheinen alle auf der UP-Leitung 24. Der Einfachheit halber wurde für die Darstellung in Fig. 5a die Impulsform gewählt, die auf dieser Leitung auftritt, obwohl in Fig. 4 die betreffenden Signale in invertierter Form über Leitung 31 im Übertragsflipflop CY zugeführt werden. In Verbindung mit der Zeitperiode Tl (Fig. 5a) ist ein Übertrag in Form eines Kreises C dargestellt. Ein Test der Übertragsposition des Akkumulators für ein Rückschreiben zum Speicher 1 (Fig. 1) erfolgt, zu den in Fig. 5b durch die Kreis-W-Symbol<-e angezeigten Zeitpunkten.

Wie aus Fig. 5a zu ersehen ist, wird angenommen, daß während der Addition der Einerziffern der A- und B-Worte ein Übertrag aufgetreten ist und daß dieser Übertrag im Flipflop Tl am Ende der A8-Zeit gespeichert worden ist. Weiterhin ist angenommen worden, daß die nun zu addierenden Zehnerziffern des Α-Wortes und des B-Wortes die Ziffernwerte "5" und "3" haben. Die resultierende Nettosumme, die im Akkumulator gebildet wird und in den Speicher 1 zurückzuschreiben ist, würde somit 1+5+3=9 sein.

In der folgenden Tabelle sind die Schaltzustände der verschiedenen

009827/1449

Docket 11 179

Akkumulator-Flipflops sowie die wirksamen Signale in den einzelnen Operationsintervallen für das vorerwähnte Additionsbeispiel dargestellt:

A8-Zeit-Einer- wertstelle	CY	Pl	0	FZ	P4	P8	Dezimalwert
Rückstellen	0 1 (übertrag)		0	0	0	Übertrag
Verschieben	1 (Übertrag)	0	0	0	Übertrag
Tl-Zeit-Einer wertstelle

Α-Wort UP, Bit

"1" von Ziffer "5" 0 1 0

(1-Bit) (2 -Bit)

B-Wort UP, Bit

"1" von Ziffer "3" 1 1 0

(1-Bit) (2_rBit)

Tl-Zeit, Zehnerwertstelle

Verschieben

(2-Bit)

1 (1 Bit)

T2-Zeit, Zehnerwertstelle

UP, Bit "2" der Korrekturziffer "6" 0

(4 Bit>

1 (1 Bit)

Α-Wort, UP, kein Bit	ti (2	0	(4	1 Bit)	0	(1	0	(1	1 Bit)	5
B-Wort, UP Bit "2" von Ziffer "3	(*	1 Bit)	(4	1 Bit)	0	H	0	(1	1 Bit)	7
Verschieben		1 Bit)		0	0		1 Bit)	(2	1 Bit)	7
			0	0982	7/	40
Docket 11 179

CY Pl P2 P4 P8 Dezimalwert

T4-Zeit Zehner«
wertttelle

UP₁ Bit "4" der Kor-

rekturaiffer "6" O 1 O 1 1 11

(8 Bit) {1 Bit) (2 Bit)

Α-Wort, UP 1 1 O 1 1 15

Bit "4" von Ziffer (4Bit) (8 Bit) (1 Bit) (2 Bit)

B-Wort, UP 1 1 O 1 1 15

Kein Bit (4 Bit) (8 Bit) (1 Bit) (2 Bit)

Verschieben 1 Ol 1 1 15

(8 Bit) (1 Bit) (2 Bit) (4 Bit)

T8-Zeit

Zehne rwe rtstelle

Α-Wort, UP 1 O 1 1 1 15

Kein Bit (8 Bit) (1 Bit) (2 Bit) (4. Bit)

B-Wort,UP 10 11 1 15

Kein Bit (8 Bit) (1 Bit) (2 Bit) (4 Bit)

Verschieben O 1 11 1 15

(kein Über- (1 Bit) (2 Bit) (4 Bit) (8 Bit) trag)

Al-Zeit
Zehnerste lie

Zusätzliches 1 1 1 1 O 15

Verschieben ' (1 Bit)<2 Bit) (4 Bit) (8 Bit) kein

Übertrag

"l"-Bitzu 1 1 1 1 O 15

Speicher übertragend Bit) (2 Bit) (4 Bit) (8 Bit) kein

Übertrag

Verschieben 1 1 1 O 1 15

(2 Bit) (4 Bit) (8 Bit) kein Über- (1 Bit)

trag

009827/1U9

CY

Pl

P2 P4

P8

Dezimalwert

A2-Zeit Zehnerstelle

UP, Bit "2" der Korrekturziffer "ΙΟ" Add. von "ΙΟ" hat den Effekt der Subtraktion des Wertes "6")

"2"-Bit zu Speicher übertragen

Verschieben

A4-Zeit Zehnerstelle

0.

0 1

kein (1 Bit)

Übertrag

0

kein (1 Bit)

Übertrag 1

kein (1 Bit)

Übertrag

UP, kein Bit	0	0 kein Übertrag	1 (1	Bit)	0
"4"-Bit zu Speicher übertragen	0	0 kein Übertrag	1 (1	Bit)	0
Verschieben	0 1 kein (1 Bit) Übertrag	0		0

A8-Zeit Zehnerstelle

UP/ Bit "8" der Korrektur ziffer "

0

Bit) kein (1 Bit)

Übertrag

"8"-Bit zu Speicher 1 0 1

übertragen (8 Bit) kein " (1 Bit).

Rückstellen

Verschieben

kein Übertrag

Übertrag

kein Übertrag

QQ98 27/1U0

Am Ende der A8-Zeit der Einerziffern der A- und B-Worte speichert der Flipflop Pl eine Übertragsanzeige. Die übrigen Flipflops des Akkumulators befinden sich in ihrem Ruhezustand. Ein Schiebeimpuls SP auf der Leitung 23 (Fig 4) überträgt die Übertragsinformation aus dem Flipflop Pl zum Flipflop CY. Der Übertrag, der zur Einerziffernzeit erzeugt worden ist, hat zur Zehnerziffernzeit die Wertbedeutung 1. Während der Tl-Zeit der Verarbeitung der Zehner ziffern wird das 1-Bit der Ziffer "5" des Α-Wortes aus dem Speicher entnommen. Dieses Bit gelangt über Leitung 31 zum Flipflop CY, wodurch dieser in den O-Zustand zurückgestellt wird und ein Ausgangssignal an den Flipflop Pl abgibt, das diesen in den Eins-Zustand bringt. Das Eins-Bit des Flipflop Pl stellt den akkumulierten Wert "2" im Akkumulator dar. Dieser Wert setzt sich zusammen aus dem gespeicherten Übertrag aus der Einerziffernstelle und dem Eins-Bit des A-Wortes. Gegen Ende der Dl-Zeit zeigt das Kreis B-Symbol die Eingabe eines 1-Bits der Zahl "3" des B-Wortes in den Akkumulator an. Dieses Bit wird über Leitung 31 zugeführt und bringt den Übertragsflipflop CY erneut in den 1-Zustand. Der Akkumulator speichert nun den Wert 3. Am Ende der Tl-Zeit wird ein Schiebeimpuls auf Leitung 23 wirksam, der den Inhalt des Flipflop Pl zum Übertragsflipflop CY und den Inhalt des Übertragsflipflops CY zum Flipflop P8 verschiebt. Der Übertragsflipflop CY speichert daher nun ein 2-Bit, während der Flipflop P8 ein 1-Bit enthält. Beide Bits zusammen ergeben einen akkumulierten Wert

Während der Operation des Akkumulators werden die Bits der zwei Operanden,

0 0 9827/ 1U0

11 179 ^v

also des A-Wortes und des B-Wortes bitweise serial zugeführt. Ebenso werden die Korrekturwerte zu den geeigneten Zeiten zwecteKorrektur der akkumulierten Summe zugeführt in Abhängigkeit davon, ob ein Übertrag im Akkumulator gespeichert ist oder nicht. Es wird daher am Beginn der T2-Zeit das 2-Bit des Korrekturwertes"6" auf Leitung 31 dem tJbertragsflipflop CY zugeführt. Dieser Flipflop wird rückgestellt und bringt gleichzeitig den Flipflop Pl in den 1-Zustand. Der Akkumulator enthält nun den Wert. "5", der durch ein 4-Bit im Flipflop Pl und ein 1-Bit im Flipflop P8 dargestellt wird. Während der Zeit T2 wird kein signifikantes Bit des ' r Α-Wortes dem Akkumulator zugeführt, so daß dessen Inhalt unverändert bleibt. Es wird jedoch zu dieser Zeit ein 2-Bit der Ziffer "3" des B-Wortes über Leitung 31 dem Flipflop CY zugeleitet. Der Inhalt des Akkumulators erhöht sich dadurch auf den Wert 7. Ein Schiebeimpuls am Ende des T2-Intervalls verschiebt den Inhalt des Flipflops Pl zum Flipflop CY, den Inhalt des Flipflops CY zum Flipflop P8 und den Inhalt des Flipflops P8 zum Flipflop P4.

Eine derartige Verschiebeoperation erfolgt jeweils am Ende eines jeden Zyklus, um den Akkumulator für die Ausführung des folgenden Zyklus vorzubereiten, indem jeweils diejenige Bitstelle in den Flipflop CY gebracht wird, der die im betreffenden Zyklus von Leitung 31 zu empfangenden Bits > angehören. Die zur Zeit Tl bis zum Auftreten des Schiebeimpulses auf dieser Leitung zugeführten Bits haben daher den Stellenwert 1. Die während des Zeitintervalls T2 zugeführten Bits haben daher bis aum Auftreten des

009827/1448

Schiebeimpulses die Wertbedeutung 2. Das gleiche trifft in der entsprechenden Weise für die T4- und T8-Zeiten zu.

Während der T4-Zeit wird das SteHenwert-4-Bit des Korrekturwertes¹ das St ellenwert-4-Bit der A-Wort-Ziffer "5" über Leitung 31 dem Akkumulator zugeführt. Das B-Wort hat kein signifikantes Bit während dem T4-Inter~ vall, so daß der Wertstand des Akkumulators am Ende dieses Intervalls auf dem Wert 15 steht. Am Ende der T4-Zeit wird in der beschriebenen Weise ein Schiebeimpuls wirksam, der bewirkt, daß nun der Flipflop CY zur Aufnahme von Bits des Stellenwertes 8 während der folgenden Zeit T8 vorbereitet ist. ■■■■'■■ _r .'..'■ ■■■■■"■. ■ ■"·■■■■

Während der T8-Zeit wird kein signifikantes Bit dem Akkumulator zugeführt. Der Schiebeimpuls am Ende dieses Zeitintervalles verschiebt wiederum den Inhalt des Akkumulators jeweils um eine Stelle. Der Akkumulator enthält nun die Summe des Übertrages aus der Addition der Einerstelle, der Ziffer "5" des A-Wortes und der Ziffer "3" des B-Wortes sowie den Korrekturwert "6¹¹. Dies ergibt den Summenwert 15. Die Bits dieser Summe sind am Ende der T8-Zeit in den ihren Stellenwerten zugeordneten Flipflops Pl bis P8 gespeichert, d.h., daß das Bit mit dem Stellenwert 1 im Flipflop Pl, das Flipflop mit dem Stellenwert 2 im Flipflop P2 usw. gespeichert i§t.

Am Beginn der Al-Zeit gelangt ein zusätzlicher Schiebeimpuls über die Und-Schaltung 22 zum Akkumulator und verschiebt dessen Inhalt in Richtung

009827/UAS

des Flipflop CY, so daß dieser Flipflop nun das Bit des Stellenwertes 1 der Summe enthält. Dieses Bit wird'über Leitung 15 und die Und-Schaltung 51 abgetastet, um in den Speicher i eingeschrieben zu werden. Am Ende der Al-Zeit tritt ein weiterer Schiebeimpuls auf, der das Bit mit dem Stellenwert 2 der Summe in den Flipflop CY bringt.

Aufgrund der Tatsache, daß kein Übertrag während der Addition der Zehnerstelle aufgetreten ist und da der Korrekturwert "6" in dieser Stelle addiert worden ist, ist es notwendig, einen Korrekturwert "1O" der Summe hinzuzuaddieren, um sicherzustellen, daß die im Akkumulator Verbleibenden Bits tatsächlich die richtige Summe "9", wie sie sich aus der Addition von 1 + 5 + ergibt, darstellen. Unmittelbar vor der Abtastung des Flipflops CY während der A2-Zeit wird das Bit des Stellenwertes 2 des Korrekturwertes "10" über die Leitung 31 dem Akkumulator zugeführt. Hierdurch wird der Flipflop CY in den 0-Zustand rückgestellt, was außerdem eine Rückstellung der Flipflops Pl und P2 zur Folge hat. Die Kopplung der Flipflops ist so getroffen, daß ein Durchlauf eines internen Übertrages nicht weiter als bis zum Flipflop P2 erfolgen kann. Hierdurch wird sichergestellt, daß das Bit der Wertstelle 2 des Korrektur-wertes "10" keinen internen Übertrag im Akkumulator durch Umschalten des Flipflops P4 in den 1-Zustand auslösen kann. Der Schaltzustand der Flipflops P4 und P8 bleibt daher zu dieser Zeit unverändert. Auf die Addition des Stellenwertes 2 des Korrekturwertes "lO" zur Zeit A2 wird der Flipflop,CY abgetastet, wie es durch das Kreis—W-Symbol auf der Übertragsleitung in Fig. 5b dargestellt ist. Da sich der Flipflop CY zu dieser Zeit im

00 98 27/144 9

-.21 -

O-Zustand befindet werden keine Daten zum Speicher übertragen. Am Ende des A2-Zeitintervalls gelangt ein Schiebeimpuls zum Akkumulator und verschiebt den Inhalt des Flipflops P8 zum Flipflop P4. Vor dieser Verschiebeoperation enthielt der Flipflop P4 durch seinen Null-Schaltzustand die Anzeige dafür, daß kein Übertrag während der Addition der Zehnerstelle aufgetreten ist. Die Stellenverschiebung am Ende der A2-Zeit bringt diese Anzeige vom Flipflop P4 zum Flipflop P2, indem der letztere in seinem Null-Zustand verbleibt. Der Akkumulator enthält zu diesem Zeitpunkt den Wert "l".

Da während der A4-Zeit keine Daten- oder Korrekturbits zum Akkumulator geliefert werden und bei Abtastung des Flipflop CY, wie durch das Kreis W-Symbol von Fig. 5b angegeben, kein signifikantes Bit festgestellt wird.,' erfolgt lediglich die Übertragung eines Null-Bits zum Speicher. Am Ende der A4-Zeit bringt ein Schiebeimpuls den Inhalt des Akkumulators in eine Position in der die Anzeige für das Fehlen eines Übertrags in der Zehnerstelle in den Flipfl.op Pl eingestellt ist, während das Eins-Bit der Wertstelle 1 vom Flipflop P 4 zum Flipflop P2 gebracht worden ist.

Während der A8-Zeit wird das Eins-Bit der Wertstelle 8 des Korrekturwertes "10" zum Inhalt des Akkumulators addiert, indem ein Impuls auf Leitung 31 zum Flipflop CY gelangt. Das Einstelltor des Flipflops Pl wird zu dieser Zeit durch ein Signal auf Leitung 53 blockiert, so daß das Eins-Bit der achten Wertstelle des Korrekturwertes "lO" keinen internen Übertrag im Akkumulator

auslösen kann. Der Akkumulator enthält nun im Flipflop CY eine Eins mit der Wertbedeutung 8, während, der Flipflop Pl im Null-Zustand steht zur Anzeige dafür, daß kein Übertrag aufgetreten ist, und der Flipflop P2 ein Eins-Bit enthält, dessen Wertbedeutung 1 ist. Der im Akkumulator stehende Wert ist daher eine "9", die die richtige Summe darstellt. Am Ende des A8-Zyklus wird der Flipflop CY abgetastet. Da er sich im Eins-Zustand befindet, wird ein^r Eins-Bit mit dem Stellenwert 8 zum Speicher übertragen. Am Ende der A8-Zeit sind alle Flipflops des Akkumulators im Rückstellzustand mit Ausnahme des Flipflops Pl, der die Übertragsanzeige der Zehnerstelle speichert. Der Akkumulatorinhalt wird nun erneut verschoben, so daß die richtigen Schaltzustände der verschiedenen Flipflops erreicht sind. Zu dieser Zeit enthält der Flipflop CY eine Null zur Darstellung dafür, daß kein Übertrag während der Addition der Zehnerstelle aufgetreten ist.

Der Akkumulator ist nunmehr bereit zur Verarbeitung der Hunder—terstelle der Datenworte A und B.

Subtraktion

Die Subtrakti ons operation gleicht im allgemeinen der beschriebenen Additionsoperation mit der Ausnahme, daß über die Torschaltung 48 (Fig. 4)

■' " ' ■■■'/·

anstelle des echten Zahlenwertes des B-Wortes dessen Fünfzehnerkomplement als Subtrahend der Anordnung zugeführt wird und daß die Und-Schaltung 37 während der Verarbeitung der Einerziffern beider Worte zum Durchlaß einer Korrektur-Eins, die den verlorenen Übertrag aus der höchsten Wertstelle

Ii 179 00 98 2 7/ 14 4fl -

bei Subtraktionen in für sich bekannter Weise ersetzt, geöffnet wird. Außerdem wird die Und-Schaltung 34 zur Übertragung des Korrekturwertes "6" gesperrt. Im übrigen werden jedoch ebenso wie bei einer Additionsoperation alle Daten dem Flipflop CY zugeführt und die Stellenverschiebungen des Akkumulatorinhältes, die Addition des Korrekturwertes ¹¹IO" (die den Effekt der Subtraktion von 6 hat) sowie die Entnahme des errechneten Resultates aus dem Flipflop CY (über Und-Schaltung 51) in der in Verbindung mit der Additions operation beschriebenen Weise ausgeführt.

In Abwandlung des erfindungsgemäßen «Ausführungsbeispieles ist es möglich, daß bei einer Additionsoperation die Zuführung des Korrekturwertes "6" nicht, wie beschrieben, zu den Zeiten T2 und T4, sondern zu den Zeiten A2 und A4 in Abhängigkeit davon erfolgt, daß die während der T-Zeiten ermittelte Summe größer als "9" ist. In diesem Falle ist die Zuführung des Korrekturwertes "10" bei Addition nicht erforderlich, während sie bei Ausführung einer Subtraktionsoperation nach wie vor benötigt würde.

Der Akkumulator besitzt einmParallelausgang, über den es möglich ist, gegen Ende der A8-Zeit vor der Rückstellung der Akkumulator-Flipflops und vor Auftreten des Schiebeimpulses am Ende der A8-Zeit die Summenbits der Wertstellen 1, 2, 4 und 8 aus den Flipflops P2, P4, P8 und CY parallel zu entnehmen. Das A8-Taktsignal kann in diesem Falle zur Steuerung der Entnahme bzw. zur Steuerung einer geeigneten Anschlußeinheit, wie eines Druckers oder dergL benutzt werden. Durch zeitweise Sperrung

009827/1449

der Taktgeberschaltung 3 (Fig, 1) in für sich bekannter Weise ist es möglich, das Zeitintervall, während dem die errechnete Summenziffer parallel abgegriffen werden kann, beliebig zu verlängern.

00 98 27/ U

Claims

- 25 - 21. Dezember 1966 ..--*■ PATENTANSPRÜCHE

1. Akkumulator zur Ausführung von Additionen und Subtraktionen in · binär-dezimale η Bitgruppen verschlüsselter Ziffern mit untereinander zur Weiterleitung gruppeninterner Überträge verbundenen Akkumulatorflipflops, die den einzelnen Bitstellen der Bit gruppen sowie einem Übertrag zur nächsthöheren Bitgruppe zugeordnet sind, dadurch gekennzeichnet, daß die Akkumulatorflipflops (Pl, P2, P4, P8 und CY) zu einer Schieberegister schleife geschaltet sind, die eine Stellenverschiebung entgegen der Richtung der Übertragsausbreitung gestattet und der unter der Steuerung einer Taktgeberschaltung (3) Schiebeimpulse derart synchron zu den zuzuführenden oder zu entnehmenden Datenbits zugeleitet werden, daß sich jeweils diejenige Bitstelle des Registerinhaltes in einem als gemeinsamer Dateneingang und -ausgang dienenden Akkumulatorflipflop (CY) befindet, für die Datenbits zugeführt oder entnommen werden.

2. Akkumulator nach Anspruch 1, dadurch gekennzeichnet, daß als gemeinsamer Dateneingang und -ausgang der Akkumulatorflipflop (CY) dient, in dem am Anfang einer Bitgruppenakkumulation der Übertrag aus . ..-der vorhergehenden Bitgruppe enthalten ist, und daß in der Verschiebefolge auf diesen Flipflop der Flipflop (P8) der höchsten Bitstelle und danach in absteigender Reihenfolge die Flipflops (P4, F2, Pl) der übrigen Bitstellen folgen. .

Q8ee27/me

-26- * . ■■■■'■■■ - y :

■ ;. ■■■. - ■ -;;-; ν .;■·.· .''f^;.. - - -; ■■-■■:■■ Λ ■-■

3. Akkumulator nach Anspruch 1 und 2, dadurch gekennz^ictoEieV nur für einen an den eingangsseitigenAkkumuiatorflißfloß (<JY) an-. schließenden Teil (Pl, P2) allepAkkumulatorfUpflops iiiliir^neübe verbindungen zu den entgegen der Schieberichtung nachfolgenden Akkumulatorflipflops vorgesehen sind.

4. Akkumulator nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Taktgeberschaltung (LI, TI, TH/ TG) für die Verarbeitung einer jeden Bitstelle einen Akkumulationszyklus, in dem die Datehbits dieser Bitstelle dem bisherigen Akkumulatorinhalt hinzugefügt werden, und einen Verschiebezyklus markiert, in dem^er Akkumulatorinhalt zur Vorbereitung der Verarbeitung der nächsten Bitstelle um eine Bitstelle verschoben wird.

5. Akkumulator nach Anspruch 4, dadurch gekennzeichnet, daß der Akkumulations zyklus in zwei Unterzyklen (DG) unterteilt ist, von denen der eine der Akkumulation der Bits des einen Operanden (A-Wort) und der andere der Akkumulation der Bits des anderen Operanden (B-Wort) zugeordnet ist.

6. Akkumulator nach Anspruch 4, dadurch gekennzeichnet, daß der

Akkumulationszyklus in drei Unterzyklen (TG, TF, TH) unterteilt ist, von denen zwei der Akkumulation der Bits der beiden Operanden und der dritte der Akkumulation eines konstanten Wertes zugeordnet ist.

00 98 27/1440

152A182

7. Akkumulator naeh Anspruch 6, dadurch gekennzeichnet, daß der kmstante Wert die Tetradenkorrekturziffer ¹¹B" ist, die in Abhängigkeit von einem Additionssteuersignal über eine Torschaltung (34) in von der Taktgeberschaltung (3) bestimmten Akkumulatorzyklen (TF) zugeführt wird.

8. Akkumulator nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß die Taktgeberschaltung (TD) für die Verarbeitung einer binärdezimalen Bit gruppe zwei vollständige Verschiebeumläufe markiert, von denen der erste zur Akkumulation der Operandenbitgruppen und der zweite zur Entnahme der Resultatbitgruppe dient.

0. Akkumulator nach Anspruch 8, dadurch gekennzeichnet, daß die Taktgeberschaltung (TD, TE, TF) während des Entnahme-Verschiebeumlaufes die Zuführung weiterer Datenbits steuert.

lü. Akkumulator nach den Ansprüchen 8 und 9, dadurch gekennzeichnet, _;i. ν daß diese weiteren Datenbits den Tetradenkorrekturwert "10" darder in Abhängigkeit vom Fehlen oder Vorhandensein eines

Uβ dem Akkumtilätor-Vereebiebeumlauf über

'^Orschältungen (35/36) zu den entsprechenden Bitzeiten jeweils am Anfang der Akkümulations-Entnahmezyklen zugeführt wird, bevor eine Entnahme in dem betreffenden Zyklus erfolgt.

Il „9 009827/U49