DE3926489A1 - Pseudozufallsrauschcodegenerator - Google Patents
PseudozufallsrauschcodegeneratorInfo
- Publication number
- DE3926489A1 DE3926489A1 DE3926489A DE3926489A DE3926489A1 DE 3926489 A1 DE3926489 A1 DE 3926489A1 DE 3926489 A DE3926489 A DE 3926489A DE 3926489 A DE3926489 A DE 3926489A DE 3926489 A1 DE3926489 A1 DE 3926489A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- flip
- output
- shift register
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
Landscapes
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung betrifft einen Pseudozufallsrauschcodegenerator,
der im folgenden als Codegenerator bezeichnet werden
kann, und unter einer äußeren Steuerung der Codeperiode,
des Codemusters und der Codephase einen gewünschten
Maximalfolgecode erzeugen kann, sowie eine GOLD-Code-Generatorschaltung
enthält.
Ein herkömmlicher Codegenerator der oben beschriebenen Art
hat einen Schaltungsaufbau, der beispielsweise in Fig. 11
der zugehörigen Zeichnung dargestellt ist. In Fig. 11 sind
Flip-Flop-Schaltungen SR₁ bis SR n-1 und SR f sowie Exklusiv-ODER-Glieder
E₁ bis E n dargestellt. Diese Bauelemente bilden
einen sogenannten modularen Schieberegistergenerator. Ein
Multiplexer MUX 1 wählt die Endbetriebsstufe des modularen
Schieberegistergenerators, um die Anzahl der Stufen des
modularen Schieberegistergenerators zu steuern. UND-Glieder
AND₂ bis AND n zeigen an, daß eine Rückkopplung der Signale
von der Endstufe zu den jeweiligen Stufen des modularen
Schieberegistergenerators vorliegt oder nicht. Steuerglieder
G₁ bis G n legen den Anfangswert des modularen
Schieberegistergenerators fest. Die Codeperiode, das
Codemuster und die Codephase werden insbesondere unabhängig
voneinander dadurch gesteuert, daß die Codeperiode über
die Festlegung der Adresse des Multiplexers MUX 1 mittels
der Daten c₁ bis c i und die Festlegung der Anzahl von
Stufen des modularen Schieberegistergenerators gesteuert
wird, daß das Codemuster durch die Festlegung der Rückkopplungsverhältnisse
der Signale von der Endstufe zu den jeweiligen
Stufen des modularen Schieberegistergenerators
mittels der Daten a₂ bis a n gesteuert wird, und daß die
Codephase durch die Bestimmung des Anfangswertes des modularen
Schieberegistergenerators mittels der Daten b₁ bis b n
gesteuert wird. In dieser Weise kann irgendein gewünschter
Maximalfolgecode erzeugt werden.
Ein Merkmal dieser Anordnung besteht darin, daß es GOLD-Codegeneratorschaltungen
E g und SR g enthält, die in der
japanischen Patentanmeldung Nr. 61-2 53 993 aus 1986 beschrieben
sind, und GOLD-Codes problemlos dadurch erzeugt werden
können, daß zwei Codegeneratoren, die in Fig. 11 dargestellt
sind, zusammengeschaltet werden, wie es in Fig. 12 dargestellt
ist. In Fig. 12 sind Pseudozufallsrauschcodegeneratoren
PNG 1 und PNG 2, Maximalfolgecodes u und v und ein
eine zyklische Verschiebung nach links berechnendes Bauelement
T dargestellt. Ein GOLD-Code wird dadurch erhalten,
daß verschiedene Maximalfolgecodes modulo 2 addiert werden.
Da GOLD-Codes viel mehr Arten von Mustern für eine Frequenz
als Maximalfolgecodes haben können, hat die Verwendung von
GOLD-Codes einen Vorteil, wenn ein Mehrfachsignal, das eine
Anzahl von Codes verwendet, bei der Anwendung der Schaltung
auf ein Spread-Spektrumnachrichtenverbindungssystem usw.
verwandt werden muß.
Die bekannte Anordnung kann jedoch auf einmal nicht mehr
als eine Art eines GOLD-Codes unter Verwendung von zwei
Codegeneratoren ausgeben, so daß für eine Mehrkanalanordnung
eine Vielzahl von Codegeneratoren benötigt wird.
Durch die Erfindung soll daher ein Pseudozufallsrauschcodegenerator
geschaffen werden, der gleichzeitig zwei oder
mehr GOLD-Codes unter Verwendung von zwei Maximalfolgecodegeneratoren
ausgeben kann und eine Schaltung enthält, die
den Anfangswert der GOLD-Codes festlegt, um zu verhindern,
daß der ausgegebene Code bei der Codefestlegung und der
Codeumschaltung der GOLD-Codes unbestimmt wird.
Dazu ist der erfindungsgemäße Pseudozufallsrauschcodegenerator
dadurch gekennzeichnet, daß ein einfacher oder modularer
Schieberegistergenerator, Exklusiv-ODER-Glieder an
den jeweiligen Stufen, an denen die Ausgangssignale von
Flip-Flop-Schaltungen, die den einfachen oder modularen
Schieberegistergenerator bilden, und ein äußerer Maximalfolgecode
eingegeben werden, und mehrere Flip-Flop-Schaltungen
vorgesehen sind, deren Ausgangssignale über einen Takt
gesteuert werden und an denen die Ausgangssignale der Exklusiv-ODER-Glieder
liegen.
Es sind zwei Grundausbildungsformen eines Maximalfolgecodegenerators
bekannt, wie es in Fig. 2 dargestellt ist. In
Fig. 2A werden die Ausgangssignale der jeweiligen Flip-Flop-Schaltungen
D-FF₁ bis D-FF n durch Schalter SW₂ bis SW n gewählt,
und wird ihre nach der logischen Exklusiv-ODER-Funktion
verknüpfte Summe zur Flip-Flop-Schaltung der ersten
Stufe rückgekoppelt. In Fig. 2B wird das Ausgangssignal
der Flip-Flop-Schaltung der letzten Stufe durch die Schalter
SW₂ bis SW n gewählt. Die nach der logischen Exklusiv-ODER-Funktion
verknüpfte Summe des gewählten Ausgangssignals und
eines Ausgangssignals einer Flip-Flop-Schaltung an der vorhergehenden
Stufe wird gebildet und an die jeweiligen
Flip-Flop-Schaltungen gelegt. Die zuerst beschriebene
Ausbildung wird im allgemeinen als einfacher Schieberegistergenerator
bezeichnet, während die zuletzt genannte
Ausbildung als modularer Schieberegistergenerator bezeichnet
wird. Der modulare Schieberegistergenerator hat
Vorteile hinsichtlich der Erhöhung der Arbeitsgeschwindigkeit,
da eine Zunahme der Anzahl an Stufen des Schieberegisters
des einfachen Schieberegistergenerators zu einer
Zunahme in der Anzahl der Stufen der Exklusiv-ODER-Glieder
im Rückkopplungsweg und zu einer Zunahme der Verzögerungszeit
führt (R. C. Dixon, Spread Spectrum Systems, Seite 53
bis 92, John Wiley & Sons, 1976). Durch die Erfindung wird
eine Anordnung geschaffen, die einen einfachen Schieberegistergenerator
und einen modularen Schieberegistergenerator
verwendet, um die gleichzeitige Erzeugung mehrerer GOLD-Codes
zu ermöglichen.
Im folgenden werden anhand der zugehörigen Zeichnung besonders
bevorzugte Ausführungsbeispiele der Erfindung näher
beschrieben. Es zeigt
Fig. 1 in einem Blockschaltbild einen Pseudozufallsrauschcodegenerator
mit einem einfachen Schieberegistergenerator,
Fig. 2 den Grundaufbau eines Maximalfolgecodegenerators,
Fig. 3 das Schaltbild eines GOLD-Codegenerators mit
einem Ausführungsbeispiel des erfindungsgemäßen
Pseudozufallsrauschcodegenerators,
Fig. 4 das Blockschaltbild eines Pseudozufallsrauschcodegenerators
mit einem modularen Schieberegistergenerator,
Fig. 5 das Blockschaltbild eines Pseudozufallsrauschcodegenerators
mit einem modularen Schieberegistergenerator,
der eine Schaltung zum Berechnen des
Anfangswertes des Schieberegisters enthält,
Fig. 6 das Blockschaltbild einer Abwandlungsform der
in Fig. 4 dargestellten Schaltung zum Einbau
in eine integrierte Schaltung,
Fig. 7 in einem Zeitdiagramm den Vorgang der Codefestlegung
bei der in Fig. 6 dargestellten Schaltung,
Fig. 8 ein Blockschaltbild einer Abwandlungsform der
in Fig. 5 dargestellten Schaltung zum Einbau
in eine integrierte Schaltung,
Fig. 9 in einem Zeitdiagramm den Vorgang der Codefestlegung
bei der in Fig. 8 dargestellten Schaltung,
Fig. 10 den Schaltungsaufbau einer den Anfangswert berechnenden
Schaltung eines Schieberegisterteils,
Fig. 11 in einem Grundblockschaltbild einen bekannten
Pseudozufallsrauschcodegenerator und
Fig. 12 das Schaltbild einer GOLD-Codegeneratorschaltung
mit einem bekannten Pseudozufallsrauschcodegenerator.
Fig. 1 zeigt einen Pseudozufallsrauschcodegenerator mit
einem einfachen Schieberegister. In Fig. 1 sind Exklusiv-ODER-Glieder
E₂ bis E n, UND-Glieder AND₂ bis AND n und Flip-Flop-Schaltungen
SR₁ bis SR n-1 und SR f dargestellt. Alle
diese Bauelemente bilden einen einfachen Schieberegistergenerator.
Steuerglieder G₁ bis G n legen den Anfangswert
der Flip-Flop-Schaltungen SR₁ bis SR n-1 und SR f fest.
Wenn ein STB-Signal einen niedrigen logischen Pegel L hat,
geben die Flip-Flop-Schaltungen jeweils ein Ausgangssignal
der Flip-Flop-Schaltung der vorhergehenden Stufe in der ursprünglichen
Form aus, und wenn das STB-Signal den hohen
logischen Pegel H hat, dann geben sie Daten b₁ bis b n von
den Anschlüssen B₁ bis B n als Anfangswerte der Flip-Flop-Schaltungen
aus. Ein Multiplexer MUX 1 steuert die Anzahl
der Betriebsstufen des einfachen Schieberegistergenerators.
Die Flip-Flop-Schaltung SR f, an der das Ausgangssignal des
Multiplexers MUX 1 liegt, bildet immer die letzte Betriebsstufe
des einfachen Schieberegistergenerators. Das Muster
des Codes wird insbesondere dadurch festgelegt, daß über
Daten a₂ bis a n, die von den Anschlüssen A₂ bis A n eingegeben
werden, festgelegt wird, ob Signale von den Flip-Flop-Schaltungen
der jeweiligen Stufen rückgekoppelt werden oder
nicht, während die Phase des Codes dadurch festgelegt wird,
daß der Anfangswert der Flip-Flop-Schaltungen über Daten b₁
bis b n von den Anschlüssen B₁ bis B n festgelegt wird. Die
Periode des Codes wird dadurch bestimmt, daß die Anzahl der
Stufen des Schieberegisters über Daten c₁ bis c i von Anschlüssen
C₁ bis C i festgelegt wird. In dieser Weise können
das Muster, die Phase und die Periode des Codes unabhängig
voneinander gesteuert werden, und kann irgendein gewünschter
Maximalfolgecode erzeugt werden.
An einem Eingangsanschluß GLDI werden Maximalfolgecodes mit
identischer Frequenz und verschiedenen Mustern synchron bei
dem dargestellten Codegenerator eingegeben. Exklusiv-ODER-Glieder
Eg₁ bis Eg n berechnen die logische Summe eines Eingangssignals
an den Flip-Flop-Schaltungen SR₁ bis SR n und SR f,
und eines Signals, das am Eingangsanschluß GLDI eingegeben
wird. Flip-Flop-Schaltungen FFg₁ bis FFg n empfangen die sich
ergebende logische Summe von den Gliedern Eg₁ bis Eg n, um Zufallsfehler
zu entfernen, die während der Berechnung der
logischen Summe erzeugt werden, und die logische Summe synchron
mit einem Takt nach außen auszugeben. Von den Anschlüssen
CODE und DLY₁ bis DLY n werden verschiedene Arten von
ausgegebenen GOLD-Codes erhalten. Wenn ein Maximalfolgecode
von dem vorliegenden Codegenerator ausgegeben wird, dann
wird der Eingangsanschluß GLDI auf dem niedrigen Pegel L gehalten.
Zu diesem Zeitpunkt werden Maximalfolgecodes mit dem
gleichen Muster und verschiedenen Phasen von den Anschlüssen
CODE und DLY₁ bis DLY n ausgegeben.
Das oben beschriebene Ausführungsbeispiel arbeitet in der
folgenden Weise.
Im folgenden wird die Arbeitsweise des erfindungsgemäßen
Codegenerators mehr im einzelnen anhand der Fig. 1 und 3
beschrieben. Der einfache Schieberegistergenerator hat die
Form eines üblichen Schieberegisters, bei dem die Flip-Flop-Schaltungen
SR₁ bis SR n in Fig. 1 der Reihe nach Daten in
der ursprünglichen Form in 1-Taktintervallen zu den nächsten
Stufen weiterschieben. Mit steigender Flip-Flop-Schaltungsnummer
werden ausgegebene Codes, die der Reihe nach in ihrer
Phase durch jedes Chip verzögert sind, erhalten. Wenn ein
Maximalfolgecode durch eine Matrix v und die Matrix der Zustandsänderung
mit T bezeichnet werden, dann lassen sich die
Ausgangsdaten der Flip-Flop-Schaltungen wie folgt ausdrücken:
Ausgangsdaten von SR₁ sind V
Ausgangsdaten von SR₂ sind T -1 v
Ausgangsdaten von SR₃ sind T -2 v . . .
Ausgangsdaten von SR i sind T -(i-1) v . . .
Ausgangsdaten von SR n-1 sind T -(n-2) v.
Ausgangsdaten von SR₂ sind T -1 v
Ausgangsdaten von SR₃ sind T -2 v . . .
Ausgangsdaten von SR i sind T -(i-1) v . . .
Ausgangsdaten von SR n-1 sind T -(n-2) v.
Das heißt, daß T -iv angibt, daß der Maximalfolgecode v
eine Phasenverzögerung um i Chips hat.
Die jeweiligen Flip-Flop-Schaltungen sind weiterhin Verzögerungselemente,
wobei unter Berücksichtigung der Tatsache,
daß die Phase der Eingangsdaten um ein Chip bezüglich der
Ausgangsdaten vorläuft, die Eingangsdaten der Flip-Flop-Schaltungen
in der folgenden Weise ausgedrückt werden können:
Eingangsdaten zur SR₁ sind T v
Eingangsdaten zur SR₂ sind v
Eingangsdaten zur SR₃ sind T -1 v . . .
Eingangsdaten zur SR i sind T -(i-2) v . . .
Eingangsdaten zur SR n-1 sind T -(n-3) v.
Eingangsdaten zur SR₂ sind v
Eingangsdaten zur SR₃ sind T -1 v . . .
Eingangsdaten zur SR i sind T -(i-2) v . . .
Eingangsdaten zur SR n-1 sind T -(n-3) v.
Das Ausgangssignal vom Steuerglied G n ist weiterhin gleich
dem Ausgangssignal der Flip-Flop-Schaltung SR n-1 und somit
gleich T -(n-2) v.
Im folgenden sei angenommen, daß der Codegenerator PNG 1
den Maximalfolgecode v erzeugt, daß der Codegenerator PNG 2
einen Maximalfolgecode u mit einem anderen Muster erzeugt,
und daß diese Generatoren in der Weise geschaltet sind, wie
es in Fig. 3 dargestellt ist. Da in diesem Fall das Exklusiv-ODER-Glied
Eg i des Codegenerators PNG 1 die Berechnung der
logischen Summe von T u und T -(i-2) v ausführt und diese Summe
zur Flip-Flop-Schaltung FFgi ausgibt, können die Ausgangsdaten
der Flip-Flop-Schaltung FFgi ausgedrückt werden als:
T -1 (Tu + T -(i-2) v, das heißt u + T -(i-1) v.
Die Ausgangsdaten von den jeweiligen Anschlüssen lassen sich
daher wie folgt ausdrücken:
CODE-Ausgang (Ausgang von FFg 1): u + v
DLY 1-Ausgang (Ausgang von FFg 2): u + T -1 v
DLY 2-Ausgang (Ausgang von FFg 3): u + T -2 v . . .
DLY n-1-Ausgang (Ausgang von FFgn): u + T -(n-1) v,
DLY 1-Ausgang (Ausgang von FFg 2): u + T -1 v
DLY 2-Ausgang (Ausgang von FFg 3): u + T -2 v . . .
DLY n-1-Ausgang (Ausgang von FFgn): u + T -(n-1) v,
so daß ausgegebene GOLD-Codes mit verschiedenen Mustern an
den jeweiligen Codeausgangsanschlüssen erhalten werden.
Fig. 4 zeigt ein Ausführungsbeispiel des erfindungsgemäßen
Pseudozufallsrauschcodegenerators mit einem modularen Schieberegister.
Die Grundbauteile des modularen Schieberegisters
mit den gleichen Bezugszeichen wie in Fig. 11 sind in der
gleichen Form ausgebildet wie bei der bekannten Anordnung und
haben identische Funktionen. Weiterhin haben ein Eingangsanschluß
GLDI, Ausgangsanschlüsse GLDO, CODE, DLY 1 bis DLY n-1,
Exklusiv-ODER-Glieder Eg₁ bis Eg n und Flip-Flop-Schaltungen
FFg 1 bis FFg n, die gleiche Bezugszeichen wie in Fig. 1
tragen, gleichfalls identische Funktionen wie bei dem
einfachen Schieberegistergenerator von Fig. 1, so daß sie
gleichzeitig mehrere GOLD-Codes mit verschiedenen Mustern
in der gleichen Weise erzeugen können. Der modulare Schieberegistergenerator
unterscheidet sich von dem einfachen
Schieberegistergenerator darin, daß der in Fig. 4 dargestellte
modulare Schieberegistergenerator Exklusiv-ODER-Glieder
aufweist, die zwischen den jeweiligen Stufen der
Flip-Flop-Schaltungen SR₁ bis SR n-1 liegen, was zu Änderungen
im Phasenunterschied der von den jeweiligen Flip-Flop-Schaltungen
ausgegebenen Codes in Abhängigkeit von dem festgelegten
Code führt. Ein derartiger modularer Schieberegistergenerator
hat daher den Nachteil, daß er keinen Ausgangscode
mit dem notwendigen Phasenunterschied von einer bestimmten
Flip-Flop-Schaltung liefern kann.
Um diese Schwierigkeit zu beseitigen, enthält der in Fig. 4
dargestellte Codegenerator Schieberegister SRg₁ bis SRg n-1,
die vom Generatorteil getrennt vorgesehen sind. Da die Codeabnahmepositionen
der Anschlüsse CODE und DLY₁ bis DLY n-1
den Flip-Flop-Schaltungen SR₁ bis SR n des einfachen Schieberegistergenerators
von Fig. 1 zugeordnet sind, stimmen die
Inhalte der Schieberegister SRg₁ bis SRg n-1 in Fig. 4 vollständig
mit den Inhalten der Schieberegister SR₁ bis SR n-1
überein, während Codes mit der gleichen Periode, dem gleichen
Muster und der gleichen Phase ausgegeben werden. Durch eine
Verbindung von zwei modularen Schieberegistergeneratoren von
Fig. 4 in der in Fig. 3 dargestellten Weise werden somit genauso
wie im Fall eines einfachen Schieberegistergenerators
GOLD-Codes mit verschiedenen Mustern von den Anschlüssen CODE
und DLY₁ bis DLY n-1 erhalten.
Da bei einem derartigen Codegenerator die durch den modularen
Schieberegistergenerator erzeugten Codes der Reihe nach
seriell in die Schieberegister SRg₁ bis SRg n-1 in 1-Bit-Intervallen
eingegeben werden, wird der Zustand des Schieberegisters
während des Intervalls des Taktes n-1 nach der
Festlegung des Codes unbestimmt, was es unmöglich macht,
genaue Codeausgaben zu erhalten. Das ist ein ernstes
Problem, insbesondere bei der Verwendung in einer Anordnung,
die häufige Codeänderungen erfordert, oder bei der Verwendung
bei der Spread-Spektrum-Nachrichtenverbindung, bei der
die Codes vom Anfangszustand über eine Auslösefunktion und
unter Verwendung eines STB-Signals erneut ausgegeben werden,
um eine Phasenübereinstimmung zwischen dem Sender und dem
Empfänger herzustellen. Um dieses Problem zu beseitigen,
enthält der erfindungsgemäße Codegenerator Steuerglieder
Gg₁ bis Gg n, die den Schieberegistern SRg₁ bis SRg n-1 einen
Anfangswert geben. Der Anfangswert muß als d₀ bis d n von
außen über die Eingangsanschlüsse D₁ bis D n angelegt werden.
Wenn jedoch Codes mit der gleichen Periode, dem gleichen
Muster und der gleichen Phase von den jeweiligen Codeausgangsanschlüssen
des einfachen Schieberegistergenerators
von Fig. 1 und des modularen Schieberegistergenerators von
Fig. 4 ausgegeben werden, reicht es ersichtlich aus, an D₁
bis D n Daten b₁ bis b n zu legen, die die Anfangswerte der
Flip-Flop-Schaltungen SR₁ bis SR n-1 und SR f sind, die anliegen
um die Anfangsausgabecodes bei dem einfachen Schieberegistergenerator
von Fig. 1 zu erhalten, da die Inhalte der Flip-Flop-Schaltungen
SR₁ bis SR n-1 des einfachen Schieberegistergenerators
vollständig mit den Inhalten der Schieberegister
SRg₁ bis SRg n-1 des modularen Schieberegistergenerators übereinstimmen.
Um bei dem obigen in Fig. 4 dargestellten Ausführungsbeispiel
zu verhindern, daß die Ausgangsdaten direkt nach dem Beginn
der Codeausgabe instabil werden, sind die Steuerglieder Gg₁
bis Gg n zwischen den jeweiligen Stufen der Schieberegister
SRg₁ bis SRg n-1 vorgesehen, und wird der Anfangswert der
Schieberegister SRg₁ bis SRg n-1 von außen gegeben. Dieses
Verfahren ist jedoch mit einem ersten Problem verbunden,
daß nämlich Eingangsanschlüsse D₁ bis D n oder andere Einrichtungen
zum Eingeben des Anfangswertes von außen benötigt
werden, was eine Zunahme in der Anzahl der Anschlußstifte
oder der Anzahl der Bauelemente zur Aufnahme in eine
integrierte Schaltung bewirkt. Ein zweites Problem bei diesem
Verfahren besteht darin, daß die Anfangsdaten d₁ bis d n
der Schieberegister SRg₁ bis SRg n-1 vorher durch gewisse
Einrichtungen für alle einzurichtenden Codes erhalten werden
müssen.
Der in Fig. 4 dargestellte Codegenerator weist in diesem
Zusammenhang eine Schaltung auf, die automatisch den Anfangswert
des Schieberegisters berechnet, das dazu vorgesehen
ist, Ausgangscodes mit einer Phasenverzögerung um jeweils
ein Chip vom modularen Schieberegistergenerator gegenüber
den Codedaten zu erhalten, die am modularen Schieberegistergenerator
liegen. In dieser Weise macht es der in Fig. 4
dargestellte Codegenerator möglich, auf den Vorgang und die
Einrichtungen zum Anlegen des Anfangswertes des Schieberegisters
von außen zu verzichten.
Fig. 5 zeigt ein Blockschaltbild eines weiteren Ausführungsbeispiels
des erfindungsgemäßen Pseudozufallsrauschcodegenerators.
In Fig. 5 bilden Bauteile mit gleichen Bezugszeichen
wie in Fig. 4 die gleiche Anordnung wie in Fig. 4
und haben diese Bauteile die gleichen Funktionen. Der Unterschied
der in Fig. 5 dargestellten Anordnung gegenüber der
in Fig. 4 dargestellten Anordnung besteht darin, daß eine
den Anfangswert berechnende Schaltung IG₁ bis IG n für die
Schieberegister SRg₁ bis SRg n-1 vorgesehen ist. Die den Anfangswert
berechnende Schaltung IG₁ bis IG n berechnet den
Anfangswert der Schieberegister SRg₁ bis SRg n-1 aus den
Codedaten a₂ bis a n und b₂ bis b n des modularen Schieberegistergenerators
und legt den Anfangswert über die Steuerglieder
Gg₁ bis Gg n-1 an die jeweiligen Flip-Flop-Schaltungen.
Das Verfahren bei diesem Ausführungsbeispiel kann
daher genaue Ausgangscodes direkt nach dem Beginn der
Codeausgabe liefern, ohne daß vorher der Anfangswert der
Schieberegister über gewisse Einrichtungen erhalten wird,
oder von außen eingegeben wird.
Fig. 6 zeigt den Schaltungsaufbau des in Fig. 4 dargestellten
Codegenerators unter Berücksichtigung seines Einbaues
in eine integrierte Schaltung und Fig. 8 zeigt
einen derartigen Schaltungsaufbau des in Fig. 5 dargestellten
Codegenerators. Da eine Zunahme in der Anzahl der Anschlüsse
ein erhebliches Problem für die Ausbildung in
Form einer integrierten Schaltung darstellt, werden im allgemeinen
die Codedaten a₂ bis a n, b₁ bis b n, c₁ bis c n und
d₁ bis d n im Zeitmultiplexverfahren von Datenleitungen DAT₀
bis DAT n-1 mit n-Bits eingegeben. In den Fig. 6 und 8
sind LATCH₁, LATCH₂, LATCH₄ und LATCH₆ Halteschaltungen zum
Eingeben im Zeitmultiplex und zum Halten der Codephasendaten
b₁ bis b n, der Codemusterdaten a₂ bis a n, der Codeperiodendaten
c₁ bis c i und der Anfangswerte d₁ bis d n jeweils.
LATCH₄ und LATCH₅ sind Halteschaltungen zum Halten der gerade
ausgegebenen Codedaten, so daß ein Ausgangscode während
der Bildung der Codedaten nicht geändert wird. Da die Codephasendaten
b₁ bis b n und die Anfangswerte d₁ bis d n festliegen
müssen, wenn mit der Ausgabe des Codes begonnen wird,
jedoch im übrigen nicht festliegen müssen, ist eine zweistufige
Haltegliedanordnung nicht erforderlich. Zwei-Bit-Signal-Eingangsanschlüsse
SEL₀ und SEL₁ werden weiterhin zur Adressenbestimmung
der Halteglieder zum Einschreiben von Daten
benutzt und sind so ausgebildet, daß sie eine von vier Halteschaltungen
über einen Demultiplexer DE-MUX wählen. Mit CF
ist ein Chip-Wählsignaleingang und mit LE ein Haltefreigabesignaleingang
bezeichnet. Sie dienen dazu, eine integrierte
Schaltung zum Einschreiben von Daten zu wählen und den Zeitpunkt
des Einschreibens der Daten jeweils zu steuern. Wenn
die Eingabe aller Codedaten darüber abgeschlossen ist, ist
es möglich, vom STB-Anschluß ein Tastsignal einzugeben, und
mit einer neuen Codeausgabe zu beginnen.
Indem somit die Zeitmultiplexeingabe der Codedaten verwandt
wird, können die Schaltungen von Fig. 6 und 8 mit der gleichen
Anzahl von Anschlüssen ausgebildet werden. Die Schaltung
von Fig. 8 benötigt jedoch kein Halteglied 6, das bei
der Schaltung von Fig. 6 verwandt wird, um den Anfangswert
des Schieberegisters im Inneren zu berechnen, was eine dementsprechende
Verringerung der Anzahl der Bauelemente ermöglicht.
Die Fig. 7 und 9 zeigen Zeitdiagramme für die Codefestlegung
der Codegeneratoren von Fig. 6 und 8 jeweils.
Sie zeigen, daß die Schaltung von Fig. 8 das Verfahren und
die Zeit für die Codefestlegung in einem Maße, verglichen
mit der Schaltung von Fig. 6, abkürzen kann, das für die
Festlegung des Anfangswertes des Schieberegisters benötigt
wird. In Fig. 7 und 9 zeigen die schraffierten Teile, daß
die Signalverhältnisse nicht zu der Festlegung der Codes in
Beziehung stehen.
Ein spezielles Beispiel einer Schaltung zum Berechnen des
Anfangswertes wird im folgenden anhand des Codegenerators
mit dem Aufbau des in Fig. 5 dargestellten Ausführungsbeispiels
beschrieben. Zum Zweck der Erläuterung des Verfahrens
der Berechnung des Anfangswertes sei angenommen, daß sr₁(t)
bis sr n-1 (t) und sr f(t) die Verhältnisse am t-ten Chip nach
Beginn der Codeausgabe der jeweiligen Flip-Flop-Schaltungen
SR₁ bis SR n-1 und SR f angeben, die den modularen Schieberegistergenerator
bilden, und daß srg₁(t) und srg n-1 (t) die
Verhältnisse am t-ten Chip nach Beginn der Codeausgabe der
Schieberegister SRg₁ bis SRg n-1 angeben. Dann läßt sich der
Anfangswert der Flip-Flop-Schaltungen SR₁ bis SR n-1 SR f und
SR g 1 bis SR gn-1 in der folgenden Weise ausdrücken:
sr₁(1) = b₁
sr₂(1) = b₂
sr₃(1) = b₃
.
.
.
sr n-1(1) = b n-1
sr f(1) = b n
und
srg₁(1) = d₁
srg₂(1) = d₂
srg₃(1) = d₃
.
.
.
srg n-1(1) = d n-1
sr₂(1) = b₂
sr₃(1) = b₃
.
.
.
sr n-1(1) = b n-1
sr f(1) = b n
und
srg₁(1) = d₁
srg₂(1) = d₂
srg₃(1) = d₃
.
.
.
srg n-1(1) = d n-1
Da weiterhin SRg₁ bis SRg n-1 Schieberegister darstellen,
ergibt sich die folgende Beziehung:
srg i(t) = srg i+1 (t+1) (1)
Wenn ein Verzögerungsoperator D definiert wird und mit
D i der Zustand bei einer Phasenverzögerung um i-Chips der
Flip-Flop-Schaltungen bezeichnet wird, dann kann die
Gleichung (1) ausgedrückt werden als:
srg i(t) = D¹srg i+1 (t)
Wenn die Daten b₁ bis b n unter Verwendung des Verzögerungsoperators
D ausgedrückt werden, dann können sie auf der
Grundlage des Aufbaus des modularen Schieberegistergenerators
von Fig. 5 in der folgenden Weise ausgedrückt werden:
b₁ = sr₁(1) = D -1 srf(1) (2)
bei i 2,
b i = sr i(1)
= D -1 sr i-1(1) + a i · D-1 srf(1) (3)
= D -1 sr i-1(1) + a i · D-1 srf(1) (3)
wobei + die Exklusiv-ODER-Funktion oder die exklusive
logische Summe und · ein logisches Produkt angeben.
Da weiterhin D₁ bis D n Schieberegister zum Eingeben des
Ausgangssignals der Endstufe SR f des modularen Schieberegisters
der Reihe nach bei jedem Bit darstellen, kann
d i wie folgt ausgedrückt werden:
d i = srg i(1) = D -isrf(1) (4)
Aus Gleichung (4) ergibt sich:
d₁ = D -1 srf(1) = b₁ (5)
Für i 2 kann weiterhin die Gleichung (3) in der folgenden
Weise abgewandelt werden:
b i = D -1 sri-1(1) + a i · D-1 srf(1)
= D -1(D -1 sri-2(1) + a i-1 · D -1 srf(1)) + a i · D-1 srf(1)
= D -2 sri-2(1) + a i-1 · D -2 srf(1) + a i · D-1 srf(1)
= D -2 (D -1 sri-3(1) + a i-2 · D -1 srf(1)) + a i-1 · D -2 srf(1) + a i · D -1 srf(1)
= D -3 sri-3(1) + a i-2 · D -3 srf(1) + a i-1 · D-2 srf(1) + a i · D-1 srf(1) . . .
= D -(i-1) sr1(1) + (a₂ · D -(i-1) srf(1) + (a₃ · D -(i-2) srf(1) + . . . + a i · D-1 srf(1) (6)
= D -1(D -1 sri-2(1) + a i-1 · D -1 srf(1)) + a i · D-1 srf(1)
= D -2 sri-2(1) + a i-1 · D -2 srf(1) + a i · D-1 srf(1)
= D -2 (D -1 sri-3(1) + a i-2 · D -1 srf(1)) + a i-1 · D -2 srf(1) + a i · D -1 srf(1)
= D -3 sri-3(1) + a i-2 · D -3 srf(1) + a i-1 · D-2 srf(1) + a i · D-1 srf(1) . . .
= D -(i-1) sr1(1) + (a₂ · D -(i-1) srf(1) + (a₃ · D -(i-2) srf(1) + . . . + a i · D-1 srf(1) (6)
Da dabei D -(i-1) sr₁(1) durch D -isrf(1) aus Gleichung (2)
ausgedrückt werden kann, kann die Gleichung (6) geschrieben
werden als:
b i = D -isrf(1) + (a₂ · D -(i-1) srf(1) + a₃ · D -(i-2) srf(1) + . . . + a i · D-1 srf(1) (7)
und aus der Beziehung der Gleichung (4) in der folgenden
Weise ausgedrückt werden:
b i = d i + (a₂ · d i-1 + a₃ · d i-2 + . . . + a i · d₁)
Durch Addieren von (a₂ · d i-1 + a₃ · d i-2 + . . . + a i · d₁) auf beiden
Seiten in modulo 2 ergibt sich die folgende Beziehung:
d i = b i + (a₂ · d i-1 + a₃ · d i-2 + . . . + a i · d₁) (8)
Aus den obigen Gleichungen kann der Anfangswert d₁ bis d n
der Schieberegister unter Verwendung der Codedaten b₁ bis
b n und a₂ bis a n in der folgenden Weise berechnet werden:
d₁ = b₁ (5)
Unter Verwendung der Gleichungen (5) und (8) ergeben sich
d₁ bis d n in der folgenden Weise:
d₁ = b₁
d₂ = b₂ + a₂ · d₁
d₃ = b₃ + a₂ · d₂ + a₃ · d₁
d₄ = b₄ + a₂ · d₃ + a₃ · d₂ + a₄ · d₁ . . .
d n = b n + (a₂ · d n-1 + a₃ · d n-2 + . . . + a n · d₁)
d₂ = b₂ + a₂ · d₁
d₃ = b₃ + a₂ · d₂ + a₃ · d₁
d₄ = b₄ + a₂ · d₃ + a₃ · d₂ + a₄ · d₁ . . .
d n = b n + (a₂ · d n-1 + a₃ · d n-2 + . . . + a n · d₁)
Der in Fig. 10 dargestellte Schaltungsaufbau kann daher
als ein spezieller Aufbau der den Anfangswert berechnenden
Schaltung angesehen werden. In Fig. 10 sind UND-Glieder
AND 1 bis AND 15 und Exklusiv-ODER-Glieder EX 1 bis EX 15
dargestellt. Da bei dem in Fig. 10 dargestellten Aufbau die
Anzahl der Bauelemente klein ist, wenn die Anzahl der Stufen
der Schieberegister klein ist, ist er außerordentlich
vorteilhaft in Hinblick auf eine Verringerung der Gesamtanzahl
von Bauelementen, verglichen mit der Halteschaltung
von Fig. 4. Da jedoch die Anzahl der Bauelemente mit
zunehmender Anzahl der Schieberegister stark ansteigt,
geht der Vorteil hinsichtlich der Verringerung der Anzahl
der Bauelemente unvermeidlich verloren.
Indem in der oben beschriebenen Weise gemäß der Erfindung
zwei Pseudozufallsrauschcodegeneratoren verwandt werden,
ist es möglich, gleichzeitig mehrere synchrone GOLD-Codes
mit verschiedenen Mustern zu erhalten, was es erlaubt, die
Anordnung bei einem Spread-Spektrum-Nachrichtenverbindungssystem
usw. zu verwenden, das eine Vielzahl von Mehrfachsignalen
benötigt.
Bei der erfindungsgemäßen Ausbildung, bei der Schaltungen
zum Berechnen des Anfangswertes der Schieberegister vorgesehen
sind, werden darüber hinaus die Anfangswerte der
Schieberegister zum Bilden der Ausgangscodes in verzögerten
Phasen um jeweils 1 Chip von dem modularen Schieberegistergenerator
automatisch intern berechnet. Das erlaubt es, den
Arbeitsvorgang zum Bilden der Anfangswertdaten von außen
zu verkürzen, und die dazu notwendigen Einrichtungen zu verringern,
und die Anzahl der Eingangsanschlüsse und die Anzahl
der Bauelemente zu verkleinern.
Claims (5)
1. Pseudozufallsrauschcodegenerator mit einem einfachen
Schieberegistergenerator, dadurch gekennzeichnet,
daß der Schieberegistergenerator eine Vielzahl von in Kaskade
geschalteten Stufen aufweist, wobei jede Stufe aus einem
Exklusiv-ODER-Glied (Ei), einer Flip-Flop-Schaltung (SRi)
und einem UND-Glied (ANDi) besteht, ein Ausgang des Exklusiv-ODER-Gliedes
(Ei) mit einem der Eingänge eines Exklusiv-ODER-Gliedes
(Ei-1) in einer vorhergehenden Stufe verbunden
ist, einer der Eingänge des UND-Gliedes (ANDi) mit einem
Steuersignal versorgt wird, der andere Eingang des UND-Gliedes
(ANDi) mit einem Ausgang der Flip-Flop-Schaltung
(SRi) verbunden ist, und ein Ausgang des UND-Gliedes (ANDi)
mit dem anderen Eingang des Exklusiv-ODER-Gliedes (Ei) in
derselben Stufe verbunden ist, und daß weiterhin ein Exklusiv-ODER-Glied
(Egi) für jede Stufe, an dem ein Signal vom
Eingang jeder Flip-Flop-Schaltung (SRi) und ein Maximalfolgecode
von außen liegen, und mehrere Flip-Flop-Schaltungen
(FFgi) vorgesehen sind, deren Ausgangssignale über Takte
gesteuert werden und an denen die Ausgangssignale der jeweiligen
Exklusiv-ODER-Glieder (Egi) liegen.
2. Pseudozufallsrauschcodegenerator mit einem modularen
Schieberegistergenerator, dadurch gekennzeichnet,
daß der Schieberegistergenerator eine Vielzahl von in Kaskade
geschalteten Stufen aufweist, wobei jede Stufe aus
einem Exklusiv-ODER-Glied (Ei), einer Flip-Flop-Schaltung
(SRi) und einem UND-Glied (ANDi) besteht, ein Ausgang des
ODER-Gliedes (Ei) mit der Flip-Flop-Schaltung (SRi + 1) in
einer folgenden Stufe verbunden ist, eines der Eingangssignale
des Exklusiv-ODER-Gliedes (Ei) das Ausgangssignal
der Flip-Flop-Schaltung (SRi) ist, das andere Eingangssignal
des Exklusiv-ODER-Gliedes (Ei) das Ausgangssignal
des UND-Gliedes (ANDi) ist, einer der Eingänge des UND-Gliedes
(ANDi) mit einer Steuerschaltung verbunden ist,
und der andere Eingang des UND-Gliedes (ANDi) mit dem
Ausgang der Flip-Flop-Schaltung (SRn) in der Endstufe
verbunden ist, und weiterhin ein Schieberegister (SRf),
an dem ein Signal von einer der Flip-Flop-Schaltungen (SRi)
liegt, und das dazu vorgesehen ist, eine Vielzahl von Ausgangscodes
mit verschiedenen Phasen zu erhalten, Steuerglieder
(Gi) zum Festlegen eines Anfangswertes des Schieberegisters
(SRf) von außen, Exklusiv-ODER-Glieder (Egi),
an denen ein Signal von der einen bestimmten Flip-Flop-Schaltung
(SRi) oder die Ausgangssignale von Flip-Flop-Schaltungen,
die das Schieberegister bilden, und ein Maximalfolgecode
vom außen liegen, und eine Vielzahl von Flip-Flop-Schaltungen
(FFgi) vorgesehen sind, deren Ausgangssignale
über Takte gesteuert werden und an denen die Ausgangssignale
der jeweiligen Exklusiv-ODER-Glieder (Egi)
liegen.
3. Pseudozufallsrauschcodegenerator mit einem modularen
Schieberegistergenerator, dadurch gekennzeichnet,
daß der Schieberegistergenerator eine
Vielzahl von in Kaskade geschalteten Stufen aufweist,
wobei jede Stufe aus einem Exklusiv-ODER-Glied (Ei), einer
Flip-Flop-Schaltung (SRi) und einem UND-Glied (ANDi) besteht,
ein Ausgang des Exklusiv-ODER-Gliedes (Ei) mit einem
Eingang der Flip-Flop-Schaltung (SRi + 1) in der folgenden
Stufe verbunden ist, eines der Eingangssignale des Exklusiv-ODER-Gliedes
(Ei) das Ausgangssignal der Flip-Flop-Schaltung
(SRi) ist, das andere Eingangssignal des Exklusiv-ODER-Gliedes
(Ei) das Ausgangssignal des UND-Gliedes (ANDi)
ist, einer der Eingänge des UND-Gliedes (ANDi) mit einer
Steuerschaltung verbunden ist und der andere Eingang des
UND-Gliedes (ANDi) mit einem Ausgang der Flip-Flop-Schaltung
(SRn) in der Endstufe verbunden ist, und daß weiterhin
ein Schieberegister (Ei), an dem ein Signal von einer
bestimmten Flip-Flop-Schaltung (SRi) liegt und das dazu
vorgesehen ist, eine Vielzahl von Ausgangscodes mit verschiedenen
Phasen zu erhalten, eine Schaltung (IGi) zum
automatischen Berechnen eines Anfangswertes des Schieberegisters
(SRf) aus Codedaten, die am modularen Schieberegistergenerator
liegen, Exklusiv-ODER-Glieder (Egi), an
denen ein Signal von der bestimmten Flip-Flop-Schaltung
(SRi) oder Ausgangssignale des Schieberegisters (SRf) und
ein Maximalfolgecode liegen, und eine Vielzahl von Flip-Flop-Schaltungen
(FFgi) vorgesehen sind, deren Ausgangssignale
durch Takte gesteuert werden und an denen die
Ausgangssignale der Exklusiv-ODER-Glieder (Egi) liegen.
4. Pseudozufallsrauschcodegenerator mit einem modularen
Schieberegistergenerator, dadurch gekennzeichnet,
daß der Schieberegistergenerator eine
Vielzahl von in Kaskade geschalteten Stufen aufweist,
wobei jede Stufe aus einem Exklusiv-ODER-Glied (Ei), einer
Flip-Flop-Schaltung (SRi) und einem UND-Glied (ANDi) besteht,
ein Ausgang des Exklusiv-ODER-Gliedes (Ei) mit
einem Eingang einer Flip-Flop-Schaltung (SRi+1) in der
folgenden Stufe verbunden ist, eines der Eingangssignale
des Exklusiv-ODER-Gliedes (Ei) ein Ausgangssignal der
Flip-Flop-Schaltung (SRi) ist, das andere Eingangssignal
des Exklusiv-ODER-Gliedes (Ei) ein Ausgangssignal des
UND-Gliedes (ANDi) ist, einer der Eingänge des UND-Gliedes
(ANDi) mit einer Steuerschaltung verbunden ist und
der andere Eingang des UND-Gliedes (ANDi) mit einem Ausgang
der Flip-Flop-Schaltung (SRn) in der Endstufe verbunden
ist, und daß ein Schieberegister (SRf), an dem ein
Signal von einer bestimmten Flip-Flop-Schaltung (SRi)
liet und das dazu vorgesehen ist, eine Vielzahl von Ausgangscodes
mit verschiedenen Phasen zu erhalten, Steuerglieder
(Gi) zum Festlegen eines Anfangswertes des
Schieberegisters (SRf) von außen, Exklusiv-ODER-Glieder
(Egi), an denen ein Signal von der bestimmten Flip-Flop-Schaltung
(SRi) oder die Ausgangssignale von den jeweiligen
Flip-Flop-Schaltungen, die das Schieberegister
bilden, und ein Maximalfolgecode von außen liegen, eine
Vielzahl von Flip-Flop-Schaltungen (FFGi), deren Ausgangssignale
durch Takte gesteuert werden und an denen
die Ausgangssignale von den jeweiligen Exklusiv-ODER-Gliedern
(Egi) liegen, und Halteschaltungen (LATCHi) vorgesehen
sind, die Codephasendaten, Codemusterdaten,
Codeperiodendaten und den Anfangswert des Schieberegisters
(SRf) im Zeitmultiplexbetrieb empfangen und halten.
5. Pseudozufallsrauschcodegenerator mit einem modularen
Schieberegistergenerator, dadurch gekennzeichnet,
daß der Schieberegistergenerator eine
Vielzahl von in Kaskade geschalteten Stufen aufweist,
wobei jede Stufe aus einem Exklusiv-ODER-Glied (Ei),
einer Flip-Flop-Schaltung (SRi) und einem UND-Glied
(ANDi) besteht, ein Ausgang des Exklusiv-ODER-Gliedes
(Ei) mit einem Eingang der Flip-Flop-Schaltung (SRi+1)
in der folgenden Stufe verbunden ist, eines der Eingangssignale
des Exklusiv-ODER-Gliedes (Ei) ein Ausgangssignal
der Flip-Flop-Schaltung (SRi) ist, das andere Eingangssignal
des Exklusiv-ODER-Gliedes (Ei) ein Ausgangssignal
des UND-Gliedes (ANDi) ist, einer der Eingänge des UND-Gliedes
(ANDi) mit einer Steuerschaltung verbunden ist
und der andere Eingang des UND-Gliedes (ANDi) mit einem
Ausgang der Flip-Flop-Schaltung (SRn) in der Endstufe verbunden
ist, und daß ein Schieberegister (SRf), an dem ein
Signal von einer bestimmten Flip-Flop-Schaltung (SRi) liegt
und das dazu vorgesehen ist, eine Vielzahl von Ausgangscodes
mit verschiedenen Phasen zu erhalten, eine Schaltung
zum automatischen Berechnen eines Anfangwertes des
Schieberegisters (SRf) aus Codedaten, die am modularen
Schieberegistergenerator liegen, Exklusiv-ODER-Glieder
(Egi), an denen ein Signal von der bestimmten Flip-Flop-Schaltung
(SRi) oder die Ausgangssignale des Schieberegisters
und ein Maximalfolgecode liegen, eine Vielzahl
von Flip-Flop-Schaltungen (FFgi), deren Ausgangssignale
durch Takte gesteuert werden und an denen die Ausgangssignale
der jeweiligen Exklusiv-ODER-Glieder (Egi) liegen,
und Halteschaltungen (LATCHi) vorgesehen sind, die
Codephasendaten, Codemusterdaten und Codeperiodendaten
im Zeitmultiplexbetrieb empfangen und halten.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63200825A JPH0250512A (ja) | 1988-08-10 | 1988-08-10 | 疑似ランダム雑音符号発生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3926489A1 true DE3926489A1 (de) | 1990-02-15 |
Family
ID=16430832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3926489A Withdrawn DE3926489A1 (de) | 1988-08-10 | 1989-08-10 | Pseudozufallsrauschcodegenerator |
Country Status (3)
Country | Link |
---|---|
US (1) | US5031130A (de) |
JP (1) | JPH0250512A (de) |
DE (1) | DE3926489A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19910344C2 (de) * | 1999-03-09 | 2003-10-16 | Siemens Ag | Codegenerator |
DE10336013A1 (de) * | 2003-07-31 | 2005-03-03 | Infineon Technologies Ag | Verfahren zum Erzeugen eines Pseudozufallsdatenstroms und Schaltungsanordnung zur Durchführung des Verfahrens |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2718222B2 (ja) * | 1989-11-24 | 1998-02-25 | ダイキン工業株式会社 | 距離測定方法、その装置および相対位置測定装置 |
JP2518429B2 (ja) * | 1989-12-27 | 1996-07-24 | ダイキン工業株式会社 | メモリ・アクセス方法およびその装置 |
US5008938A (en) * | 1990-03-09 | 1991-04-16 | Motorola, Inc. | Encryption apparatus |
IL94449A (en) * | 1990-05-20 | 1994-06-24 | Fortress U & T 2000 Ltd | Method and apparatus for exponentiation over gf(2") |
US5105376A (en) * | 1990-08-08 | 1992-04-14 | Vlsi Technology, Inc. | Linear feedback shift registers |
JPH04111552A (ja) * | 1990-08-31 | 1992-04-13 | Clarion Co Ltd | スペクトラム拡散通信機におけるgold符号発生装置 |
JP2797793B2 (ja) * | 1991-11-29 | 1998-09-17 | 日本電気株式会社 | 疑似乱数パタン発生回路 |
US5228054A (en) * | 1992-04-03 | 1993-07-13 | Qualcomm Incorporated | Power-of-two length pseudo-noise sequence generator with fast offset adjustment |
MY113275A (en) * | 1993-08-10 | 2002-01-31 | Sony Corp | Method and apparatus for generating diffusion code. |
KR20030080139A (ko) * | 2002-04-04 | 2003-10-11 | 엘지전자 주식회사 | 코드분할 다중접속 시스템에서 초기동기 획득을 위한 탐색장치 및 방법 |
DK2156282T3 (da) * | 2007-05-10 | 2013-03-25 | Dis Ent Llc | Ikke-deterministisk statistisk datagenerator |
US8250129B2 (en) * | 2007-06-22 | 2012-08-21 | Lsi Corporation | Cryptographic random number generator using finite field operations |
US7859945B2 (en) * | 2007-07-06 | 2010-12-28 | Cggveritas Services Inc. | Efficient seismic data acquisition with source separation |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2124320C1 (de) * | 1971-05-17 | 1978-04-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Elektrische Schaltung zur Erzeugung einer Vielzahl verschiedener Codes |
EP0171408B1 (de) * | 1984-02-06 | 1990-06-13 | British Broadcasting Corporation | Binärer pseudo-zufalls-reihengenerator |
US4785410A (en) * | 1985-06-05 | 1988-11-15 | Clarion Co., Ltd. | Maximum length shift register sequences generator |
JP2577894B2 (ja) * | 1986-09-25 | 1997-02-05 | クラリオン株式会社 | 擬似ランダム雑音符号発生回路 |
JP2620069B2 (ja) * | 1986-10-09 | 1997-06-11 | クラリオン株式会社 | スペクトラム拡散通信方式 |
JP2577896B2 (ja) * | 1986-10-24 | 1997-02-05 | クラリオン株式会社 | m系列符号発生器 |
JP2577923B2 (ja) * | 1987-07-31 | 1997-02-05 | クラリオン株式会社 | 擬似ランダム雑音符号発生器 |
-
1988
- 1988-08-10 JP JP63200825A patent/JPH0250512A/ja active Pending
-
1989
- 1989-08-02 US US07/389,284 patent/US5031130A/en not_active Expired - Fee Related
- 1989-08-10 DE DE3926489A patent/DE3926489A1/de not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19910344C2 (de) * | 1999-03-09 | 2003-10-16 | Siemens Ag | Codegenerator |
DE10336013A1 (de) * | 2003-07-31 | 2005-03-03 | Infineon Technologies Ag | Verfahren zum Erzeugen eines Pseudozufallsdatenstroms und Schaltungsanordnung zur Durchführung des Verfahrens |
DE10336013B4 (de) * | 2003-07-31 | 2005-08-18 | Infineon Technologies Ag | Verfahren zum Erzeugen eines Pseudozufallsdatenstroms und Schaltungsanordnung zur Durchführung des Verfahrens |
Also Published As
Publication number | Publication date |
---|---|
US5031130A (en) | 1991-07-09 |
JPH0250512A (ja) | 1990-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69526018T2 (de) | Digitaler phasenverriegelter Kreis mit grob- und feinstufig variabel einstellbaren Verzögerungsleistungen | |
DE60202749T2 (de) | Schnittstelle von synchron zu asynchron zu synchron | |
DE3926489A1 (de) | Pseudozufallsrauschcodegenerator | |
DE69414989T2 (de) | Digital phasenmodulierter Taktgeber ermöglichend reduzierte RF Interferenz | |
DE3824684A1 (de) | Pseudo-zufalls-rauschcode-generator | |
DE10130122A1 (de) | Verzögerungsregelkreis | |
DE3722907C2 (de) | ||
DE69032035T2 (de) | FIFO-Speicher | |
DE4304702A1 (en) | High speed serial to parallel converter for data transmission - has input data stream fed to pair of parallel multi stage registers with outputs generated via selector controlled by compressor | |
EP0628832A2 (de) | Integrierte Schaltung mit Registerstufen | |
DE3788783T2 (de) | Multiplexer für Taktsignale. | |
DE69515018T2 (de) | Schaltung zur konversion serieller in parallele daten | |
DE2514388B2 (de) | Schaltungsanordnung für einen Digital-Analog-Umsetzer | |
DE4005322A1 (de) | Pseudozufallsrauschcodegenerator | |
DE10018988B4 (de) | Hochgeschwindigkeits-Pipelinevorrichtung und Verfahren zum Erzeugen von Steuersignalen dafür | |
DE4446988B4 (de) | Schneller Testmustergenerator | |
DE3819706A1 (de) | Vorrichtung zum erzeugen einer linear auftretenden maximallaengencodefolge | |
DE3722906A1 (de) | Steuervorrichtung fuer einen maximallaengen-linearwiederholungsfolgegenerator | |
DE10231186B4 (de) | Frequenzteiler | |
DE3729356A1 (de) | Digitalprogrammierbarer signalgenerator und verfahren dafuer | |
DE3044037A1 (de) | Verfahren und schaltung zur ratenaenderung | |
DE69230480T2 (de) | Zählerschaltung | |
DE69611785T2 (de) | Erweiterte chipauswahlrücksatzvorrichtung und verfahren | |
DE19620207A1 (de) | Pulsbreitenmodulationsschaltung | |
DE69714488T2 (de) | Multiplexer mit einem Schieberegister |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8120 | Willingness to grant licences paragraph 23 | ||
8139 | Disposal/non-payment of the annual fee |